[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6115385B2 - - Google Patents

Info

Publication number
JPS6115385B2
JPS6115385B2 JP14464677A JP14464677A JPS6115385B2 JP S6115385 B2 JPS6115385 B2 JP S6115385B2 JP 14464677 A JP14464677 A JP 14464677A JP 14464677 A JP14464677 A JP 14464677A JP S6115385 B2 JPS6115385 B2 JP S6115385B2
Authority
JP
Japan
Prior art keywords
rotor
output
circuit
step motor
drive pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14464677A
Other languages
Japanese (ja)
Other versions
JPS5477164A (en
Inventor
Masaharu Shida
Jun Ueda
Akira Torisawa
Shuji Ootawa
Masaaki Bandai
Katsuhiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEIKO DENSHI KOGYO KK
Original Assignee
SEIKO DENSHI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEIKO DENSHI KOGYO KK filed Critical SEIKO DENSHI KOGYO KK
Priority to JP14464677A priority Critical patent/JPS5477164A/en
Publication of JPS5477164A publication Critical patent/JPS5477164A/en
Publication of JPS6115385B2 publication Critical patent/JPS6115385B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/14Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
    • G04C3/143Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromechanical Clocks (AREA)
  • Control Of Stepping Motors (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はアナログ表示式電子時計のステツプモ
ータの低消費電力駆動方式に関するものである。 従来、一般に使用されているアナログ表示式の
水晶時計の表示機構は、第1図に示されているよ
うに構成されている。ステータ1、コイル7、ロ
ータ6によつて構成されているモータの出力は輪
列2,3,4,5に伝達され、図示されていない
が更に幾つかの輪列を介して秒針、分針、時針、
場合によつてはカレンダー等の表示機構を駆動し
ている。 次に従来用いられている電子腕時計の回路構成
の一例を第2図に示す。発振回路10の発振信号
は分周回路11によつて順次分周される。これら
の分周信号は、パルス合成回路12によつて、パ
ルス巾7.8m sec、周期2秒で位相が1秒づれた
2つの信号に変換され、駆動インバータ13a,
13bの入力15,16に印加される結果、コイ
ル7は1秒毎に電流の流れる向きの変わる反転パ
ルスが加えられ、2極に着磁されたロータ6は順
次、180゜づつ回転する。この時のコイル電流波
形の一例を第3図に示す。 ところで従来の電子腕時計の駆動パルス幅(前
述の例では7.8m sec)、コイル抵抗、コイル巻
数、ステツプモータ各部の寸法等は、該電子腕時
計が遭遇すると予想されるあらゆる状況、即ち、
カレンダー等で輪列負荷が重くなつた場合、磁界
中におかれた場合、低温下で電池内部抵抗が著し
く高くなつた場合、電池寿命末期で電池電圧が低
下した場合、等でも安定してステツプモータを駆
動できる様に設計してあり、その結果、通常は大
きな出力トルクを必要としないにもかかわらず電
力を浪費していて、時計全体の低消費電力化の大
きな障害になつていた。 本発明は、上述のような従来の欠点を除去する
ために提案されたもので、ステツプモータのその
時々の負荷の状態に見合つた最低限のパルス幅の
パルスをステツプモータに供給して、電力の低減
化をはかるものである。 以下、本発明を詳細に説明する前に本発明によ
る動作の一例を、第4図a,b,cを用いて簡単
に説明する。 本発明の電子時計に使用するステツプモータの
駆動パルスは、通常駆動パルスと、補正駆動パル
スの二種類のパルスによつて構成される。ステツ
プモータに供給されるパルスの順序は、通常駆動
パルス、補正駆動パルスの順であるが、補正駆動
パルスは、通常駆動パルスでステツプモータが、
回転できなかつた時に、原則として供給される。
そして、補正駆動パルスがステツプモータに供給
された時は、通常駆動パルスで回転できなかつた
のであるから、次の通常駆動パルスのパルス幅を
所定量だけ長くして、回転しやすくする。 逆に、通常駆動パルスだけで、何ステツプかス
テツプモータが回転できた場合は、通常駆動パル
スのパルス幅を、所定量だけ短かくする。 以上の動作によつて通常駆動パルスF1のパル
ス幅は、その時々の状態でのステツプモータを駆
動し得るほぼ最低限のパルス幅となり従つて、ほ
ぼ最小限の消費電力となる。例えば第4図aの様
に、現在3.9m secであつたP1のパルス幅を上述
第2項の動作によつて3.4m secに短くする。こ
の状態でステツプモータは更に回転可能であつた
とする。次に3.4m secで何ステツプか回転した
後に再び上述の動作によつてP1のパルス幅を2.9
m secとする。この状態でステツプモータは回
転不可能であつたとすると上述第1項の動作によ
つて、ロータの非回転が検出され、補正駆動パル
スP2が速やかに印加され、次にステツプ以降のP1
のパルス幅を3.4m secと設定する。以後も上述
の動作を繰り返しながら通常駆動パルス幅3.4m
secを維持する。もし何らかの原因によつてこ
のステツプモータが通常駆動パルス幅3.4m sec
で回転不可能となつた場合には、第4図bの様に
ロータの動作検出によつてロータの非回転が検出
され、速やかに補正駆動され、次にステツプ以降
の通常駆動パルス幅を3.9m secに設定される。
その後、再び回転に余裕が生じた場合には、第4
図cの様に、何ステツプか、3.9m secで通常の
駆動された後に、上述第2項の動作によつて通常
駆動パルス幅を3.4m secに設定する。 以上、本発明の動作の概略を説明したが、次に
本発明の重要な要素であるロータの動作検出の原
理について説明する。ロータの動作検出方法とし
ては機械式スイツチや、ホール素子等の外部素子
によつて行う方法も考えられるが、電子腕時計の
様な極めて小容積内にこれらの機構を装備する事
は因難である。以下に外部素子を必要とせず発
振、分周、駆動回路等と供に同一集積回路内に検
出回路を実現可能な、ロータの動作検出の一例と
して、2種類の異る動作検出原理の説明を行う。 第1の方法は、一体式ステータを用いた場合に
ロータの位置によつて駆動電流波形が異る事を利
用したものである。第5図は飽和しやすく作られ
た可飽和磁路17で接続している一体構成のステ
ータで、図には明示されていないが、コイル7を
巻いた磁心と磁気的に係合している。また、この
ステータには径方向に2極に着磁されたロータ6
の回転方向を決めるためにノツチ18がつけてあ
る。第5図はコイル7に電流が加えられた直後の
状態を示しており、コイル7に電流が加えられて
いない時は、ロータ6は、ノツチ18とロータ磁
極のなす角度が、ほぼ90度の位置で静止してい
る。この状態で、コイル7に矢印の方向に電流を
流すと、ステータ1に第5図のように磁極がで
き、ロータ6は反発して、時計方向に回転する。
コイル7を流れる電流が切れると、ロータ6は、
第5図と磁極が逆になつた状態で静止する。この
後コイル7に反対方向に電流を流すことによりロ
ータ6は順次、時計方向に回転を続ける。 上記の様な可飽和部17を持つ一体ステータで
構成されたステツプモータでは、コイル7に電流
を流した時の電流波形は第3図のようになだらか
な立上り部を有する。これはステータ1の可飽和
部17が飽和するまでの間はコイル7から見た磁
気回路の磁気抵抗が非常に低く、その結果、抵抗
R、コイル直列回路の時定数τが大きくなるため
である。これを式で表わすと次のようになる。 τ=L/R L≒N2/Rmこれからτ=N2
(R×Rm) ただしL:コイル7のインダクタンス、N:コイ
ル7の巻数、Rm:磁気抵抗である。ステータ1
の可飽和部17が飽和すると、飽和した部分の透
磁率は空気と同じになるのでRmは増加し、前記
回路の時定数τは、小さくなり、第3図の如く、
電流波形は、急に立上る。また、この飽和時間は
モータの磁化の状態にも影響されるので、パルス
しや断時の電流レベルが高い程、飽和時間が長く
なる。したがつて補正駆動パルスをステツプモー
タに供給した後は飽和時間が長くなるので、この
効果を打ち消すための消磁パルスをステツプモー
タに供給すると良い。本例のロータの動作検出
は、通常パルスで駆動後の前述の抵抗−コイル直
列回路の時定数の違いとしてとらえている。次に
図面を用いて時定数の差がでる理由を説明する。 第6図はコイル7に電流を流し始めた時の磁界
の様子を示したものでロータ6は回転可能な位置
に磁極が出来ている。磁束線20はロータ6から
発生した磁束の様子を示したもので実際にはコイ
ル7と鎖交する磁束も存在するが、ここでは省略
した。磁束線20aと20bはステータ1の可飽
和部17a,17bで第6図の矢印の方向に向い
ている。可飽和部17は多くの場合、まだ飽和し
ていない。この状態でロータ6を時計方向へ回転
すベく、コイル7に矢印の如く電流を流す。コイ
ル7によつて発生する磁束19a,19bはステ
ータ1の可飽和部17a,17bでロータ6から
発生した磁束20a,20bとそれぞれ強め合う
ためにステータ1の可飽和部17は、すみやかに
飽和する。この後、ロータ6にはロータ6を回転
させるのに十分な磁束が発生するが第6図では省
略した。この時のコイルに流れる電流の波形を示
したのが第8図22である。 一方、ロータ6が、なんらかの理由で回転でき
ずに、戻つてしまつたところへコイル7に電流を
流した時の磁束の状態を示したのが第7図であ
る。本来、ロータ6を回転させるためには、コイ
ル7には、矢印と反対の向き、つまり、第6図と
同じ向きに電流を流さなければ、いけないのであ
るが、コイル7には、1回毎に、電流の向きが変
わる反転電流が加えられるので、ロータ6が回転
できなかつた時は、このような状態になるのであ
る。 ロータ6は、回転できなかつたのであるから、
ロータ6から発生する磁束の向きは、第6図と同
じである。コイル7には第6図と反対の方向に電
流が流れるので、磁束の向きは21a,21bの
ようになる。ステータ1の可飽和部17a,17
bでは、ロータ6と、コイル7によつて発生する
磁束が、互いに打消し合つており、ステータ1の
可飽和部を飽和させるためには、より長い時間を
必要とする。この状態を示したのが第8図23で
ある。 以上の現象を利用したロータの位置検出手段の
一例を第9図、第10図に示す。 第9図は、従来例の駆動回路、即ち駆動インバ
ータを構成するMOSゲート24,25,26,
27に、検出用ゲート28,29、検出抵抗3
0、コンデンサー充電用トランスミツシヨンゲー
ト31、コンデンサ33、電圧比較器32を付加
して構成したロータの位置検出回路である。先
ず、通常の駆動のタイミングの一例をあげると径
路34で電流を流し、コイル7を励磁し、ロータ
を駆動する。ロータの運動がほぼ終了した後に、
径路35で短時間(約1.5m sec〜1m sec
位)第1検出パルスをコイル7に印加し、その後
今度は径路36で第2検出パルスをコイル7に印
加する。 今、仮に通常駆動パルスによつてロータが正常
に1ステツプ、ロータが回転したとした場合、第
1検出パルスがコイルに印加された時のロータ磁
極とステータ磁極の関係は、第6図の様にロータ
を再び1ステツプ駆動できる関係になつている。 この時の電流波形の立上り部は第8図22の様
に立上りの早い波形を示す。次に第2検出パルス
が印加された時には、ロータの位置は第1検出パ
ルスの時と同様で(検出パルスのパルス幅は短
く、コイル7に直列に高抵抗30が接続されてい
るので、検出パルスによつてロータは回転しな
い。)励磁の方向が逆であるのでロータ磁極とス
テータ磁極の関係は第7図の様になり電流波形の
立上り部は第8図23の様に立上りの遅い波形と
なる。但し検出パルス印加時はコイルに直列に検
出抵抗30が接続されているので厳密には第8図
の波形とは一致しないが立上り部の特徴は変わら
ない。 そこで検出抵抗30の端子電位を観察すると、
第10図aの様に第1検出パルスによる電位Vs1
が第2検出パルスによる電位Vs2よりも高電位ま
で立上る。 次にロータが通常駆動パルスによつて1ステツ
プ回転できずに、最初の位置にもどつてしまつた
場合には、第1検出パルス、第2検出パルス印加
時のロータ磁極とステータ磁極の関係は、前述の
正常回転時とは逆になり、その結果、検出抵抗3
0の端子電位は第10図bの様にVs1<Vs2とな
る。 従つてVs1とVs2の大小比較を行えばロータが
通常駆動パルスによつて正常動作をしたか否かの
動作検出が行える。我々の実施例ではVs1とVs2
の電位差は0.4V位であつた。この程度の電位差
であれば容易に検出は可能である。例えば第9図
の様な構成で、第1検出パルスのタイミングゲー
ト31をON状態として、Vs1をコンデンサ33
に充電し、次に第2検出パルス印加時にコンデン
サ33に充電された電位Vs1と検出抵抗30の端
子電位Vs2を電圧比較器33で大小判定を行なえ
ば良い。 以上でロータの動作検出の原理の第1の方法の
説明を終え、次にロータ駆動後のロータの自由振
動によつてコイルに誘起される電圧波形から、ロ
ータの動作検出を行う原理を説明する。 第11a図はコイルに通常駆動パルス加工後コ
イル両端を数10KΩの高抵抗に接続した時に高抵
抗の両端に生ずるコイルの誘起電圧波形とロータ
の回転角を示したもので、θは第11図bに示す
様にステータ平行軸と磁極との角度を示すもので
ある。区間T1は通常駆動パルスがコイルに印加
されている区間であり、前記高抵抗(検出抵抗)
は回路に接続されていないので誘起電圧波形は現
われない。次の区間T2は駆動終了後のロータの
回転、振動運動によつてコイルに誘起される電圧
である。この区間T2での電圧波形がステツプモ
ータの負荷状態、駆動条件に応じて変化するの
で、この電圧波形の変化を検出する事によつてス
テツプモータの動作検出が可能になる。 第12図は本原理による検出回路の一例であ
る。ゲート24,25,26,27,28,2
9、検出抵抗30、コイル7は第9図と入力信号
が異るだけで全く同じ構成である。検出抵抗30
の接続点は所定の閾値を有する電力検出器40の
入力端に接続されている。通常駆動パルスで径路
41でコイルは励磁されると、ロータは駆動され
る。その後、ロータの運動中にコイル7の両端を
径路42で接地し短絡する状態と径路43で、高
抵抗検出抵抗30を含む閉ループを形成する状態
とを断続的に切り換える。断続的に切り換える効
果は後に述べる事にして、先ず簡単のために、ロ
ータ駆動直後から検出抵抗30を含む閉ループを
形成した状態について述べる。第11図はこの様
な状態での検出抵抗30の端子電位波形であつ
た。第11図はステツプモータはほぼ無負荷状態
である。次の第13a図に最大負荷時と、過負荷
時の誘起電圧波形及びロータの回転角をa,bで
示す。θは第13図bに示す様にステータ平行軸
と磁極の角度である。最大負荷時aではロータの
回転が遅く、また1ステツプ回転後の振動も小さ
いために誘起電圧は起伏の少ない波形となる。ま
た、過負荷時bではロータが初期位置にもどる時
に負方向に大きなピーク電圧が誘起される他は誘
起電圧波形の起伏は少ない。 さて、誘起電圧波形からロータの回転、非回転
を判定する方法は種々考えられるが、第11図で
示したピークPの有無で判定するのが回路的にも
簡単であり確実である。つまり駆動パルス印加終
了数m sec後からピークPが発生すると考えら
れる所定時間内に検出抵抗30の端子電位が所定
の電位以上に達したか否かによつてロータの回
転、非回転を判断する。担し、この方法では、第
13図aの様に、最大負荷時では回転しているに
もかかわらず、非回転と見倣されてしまうが、本
発明の様な補正駆動方式等に本検出原理を用いて
いる場合には、安全側の誤動作であり、同方向の
補正駆動パルスが余計に出すぎるだけなのでロー
タが回転し過ぎる事はない。 第14図は通常駆動パルスのパルス幅を種々変
化させた時の駆動後のコイル誘起電圧波形を示し
たものである。この図から判かる様に、通常駆動
パルスのパルス幅がある程度以上の長さになる
と、無負荷、正状回転であるにもかかわらず誘起
電圧波形のピークPの高さが低くなる事である。
これを更にわかりやすく、通常駆動パルスのパル
ス幅を横軸に、誘起電圧のピークPの電位を縦軸
にとつたものが第15図である。45は上述の説
明の様に駆動後連続的にコイルに検出抵抗を直列
に接続し閉ループを形成した場合、46は、次に
説明する様に、断続的に検出抵抗を閉ループ内に
接続した場合である。 では、通常駆動パルス印加後に高抵抗検出抵抗
を断続的にコイルを含む閉ループ内に接続する効
果について述べる。従来の駆動回路は第2図の如
く2個のインバータで駆動するため非駆動時はイ
ンバータを形成するドライバー内の低抵抗でモー
タのコイル両端は短絡されており、コイルに誘起
される電圧によつて流れる電流が第12図の径路
42の短絡回路に流れ、この電流をドライバー用
抵抗トランジスタでジユール熱として消費する事
によりロータに制動をかけている。又、誘起電圧
を検出するために、第12図径路43で閉ループ
を形成した場合には、ドライバー回路の他に更に
高抵抗の検出抵抗30が直列に接続されており制
動回路の電流は前者と比較すると小さくなる。 そこで、ロータの制動時に、この両者の回路を
スイツチングを行う事により、回路には急激な電
流の変化が起こる。ところがモータのコイルはイ
ンダクタンスが大きいため、この電流の変化には
追従できずに、制動回路の抵抗Rd(=R+R30)
とコイルのインダクソンスLによる時定数τ=
L/Rdなる一次遅れの応答を示す。このとき検
出抵抗30(R30)の両端に発生する電圧は、
第12図の径路42の制動回路の時は零ボルトで
あり、径路43に切り換えた瞬間コイル7は径路
42で制動時の電流をそのまま流し続けようとす
るため、比較的高抵抗である検出抵抗30の両端
には一瞬高い電圧が発生し、その後、前記の時定
数τでこの高い電圧は減衰する。この時の検出抵
抗30の端子電圧の一例を第16図に示す。 この方式の特徴はロータ制動を行う回路の抵抗
値を切り換えるだけで制動時にモータが誘起する
電圧を増幅する事が可能であり、第15図45に
示す、連続的に誘起電圧を検出する場合のピーク
電圧の高圧の最大値が高々0.8V位であるのに対
し、46に示す断続的に検出抵抗を接続する場合
では駆動回路の電源電圧(約1.5V)以上にも達
する事である。従つてこの様な電圧を検出する事
は極めて容易である。ところで第15図からもわ
かる様に、通常駆動パルスのパルス幅がある程度
以上になると、誘起電圧の起伏が小さくなる現象
があるのでこの点に注意しなければならない。 以上、2種類のロータ動作検出回路の原理につ
いて述べたが、あくまでも本発明の要旨は、通常
駆動パルス幅の増減であり、ステツプモータの構
成、ステツプモータの動作検出回路は重要な要素
ではあるが、本明細書内に記述されたものに限定
されるものではない。 次に本発明の実施例について説明する。 第17図は実施例のブロツク図である。 90は発振回路であり通常は32768Hzで発振す
る水晶振動子が用いられている。91は分周回路
で、前記の発振周波数の場合フリツプフロツプ15
段で分周し、1秒のタイミングを得ている。97
は時計のリセツト入力で、リセツトされると分周
段は全てリセツトされる。92は波形合成回路で
あり、分周回路91によつて得られるフリツプフ
ロツプの出力から所望のパルスをNANDゲート、
NORゲート等で第18図に示すタイムチヤート
の様に波形を合成する。この合成は論理的に容易
に回路設計が可能であるため、回路図は省略す
る。 第19図は第17図に示す駆動回路94と検出
回路95の回路図であり、入力端子T1は第17
図、制御回路93の出力であり、T1端子に
“H”(Highレベルの略)になつている間のみ、
ステツプモータ96の出力端子のどちらかが
“H”でどちらかが“L”(Lowレベルの略)とな
りステツプモータ96に電流が流れる。T2端子
は第17図、制御回路93の出力が入力され、
T2を“H”とすると、その間だけフリツプフロ
ツプ100のQ,信号は、EX・ORに入力され
ているため、EX・ORの出力が、フリツプフロツ
プ100の出力に対し否定論理となり、モータに
流れる電流の向を逆にできる。 この実施例では通常駆動パルスで非回転であつ
た場合補正パルスP2で駆動し、続けてP2とは逆向
のパルスP3を再び印加している。これは一体ステ
ータ型モータでは、P2で補正駆動を行なつた場
合、次の駆動パルスでは一体ステータの可飽和磁
路の磁気飽和時間が長くなり、実効パルス幅が短
かくなつてしまうため、P2で補正駆動を行なつた
場合は、逆方向パルスP3をステツプモータ96の
コイルに印加することにより、次に駆動するパル
スの方向にステータを磁化し、一体部の飽和に要
する時間を短かくする。 入力端子T3は第17図の制御回路93の出力
T3が入力され、このパルスで、前に説明したロ
ータ回転後の誘起電圧検出方法により回転の検出
を行う。 1秒周期のパルスP0をフリツプフロツプ(以後
F/Fと略す)100に入力するとF/F100
は1/2Hzを出力するF/Fとなり、その出力Qは
EX・OR121に出力はEX・OR122に入力
される。EX・OR121,122の他の入力端子
はT2が入力され、EX・OR121の出力はNOR
ゲート102,103,EX・OR122の出力は
NORゲート104,105に各各接続されてい
る。 NOTゲート101の出力はNORゲート10
3,104に入力されている。制御回路93の出
力T3はNOTゲート120を介し、NORゲート1
02,105に入力される。 NORゲート102の出力はN MOS FET1
15とNORゲート106の第一入力に接続され
る。 NORゲート103の出力はNORゲート123
を介しステツプモータ駆動用P MOS FET11
3の入力及びNORゲート106の第二入力に接
続される。 NORゲート104の出力はNOTゲート124
を介しステツプモータ駆動用P MOS FET11
8の入力とNORゲート107の第一入力に接続
される。NORゲート105の出力はN MOS
FET116とNORゲート107の第二入力に接
続される。NORゲート106の出力はステツプ
モータ駆動用N MOS FET114に接続され、
NORゲート107はステツプモータ駆動用N
MOS FET119に接続される。 電源端子VDDは十電源入力端子であり、P
MOS FET113,118のソースが接続されて
いる。 N MOS FET114,119はそのソースを
接地され、P MOS FET113,N MOS
FET114のドレンは互に接続されるととも
に、ステツプモータ96のコイルの出力端子及び
検出用N MOS FET115のドレンと各々接続
されている。 P MOS FET118,N MOS FET11
8,N MOS FET119は、そのドレンを互に
接続され、更にステツプモータ96のコイルの他
端出力端子及び検出用端子及び検出用N MOS
FET116のドレンに接続されている。 N MOS FET115,116は、互にソース
電極を接続されその接続点は抵抗117の一端に
接続されている。また抵抗117の他端は接地さ
れている。 N MOS FET115,116、抵抗117の
前記接続点はまたコンパレータ110の+入力に
接続されている。 又、この接続点T0はロータの回転、非回転の
信号であり、コンパレータ110、抵抗108,
109、N MOS FET111は検出回路95の
実施例であり、検出信号T0が、C MOSゲート
回路のスレツシヨルド電圧でも十分検出可能のと
きは、C MOS NOTゲートを使用することも可
能である。 抵抗108は電源電圧VDDに接続され他端は抵
抗109に接続されこの接続点はコンパレータ1
10の−入力端子に接続される。抵抗109の他
端は検出禁止用N MOS FET111のドレンに
接続されソースを通じて接地される。又、コンパ
レータ110は接地端子がN MOS FET111
のドレンに接続されソースを通じて接地される。 コンパレータ110の出力は端子112に信号
T4が出力され、制御回路93に入力される。 又、本発明の検出回路93に用いたコンパレー
タは、C MOSで構成されるコンパレータであ
り動作を簡単に説明する。 第20図はコンパレータ110の一実施例であ
り第20図aは詳細説明図、第20図bはブロツ
ク図である。 端子164は“+”入力端子、端子165は
“−”入力端子、端子166は出力端子、端子T3
はイネブル(Enable)端子である。 その機能をまとめると第1表の様になる。
The present invention relates to a low power consumption drive system for a step motor of an analog display type electronic timepiece. Conventionally, the display mechanism of a commonly used analog display type quartz watch is constructed as shown in FIG. The output of the motor, which is composed of the stator 1, coil 7, and rotor 6, is transmitted to the gear trains 2, 3, 4, and 5. hour hand,
In some cases, it drives a display mechanism such as a calendar. Next, FIG. 2 shows an example of the circuit configuration of a conventionally used electronic wristwatch. The oscillation signal of the oscillation circuit 10 is sequentially frequency-divided by the frequency divider circuit 11. These frequency-divided signals are converted by the pulse synthesis circuit 12 into two signals with a pulse width of 7.8 m sec, a period of 2 seconds, and a phase difference of 1 second, and are sent to the drive inverter 13a,
As a result of being applied to the inputs 15 and 16 of the coil 13b, a reversal pulse is applied to the coil 7 in which the direction of current flow changes every second, and the rotor 6, which is magnetized to two poles, sequentially rotates by 180 degrees. An example of the coil current waveform at this time is shown in FIG. By the way, the drive pulse width (7.8 m sec in the above example), coil resistance, number of coil turns, dimensions of each part of the step motor, etc. of the conventional electronic wristwatch are based on all the situations that the electronic wristwatch is expected to encounter, namely:
Stable stepping performance is achieved even when the train load becomes heavy due to a calendar, etc., when the battery is placed in a magnetic field, when the internal resistance of the battery becomes extremely high at low temperatures, when the battery voltage decreases at the end of the battery life, etc. It was designed to drive a motor, and as a result, it wasted electricity even though it normally did not require a large output torque, which was a major hindrance to reducing the overall power consumption of watches. The present invention was proposed in order to eliminate the above-mentioned drawbacks of the prior art, and it supplies the step motor with pulses of the minimum pulse width commensurate with the current load condition of the step motor. This aims to reduce the Hereinafter, before explaining the present invention in detail, an example of the operation according to the present invention will be briefly explained using FIGS. 4a, b, and c. The drive pulse for the step motor used in the electronic timepiece of the present invention is composed of two types of pulses: a normal drive pulse and a corrected drive pulse. The order of pulses supplied to the step motor is the normal drive pulse and the correction drive pulse, but the correction drive pulse is the normal drive pulse and the step motor is
As a general rule, it is supplied when rotation is not possible.
Then, when the corrected drive pulse is supplied to the step motor, since it was not possible to rotate with the normal drive pulse, the pulse width of the next normal drive pulse is lengthened by a predetermined amount to make it easier to rotate. On the other hand, if the step motor can be rotated several steps with only the normal drive pulse, the pulse width of the normal drive pulse is shortened by a predetermined amount. By the above operation, the pulse width of the normal drive pulse F1 becomes approximately the minimum pulse width that can drive the step motor in the current state, and therefore the power consumption becomes approximately the minimum. For example, as shown in FIG. 4a, the pulse width of P1 , which is currently 3.9 m sec, is shortened to 3.4 m sec by the operation described in the second term above. Assume that the step motor can further rotate in this state. Next, after rotating several steps at 3.4 m sec, the pulse width of P 1 is reduced to 2.9 by the above operation again.
Let it be m sec. Assuming that the step motor is unable to rotate in this state, the non-rotation of the rotor is detected by the operation described in item 1 above, a correction drive pulse P 2 is immediately applied, and then a correction drive pulse P 1 is applied after the step.
Set the pulse width to 3.4 m sec. After that, repeat the above operation and increase the normal drive pulse width to 3.4m.
Maintain sec. If for some reason this step motor's normal driving pulse width is 3.4m sec.
If the rotor becomes unable to rotate, as shown in Figure 4b, the non-rotation of the rotor is detected by the rotor motion detection, the corrective drive is immediately performed, and then the normal drive pulse width from step onwards is set to 3.9. Set to m sec.
After that, if there is room for rotation again, the fourth
As shown in Figure c, after normal driving is performed for several steps at 3.9 m sec, the normal drive pulse width is set to 3.4 m sec by the operation described in item 2 above. The outline of the operation of the present invention has been described above, and next, the principle of rotor operation detection, which is an important element of the present invention, will be explained. As a method of detecting rotor motion, it is possible to use a mechanical switch or an external element such as a Hall element, but it is difficult to install these mechanisms in an extremely small volume such as an electronic wristwatch. . Below, we will explain two different types of motion detection principles as an example of rotor motion detection in which a detection circuit can be realized in the same integrated circuit along with oscillation, frequency division, drive circuits, etc. without requiring external elements. conduct. The first method utilizes the fact that when an integrated stator is used, the drive current waveform varies depending on the position of the rotor. Fig. 5 shows an integrated stator connected by a saturable magnetic path 17 made to be easily saturated, and although not clearly shown in the figure, it is magnetically engaged with a magnetic core around which a coil 7 is wound. . This stator also has a rotor 6 which is magnetized into two poles in the radial direction.
A notch 18 is provided to determine the direction of rotation. Figure 5 shows the state immediately after a current is applied to the coil 7, and when no current is applied to the coil 7, the rotor 6 is rotated so that the angle between the notch 18 and the rotor magnetic pole is approximately 90 degrees. stationary in position. In this state, when a current is passed through the coil 7 in the direction of the arrow, magnetic poles are formed in the stator 1 as shown in FIG. 5, and the rotor 6 is repelled and rotates clockwise.
When the current flowing through the coil 7 is cut off, the rotor 6
It comes to rest with the magnetic poles reversed as shown in Figure 5. Thereafter, by applying current to the coil 7 in the opposite direction, the rotor 6 sequentially continues to rotate clockwise. In a step motor constructed of an integral stator having the saturable portion 17 as described above, the current waveform when current is passed through the coil 7 has a gentle rising portion as shown in FIG. This is because the magnetic resistance of the magnetic circuit seen from the coil 7 is very low until the saturable part 17 of the stator 1 is saturated, and as a result, the resistance R and the time constant τ of the coil series circuit become large. . This can be expressed as a formula as follows. τ=L/R L≒N 2 /Rm From now on τ=N 2 /
(R×Rm) where L: inductance of the coil 7, N: number of turns of the coil 7, and Rm: magnetic resistance. Stator 1
When the saturable part 17 of is saturated, the magnetic permeability of the saturated part becomes the same as that of air, so Rm increases, and the time constant τ of the circuit becomes smaller, as shown in Fig. 3.
The current waveform rises suddenly. Furthermore, since this saturation time is also affected by the state of magnetization of the motor, the higher the current level at the time of pulse interruption, the longer the saturation time becomes. Therefore, since the saturation time becomes longer after the correction drive pulse is supplied to the step motor, it is preferable to supply the step motor with a demagnetizing pulse to cancel this effect. The operation of the rotor in this example is detected as a difference in the time constant of the resistor-coil series circuit described above after driving with normal pulses. Next, the reason for the difference in time constant will be explained using drawings. FIG. 6 shows the state of the magnetic field when current begins to flow through the coil 7, and the rotor 6 has magnetic poles at positions where it can rotate. The magnetic flux lines 20 show the state of the magnetic flux generated from the rotor 6, and although there is actually magnetic flux that interlinks with the coil 7, it is omitted here. The magnetic flux lines 20a and 20b are oriented in the direction of the arrow in FIG. 6 in the saturable parts 17a, 17b of the stator 1. In many cases, the saturable portion 17 is not yet saturated. In this state, a current is applied to the coil 7 as shown by the arrow in order to rotate the rotor 6 clockwise. Since the magnetic fluxes 19a and 19b generated by the coil 7 strengthen each other with the magnetic fluxes 20a and 20b generated from the rotor 6 in the saturable parts 17a and 17b of the stator 1, the saturable part 17 of the stator 1 is quickly saturated. . After this, magnetic flux sufficient to rotate the rotor 6 is generated in the rotor 6, but this is not shown in FIG. FIG. 8 22 shows the waveform of the current flowing through the coil at this time. On the other hand, FIG. 7 shows the state of the magnetic flux when a current is applied to the coil 7 where the rotor 6 cannot rotate for some reason and has returned to its original position. Originally, in order to rotate the rotor 6, a current must be passed through the coil 7 in the opposite direction to the arrow, that is, in the same direction as shown in Figure 6. Since a reversal current that changes the direction of the current is applied to the rotor 6, such a state occurs when the rotor 6 cannot rotate. Since the rotor 6 could not rotate,
The direction of the magnetic flux generated from the rotor 6 is the same as in FIG. Since current flows through the coil 7 in the opposite direction to that shown in FIG. 6, the directions of magnetic flux are as shown in 21a and 21b. Saturable parts 17a, 17 of stator 1
In b, the magnetic fluxes generated by the rotor 6 and the coil 7 cancel each other out, and a longer time is required to saturate the saturable portion of the stator 1. This state is shown in FIG. 8, 23. An example of rotor position detection means that utilizes the above phenomenon is shown in FIGS. 9 and 10. FIG. 9 shows a conventional drive circuit, that is, MOS gates 24, 25, 26, which constitute a drive inverter.
27, detection gates 28, 29, detection resistor 3
0. This is a rotor position detection circuit constructed by adding a transmission gate 31 for capacitor charging, a capacitor 33, and a voltage comparator 32. First, to give an example of normal drive timing, a current is passed through the path 34 to excite the coil 7 and drive the rotor. After the rotor motion is almost finished,
Short time on route 35 (approximately 1.5m sec to 1m sec
) A first detection pulse is applied to the coil 7, and then a second detection pulse is applied to the coil 7, this time in path 36. Now, if the rotor rotates normally one step by the normal drive pulse, the relationship between the rotor magnetic poles and the stator magnetic poles when the first detection pulse is applied to the coil is as shown in Figure 6. The relationship is such that the rotor can be driven one step again. The rising portion of the current waveform at this time shows a waveform with a fast rise as shown in FIG. 822. Next, when the second detection pulse is applied, the rotor position is the same as the first detection pulse (the pulse width of the detection pulse is short, and the high resistance 30 is connected in series with the coil 7, so (The rotor does not rotate due to the pulse.) Since the direction of excitation is opposite, the relationship between the rotor magnetic poles and the stator magnetic poles is as shown in Figure 7, and the rising part of the current waveform is a slow rising waveform as shown in Figure 8, 23. becomes. However, since the detection resistor 30 is connected in series with the coil when the detection pulse is applied, strictly speaking, the waveform does not match the waveform shown in FIG. 8, but the characteristics of the rising portion remain the same. Then, observing the terminal potential of the detection resistor 30, we find that
As shown in Figure 10a, the potential Vs 1 due to the first detection pulse
rises to a higher potential than the potential Vs 2 due to the second detection pulse. Next, if the rotor cannot rotate one step by the normal drive pulse and returns to the initial position, the relationship between the rotor magnetic poles and the stator magnetic poles when the first detection pulse and the second detection pulse are applied is as follows. The situation is reversed from the normal rotation described above, and as a result, the detection resistor 3
The terminal potential of 0 becomes Vs 1 <Vs 2 as shown in FIG. 10b. Therefore, by comparing the magnitudes of Vs 1 and Vs 2 , it is possible to detect whether or not the rotor has operated normally due to the normal drive pulse. In our example Vs 1 and Vs 2
The potential difference was about 0.4V. A potential difference of this magnitude can be easily detected. For example, in the configuration shown in FIG. 9, the timing gate 31 of the first detection pulse is turned ON, and Vs 1 is connected to the capacitor 33.
Then, the voltage comparator 33 may determine the magnitude of the potential Vs 1 charged in the capacitor 33 and the terminal potential Vs 2 of the detection resistor 30 when the second detection pulse is applied. This completes the explanation of the first method of rotor motion detection principles.Next, we will explain the principle of rotor motion detection from the voltage waveform induced in the coil by the free vibration of the rotor after the rotor is driven. . Figure 11a shows the induced voltage waveform of the coil generated at both ends of the high resistance when both ends of the coil are connected to a high resistance of several tens of kilohms after applying a normal drive pulse to the coil, and the rotation angle of the rotor, and θ is shown in Figure 11. As shown in b, it shows the angle between the stator parallel axis and the magnetic poles. Section T1 is the section where the normal drive pulse is applied to the coil, and the high resistance (detection resistor)
is not connected to the circuit, so no induced voltage waveform appears. The next section T2 is the voltage induced in the coil by the rotation and vibration motion of the rotor after the drive is completed. Since the voltage waveform in this section T2 changes depending on the load state and driving conditions of the step motor, the operation of the step motor can be detected by detecting changes in this voltage waveform. FIG. 12 shows an example of a detection circuit based on the present principle. Gate 24, 25, 26, 27, 28, 2
9, the detection resistor 30, and the coil 7 have exactly the same configuration as in FIG. 9, except for the input signal. Detection resistor 30
The connection point of is connected to the input end of a power detector 40 having a predetermined threshold value. When the coil is energized in path 41 with a normal drive pulse, the rotor is driven. Thereafter, during the movement of the rotor, the coil 7 is intermittently switched between a state where both ends are grounded and short-circuited through the path 42 and a state where a closed loop including the high-resistance detection resistor 30 is formed through the path 43. The effect of intermittent switching will be described later, but for the sake of simplicity, we will first describe a state in which a closed loop including the detection resistor 30 is formed immediately after the rotor is driven. FIG. 11 shows the terminal potential waveform of the detection resistor 30 in such a state. In FIG. 11, the step motor is in an almost no-load state. In the following Fig. 13a, the induced voltage waveform and rotor rotation angle at maximum load and overload are shown as a and b. θ is the angle between the stator parallel axis and the magnetic poles, as shown in FIG. 13b. At maximum load a, the rotor rotates slowly and the vibration after one step of rotation is small, so the induced voltage has a waveform with few undulations. Furthermore, during overload b, the induced voltage waveform has little undulation except that a large peak voltage is induced in the negative direction when the rotor returns to its initial position. Various methods can be considered for determining whether the rotor is rotating or non-rotating from the induced voltage waveform, but determining based on the presence or absence of the peak P shown in FIG. 11 is simple and reliable in terms of circuitry. In other words, whether the rotor is rotating or not is determined based on whether or not the terminal potential of the detection resistor 30 reaches a predetermined potential or higher within a predetermined time period during which the peak P is thought to occur after the number of m seconds after the end of the drive pulse application. . However, with this method, as shown in Figure 13a, even though it is rotating under maximum load, it is assumed to be non-rotating. If the principle is used, this is a safe malfunction, and the rotor will not rotate too much because the corrective drive pulse in the same direction will simply be produced too much. FIG. 14 shows the coil induced voltage waveform after driving when the pulse width of the normal driving pulse is varied. As can be seen from this figure, when the pulse width of the normal drive pulse exceeds a certain length, the height of the peak P of the induced voltage waveform becomes low despite no load and positive rotation. .
To make this easier to understand, FIG. 15 shows the pulse width of the normal drive pulse on the horizontal axis and the potential of the peak P of the induced voltage on the vertical axis. 45 is a case in which a detection resistor is connected in series with the coil after driving to form a closed loop as explained above, and 46 is a case in which a detection resistor is intermittently connected in a closed loop as explained next. It is. Next, we will discuss the effect of intermittently connecting a high-resistance detection resistor in a closed loop that includes a coil after applying a normal drive pulse. Conventional drive circuits are driven by two inverters as shown in Figure 2, so when not driving, both ends of the motor coil are short-circuited due to the low resistance in the driver that forms the inverter, and the voltage induced in the coils The current flows through the short circuit of path 42 in FIG. 12, and this current is consumed as heat by the driver resistor transistor, thereby applying braking to the rotor. Furthermore, when a closed loop is formed using the path 43 in FIG. 12 to detect the induced voltage, a detection resistor 30 with a higher resistance is connected in series in addition to the driver circuit, and the current in the braking circuit is equal to the former. It is small in comparison. Therefore, by switching these two circuits when braking the rotor, a sudden change in current occurs in the circuit. However, since the motor coil has a large inductance, it cannot follow this change in current, and the braking circuit resistance Rd (=R + R30)
and time constant τ due to coil inductance L =
It shows the first-order lag response L/Rd. At this time, the voltage generated across the detection resistor 30 (R30) is:
When the braking circuit is on path 42 in FIG. 12, the voltage is zero, and the instant the coil 7 is switched to path 43, the current during braking continues to flow through path 42, so the detection resistor has a relatively high resistance. A momentary high voltage is generated across the terminal 30, and then this high voltage is attenuated by the aforementioned time constant τ. An example of the terminal voltage of the detection resistor 30 at this time is shown in FIG. The feature of this method is that it is possible to amplify the voltage induced by the motor during braking simply by switching the resistance value of the circuit that performs rotor braking, and it is possible to amplify the voltage induced by the motor during braking, as shown in Figure 15 (45). While the maximum value of the high peak voltage is about 0.8V at most, in the case where the detection resistor is connected intermittently as shown in 46, it reaches the power supply voltage of the drive circuit (about 1.5V) or more. Therefore, it is extremely easy to detect such a voltage. By the way, as can be seen from FIG. 15, there is a phenomenon in which the undulations of the induced voltage become smaller when the pulse width of the normal drive pulse exceeds a certain level, so care must be taken to this point. The principles of the two types of rotor motion detection circuits have been described above, but the gist of the present invention is to increase or decrease the normal drive pulse width, and although the configuration of the step motor and the step motor motion detection circuit are important elements. , but are not limited to those described herein. Next, examples of the present invention will be described. FIG. 17 is a block diagram of the embodiment. Reference numeral 90 denotes an oscillation circuit, which normally uses a crystal resonator that oscillates at 32768 Hz. 91 is a frequency divider circuit, and in the case of the above oscillation frequency, the flip-flop 15
The frequency is divided by stages to obtain a timing of 1 second. 97
is a clock reset input, and when reset, all frequency division stages are reset. 92 is a waveform synthesis circuit which converts a desired pulse from the output of the flip-flop obtained by the frequency dividing circuit 91 into a NAND gate;
The waveforms are synthesized using a NOR gate etc. as shown in the time chart shown in Fig. 18. Since this synthesis allows logically easy circuit design, the circuit diagram is omitted. FIG. 19 is a circuit diagram of the drive circuit 94 and the detection circuit 95 shown in FIG .
This is the output of the control circuit 93, and only while the T1 terminal is at “H” (abbreviation for High level).
One of the output terminals of the step motor 96 becomes "H" and the other becomes "L" (abbreviation of low level), and current flows through the step motor 96. As shown in FIG. 17, the output of the control circuit 93 is input to the T2 terminal.
When T2 is set to "H", the Q signal of the flip-flop 100 is input to the EX/OR during that time, so the output of the EX/OR becomes a negative logic with respect to the output of the flip-flop 100, and the current flowing to the motor increases. The direction of can be reversed. In this embodiment, when the motor is not rotated by the normal drive pulse, it is driven by the correction pulse P2 , and then the pulse P3 , which is in the opposite direction to P2 , is applied again. This is because in an integrated stator type motor, if correction drive is performed at P 2 , the magnetic saturation time of the integrated stator's saturable magnetic path becomes longer in the next drive pulse, and the effective pulse width becomes shorter. When corrective driving is performed with P 2 , by applying a reverse pulse P 3 to the coil of the step motor 96, the stator is magnetized in the direction of the next driving pulse, and the time required for saturation of the integral part is reduced. Keep it short. Input terminal T3 is the output of control circuit 93 in Fig. 17.
T3 is input, and the rotation is detected using this pulse using the method for detecting the induced voltage after the rotor rotates as described above. When a pulse P0 with a period of 1 second is input to flip-flop (hereinafter abbreviated as F/F) 100, F/F100
becomes an F/F that outputs 1/2Hz, and its output Q is
The output to EX/OR 121 is input to EX/OR 122. T 2 is input to the other input terminals of EX・OR121 and 122, and the output of EX・OR121 is NOR
The outputs of gates 102, 103, EX/OR122 are
Each is connected to NOR gates 104 and 105. The output of NOT gate 101 is NOR gate 10
3,104. The output T3 of the control circuit 93 is passed through the NOT gate 120 to the NOR gate 1.
02,105. The output of NOR gate 102 is NMOS FET1
15 and the first input of NOR gate 106. The output of NOR gate 103 is NOR gate 123
PMOS FET11 for step motor drive via
3 and the second input of NOR gate 106. The output of NOR gate 104 is NOT gate 124
PMOS FET11 for step motor drive via
8 and the first input of NOR gate 107. The output of NOR gate 105 is NMOS
It is connected to the second input of FET 116 and NOR gate 107. The output of the NOR gate 106 is connected to the step motor driving NMOS FET 114.
NOR gate 107 is N for driving the step motor.
Connected to MOS FET119. The power supply terminal V DD is a power supply input terminal, and P
The sources of MOS FETs 113 and 118 are connected. N MOS FET114 and 119 have their sources grounded, and P MOS FET113 and N MOS
The drains of the FETs 114 are connected to each other, and are also connected to the output terminal of the coil of the step motor 96 and the drain of the detection NMOS FET 115, respectively. P MOS FET118, N MOS FET11
8, the NMOS FETs 119 have their drains connected to each other, and the other end output terminal of the coil of the step motor 96, the detection terminal, and the detection NMOS FET 119.
Connected to the drain of FET116. The N MOS FETs 115 and 116 have their source electrodes connected to each other, and the connection point thereof is connected to one end of a resistor 117. Further, the other end of the resistor 117 is grounded. The connection point between the NMOS FETs 115 and 116 and the resistor 117 is also connected to the + input of the comparator 110. Also, this connection point T 0 is a rotor rotation/non-rotation signal, and is connected to a comparator 110, a resistor 108,
109, N MOS FET 111 is an embodiment of the detection circuit 95, and when the detection signal T 0 can be detected sufficiently even with the threshold voltage of the C MOS gate circuit, it is also possible to use a C MOS NOT gate. The resistor 108 is connected to the power supply voltage VDD , and the other end is connected to the resistor 109, and this connection point is connected to the comparator 1.
It is connected to the negative input terminal of 10. The other end of the resistor 109 is connected to the drain of the detection inhibiting NMOS FET 111 and grounded through the source. Also, the ground terminal of the comparator 110 is NMOS FET111.
connected to the drain of and grounded through the source. The output of comparator 110 is a signal at terminal 112.
T 4 is output and input to the control circuit 93. Further, the comparator used in the detection circuit 93 of the present invention is a comparator made of CMOS, and its operation will be briefly explained. FIG. 20 shows one embodiment of the comparator 110, FIG. 20a is a detailed explanatory diagram, and FIG. 20b is a block diagram. Terminal 164 is a "+" input terminal, terminal 165 is a "-" input terminal, terminal 166 is an output terminal, terminal T 3
is an enable terminal. The functions are summarized in Table 1.

【表】 VDDは電源端子であり、P MOS FET16
0,162のソース電極と各々接続されている。 P MOS FET160はそのゲート、ドレン電
極を接続され、その接続点はP MOS FET16
2のゲート及びN MOS FET161のドレンに
各々接続されている。 N MOS FET161のゲートは端子164に
接続され、そのソースはN MOS FET111の
ドレンに接続されている。 P MOS FET162のドレンは、N MOS
FET163のドレン及び出力端子166に接続
されている。 N MOS FET163のゲートは端子165に
接続され、そのソースはN MOS FET161の
ソースと共にN MOS FET111のドレンに接
続されている。 N MOS FET111は、そのソースを接地さ
れ、ゲート端子T3に接続されている。また、N
MOS FET161と163の特性は互いに等し
く、さらにP MOS FET160と162の特性
は互いに等しく構成されている。 以上の様な構成のコンパレータについてその動
作を説明すると、イネーブル端子P3が“L”の
時、N MOS FET111はオフし、コンパレー
タは動作しない。 端子T3が“H”になるとN MOS FET11
1はONしコンパレータ動作する。又、本実施例
では検出信号の閾値電圧を抵抗108,109の
分圧電圧で得ているため、常時電流を流していて
は、電力の消費があるので、N MOS FET11
1でパルスT3が“H”になつたときのみ、電流
が流れる様にして、回路の低電流化を図つてい
る。 端子164に入力電圧V1を印加すると、接続
点168の電位、電流は第21図aのようにな
る。 第21図aに於て、V168は端子168の電
位、I168は端子168を流れる電流である。 P MOS FET162のゲートには、上記V1
68が印加されるため、その飽和電流はI168
に等しくなる。 その様子を第21図b162の特性に示す。 一方、端子165に印加する電圧をV2とする
とV2>V4の時N MOS FET163の飽和電流
はI168より大きくなる。 したがつて、出力端子166の電位V166は
“L”レベルに近くなる。 その様子を第21図b動作点Xで示す。 反対にV2<V1の場合出力V166は“H”レ
ベルとなり、その様子を第21図bYで示す。 したがつてその機能をまとめると第1表の如く
なる。 第22図は第17図に於ける制御回路93の回
路例である。 検出回路95から出力信号T4はSR−F/F1
40のセツト入力端子Sに入力される。波形合成
回路92からの信号P1はSR−F/Fのリセツト
入力端子R、バイナリカウンタ143のクロツク
入力端子、ANDゲート156の入力端子、NOT
ゲート157を介してSR−F/F158のリセ
ツト端子Rに入力される。ANDゲート141
は、波形合成回路92の出力信号P2とSR−F/
F140の出力が入力される。ANDゲート1
42は、波形合成回路92の出力P3とSR−F/
F140の出力が入力され出力信号はT2とし
て駆動回路に入力される。ANDゲート159は
波形合成回路の出力P5とSR−F/Fの出力が
入力されその出力信号T3は駆動回路94に入力
される。 バイナリカウンタ143は、実施例では4段の
フリツプフロツプで構成されており、各段の出力
信号はANDゲートに入力される。ORゲート14
5はANDゲート144の出力とANDゲート14
2の出力が入力される。ANDゲート146はSR
−F/F出力とNANDゲート147の出力が入
力される。アツプダウンカウンタ148はU/D
入力(アツプダウン制御入力)にはANDゲート
146の出力、クロツク入力CにはORゲート1
45の出力が入力されている。実施例ではアツプ
ダウンカウンタ148は3段のフリツプフロツプ
を有しており、出力Q1,Q2,Q3はそれぞれ
NANDゲート147に入力され、又、それぞぞ
れ、EX,ORゲート150,151,152に入
力される。ANDゲート156は波形合成回路9
2の出力P4,P1ならびにSR−F/Fの出力が
入力される。バイナリカウンタ149は、クロツ
ク入力CにはANDゲート159の出力が入力さ
れ、リセツト入力RにはSR−F/F158のQ
出力が入力される。実施例ではバイナリカウンタ
149は3段のフリツプフロツプで構成されその
各々の出力Q1,Q2,Q3はORゲート154に入力
されるとともに、EX・ORゲート150,15
1,152にそれぞれ入力される。NORゲート
153は、EX・ORゲート150,151,15
2の出力が入力され、その出力はSR−F/F1
58のセツト入力Sに入力される。ORゲート1
55には、ANDゲート141の出力、ANDゲー
ト142の出力、ORゲート154の出力、波形
合成回路92の出力P0がそれぞれ入力され出力
T1は駆動回路に入力される。 次に、実施例の動作説明を行なう。 SR−F/F140はロータが回転の時は検出
信号T4の入力によつてセツト状態となりは
“L”となるため、ANDゲート141,142,
146,159の出力は全て“L”となる。この
ため、ANDゲート159の出力T3は波形合成回
路の出力P5信号は回転検出と同時に“L”信号と
なり以後検出回路は禁止される。又、アツプダウ
ンカウンタ148のU/D入力は“H”のときア
ツプカウンタ“L”のときダウンカウンタとなる
ため、ロータが回転しているときはダウンカウン
タとなる。 このとき、バイナリカウンタ143のクロツク
入力には1秒毎に波形合成回路から出力P1が入力
されるため、実施例の様に、4段のフリツプフロ
ツプ構成の場合には16秒毎にANDゲート144
のの出力は“H”となりORゲート145を介し
てアツプダウンカウンタ148のクロツク入力C
に入力され、アツプダウンカウンタ148のカウ
ント内容は16秒毎に1だけ減ぜられる。 一方、波形合成回路92の出力P4は2048Hzの信
号であるため、周期は約0.5m secとなり、波形
合成回路92の出力P1が“H”のときのみ、
ANDゲート156を介してバイナリカウンタ1
49のクロツク入力Cに入力される。実施例では
バイナリカウンタ149は3段のフリツプフロツ
プで構成されている。EX・OR150,151,
152は、バイナリカウンタ149とアツプダウ
ンカウンタ148の出力の一致を常に監視してお
り内容が一致したときEX・ORの出力は全て
“L”となり、NORゲート153の出力は“H”
となりSR−F/F158をセツト状態とし、出
力Qは“H”となりバイナリカウンタ149はリ
セツトされる。このためORゲート154の出力
はアツプダウンカウンタのカウント数と0.5m
secの積だけ時間幅の信号が“H”として出力さ
れる。 一方、検出回路95の出力T4が、検出の時間
内で一度も“H”信号がでなかつた場合ロータは
最初の駆動パルスでは回転できなかつたと判断さ
れ、SR−F/F140の出力は“H”の状態
を続ける。このため、ANDゲート141の出力
は波形合成回路92からの出力T2がそのままOR
ゲート155の出力としてモータの補正駆動を行
なう。又、ANDゲート142の出力は波形合成
回路92の出力信号P3が出力され、T2信号とし
て駆動回路94に入力され、このときは補正駆動
状態のステツプモータのコイルに流れる電流の方
向と逆向きの方向に電流が流れる様に制御すると
ともに、ORゲート155の出力T1からも駆動回
路94に入力されるため、ステツプモータ残留磁
気の影響を除くことができ一体ステータの場合の
可飽和磁路飽和時間の消去が行なわれる。更に
SR−F/F140の出力が“H”であるた
め、ANDゲート146の出力が“H”となりア
ツプダウンカウンタ148のU/D入力が“H”
となる。アツプダウンカウンタ148はアツプカ
ウンタにセツトされ、波形合成回路92の出力P3
がANDゲート142,ORゲート145を介し
て、アツプダウンカウンタ148のクロツク入力
Cに入力される。このためアツプダウンカウンタ
148のカウント内容は+1となり次回に出力さ
れる駆動パルスの長さは0.5m secだけ長くな
る。アツプダウンカウンタ148のフリツプフロ
ツプの出力Q1,Q2,Q3が全て“H”となり次に
アツプ入力が入るとカウンタの内容は全て“L”
となつてしまう。これを禁止するためにNANDゲ
ート147の入力が全て“H”となつたとき、
ANDゲート146の出力を“L”としてアツプ
ダウンカウンタ148をダウンカウンタとして、
全て“L”となることを禁止している。 波形合成回路の出力P0は通常駆動パルスの最低
パルス幅を決定するためにある。これはパルス幅
が、0m secから開始されると、一定のパルス
幅で駆動するまで、エネルギーのロスが大きいた
めであり、実施例では最低駆動パルス幅を約1.9
m secに設定してある。 アツプダウンカウンタ148は分周回路91が
リセツトされた場合にも、カウント内容はリセツ
トされず、リセツト解除後もリセツト前の駆動パ
ルス幅から開始される。 ステツプモータの駆動パルスが、ステツプモー
タが回転できない程短かいパルス幅であるとき
は、通常駆動パルス幅では駆動できない。従つて
検出回路からの出力信号T4は“L”の信号であ
るため、SR−F/F140の出力は“H”と
なつており、補正駆動パルスとして波形合成回路
92の出力信号P2が、ステツプモータ96に印加
される。このパルス幅は、モータの最大トルクを
保証できる幅に設定される。実施例ではこの幅は
7.8m secである。そして波形合成回路92の出
力P3が入力されると、アツプダウンカウンタ14
8はアツプカウンタになつているため、カウンタ
内容は+1となる。従つて1秒目の駆動パルス幅
が1.9m secであつた場合2秒目の通常駆動パル
スは、波形合成回路の出力T1=1.9m secと0.5
m secの長さ、つまり2.4m secの長さの駆動
パルスとなる。 更に、このパルス幅で回転しきれないときは
7.8m secの補正駆動を行ない、この7.8m sec
というパルス幅は、時計のカレンダー負荷等で輪
列負荷が重くなつた時、磁界中におかれた時、低
温下で電池内部抵抗が著しく高くなつた時、電池
寿命末期で電池電圧が低下した場合でも安定して
ステツプモータが駆動できるパルス幅として設定
されている。その後波形合成回路92の出力T3
でアツプダウンカウンタのカウンタを2に設定す
る。3秒目では通常駆動パルスの長さは2.9m
secとなる。もし、このパルス幅で回転できない
ときは同じ動作をくり返し、通常駆動パルス幅は
ロータが回転できる限界に近いパルス幅で駆動を
行なえる。ところが、バイナリカウンタ143の
カウンタ内容が16となつたとき、ANDゲート1
44の出力が“H”となり、アツプダウンカウン
タ148の内容は−1となる。このため、例えば
3.4m secで通常駆動を行なつていた場合、次の
通常駆動パルスは2.9m secとなる。 従つて、2.9m secで回転できる場合はこのま
ま2.9m secで駆動を続けるが、2.9m secでは
回転しきれない場合には、2.9m secで駆動し、
非回転であることを検出し、補正駆動パルスでロ
ータを回転させ、アツプダウンカウンタの内容を
+1し次の通常駆動パルスの長さは再び3.4m
secとなる。 又、カレンダー体の腕時計の場合1日のうち約
6時間カレンダー送りのために、負荷が大きくな
る。この場合も、通常3.4m secで駆動していた
ものがカレンダー送り時のみ、3.9m sec,4.4
m secというパルスで駆動できる様になり、一
度長くなつたパルスは16秒後に0.5m secずつ短
かくして駆動し、常にロータが回転できるぎりぎ
りの駆動パルス幅で駆動できることになり、モー
タの消費電力は最低の状態で時計を駆動できる様
になる。 実施例ではバイナリカウンタ143はフリツプ
フロツプ4段のバイナリカウンタであるため、16
秒に1回は通常駆動パルスと補正駆動パルスが、
同時に出ることになる。このため、更に低電力化
をねらう場合、バイナリカウンタ143の段数を
更に増すことにより、通常駆動パルスと、補正駆
動パルスが1秒内に両方発生する率を少なくでき
る。 ところがあまりカウンタの段数を増しすぎる
と、負荷が大きくなり、通常駆動パルス幅が長く
なつてしまつた後、負荷が小さくなつたときにも
とのパルス幅にもどるために時間がかかつてしま
う。 このため、このバイナリカウンタの段数はあま
り多すぎても無意味になる。 次に、本発明の実施例の実験結果を示す。使用
した腕時計は、カレンダーおよび曜目付の男持タ
イプであり、モータはロータの直径が1.25mm、厚
みが0.5mm、ステータとロータとの間隔が0.325
mm、コイルの抵抗が3KΩ、コイルの巻数が10000
ターンである。 第2表は、各パルスでモータを駆動した時の電
流と分針で測つた出力トルクの実験値およびこの
モータを上記の腕時計に組込んで、腕時計を1日
分動かした時に、P1の各パルスとP2がどの位の割
合で発生したかを測定した結果を示したもので、
この場合、P1のあるパルスが64パルス連続してモ
ータに供給された時に、パルス幅を1ステツプ短
かくなるように設定して実験を行なつた。
[Table] V DD is the power supply terminal, P MOS FET16
0,162 source electrodes, respectively. P MOS FET160 has its gate and drain electrodes connected, and the connection point is P MOS FET16
2 and the drain of NMOS FET 161, respectively. The gate of the N MOS FET 161 is connected to the terminal 164, and the source thereof is connected to the drain of the N MOS FET 111. The drain of P MOS FET162 is N MOS
It is connected to the drain of FET 163 and output terminal 166. The gate of the N MOS FET 163 is connected to the terminal 165, and its source is connected to the drain of the N MOS FET 111 together with the source of the N MOS FET 161. The NMOS FET 111 has its source grounded and connected to the gate terminal T3 . Also, N
The characteristics of MOS FETs 161 and 163 are equal to each other, and the characteristics of PMOS FETs 160 and 162 are also configured to be equal to each other. The operation of the comparator configured as above will be explained. When the enable terminal P3 is "L", the NMOS FET 111 is turned off and the comparator does not operate. When terminal T3 becomes “H”, NMOS FET11
1 turns ON and the comparator operates. In addition, in this embodiment, the threshold voltage of the detection signal is obtained by the divided voltage of the resistors 108 and 109, so if the current is constantly flowing, power will be consumed.
1, the current flows only when the pulse T3 becomes "H", thereby reducing the current in the circuit. When the input voltage V 1 is applied to the terminal 164, the potential and current at the connection point 168 become as shown in FIG. 21a. In FIG. 21a, V168 is the potential of the terminal 168, and I168 is the current flowing through the terminal 168. The gate of P MOS FET162 has the above V1
68 is applied, its saturation current is I168
is equal to The situation is shown in the characteristics of FIG. 21 b162. On the other hand, when the voltage applied to the terminal 165 is V2 , the saturation current of the NMOS FET 163 becomes larger than I168 when V2 > V4 . Therefore, the potential V166 of the output terminal 166 becomes close to the "L" level. This situation is shown by operating point X in FIG. 21b. On the other hand, when V 2 <V 1 , the output V166 becomes "H" level, as shown in FIG. 21bY. Therefore, the functions are summarized as shown in Table 1. FIG. 22 is a circuit example of the control circuit 93 in FIG. 17. The output signal T4 from the detection circuit 95 is SR-F/F1
It is input to the set input terminal S of 40. The signal P1 from the waveform synthesis circuit 92 is connected to the reset input terminal R of the SR-F/F, the clock input terminal of the binary counter 143, the input terminal of the AND gate 156, and the NOT
It is input to the reset terminal R of the SR-F/F 158 via the gate 157. AND gate 141
is the output signal P2 of the waveform synthesis circuit 92 and SR-F/
The output of F140 is input. AND gate 1
42 is the output P3 of the waveform synthesis circuit 92 and SR-F/
The output of F140 is input and the output signal is input as T2 to the drive circuit. The output P 5 of the waveform synthesis circuit and the output of the SR-F/F are input to the AND gate 159 , and its output signal T 3 is input to the drive circuit 94 . In the embodiment, the binary counter 143 is composed of four stages of flip-flops, and the output signal of each stage is input to an AND gate. OR gate 14
5 is the output of AND gate 144 and AND gate 14
The output of 2 is input. AND gate 146 is SR
-F/F output and the output of the NAND gate 147 are input. Up-down counter 148 is U/D
The input (up-down control input) is the output of AND gate 146, and the clock input C is OR gate 1.
45 outputs are input. In the embodiment, the up-down counter 148 has a three-stage flip-flop, and the outputs Q 1 , Q 2 , and Q 3 are each
The signals are input to a NAND gate 147, and are also input to EX, OR gates 150, 151, and 152, respectively. AND gate 156 is waveform synthesis circuit 9
2 outputs P 4 and P 1 and the output of SR-F/F are input. In the binary counter 149, the output of the AND gate 159 is input to the clock input C, and the Q of the SR-F/F 158 is input to the reset input R.
Output is input. In the embodiment, the binary counter 149 is composed of a three-stage flip-flop, and the outputs Q 1 , Q 2 , Q 3 of each are input to an OR gate 154 and EX/OR gates 150 , 15 .
1,152, respectively. NOR gate 153 is EX/OR gate 150, 151, 15
2 output is input, and the output is SR-F/F1
It is input to the set input S of 58. OR gate 1
55, the output of the AND gate 141, the output of the AND gate 142, the output of the OR gate 154, and the output P0 of the waveform synthesis circuit 92 are inputted and output.
T 1 is input to the drive circuit. Next, the operation of the embodiment will be explained. When the rotor is rotating, the SR-F/F 140 is set to "L" by the input of the detection signal T4 , so the AND gates 141, 142,
The outputs of 146 and 159 are all "L". Therefore, the output T3 of the AND gate 159 and the output P5 signal of the waveform synthesis circuit become an "L" signal at the same time as the rotation is detected, and the detection circuit is thereafter prohibited. Further, when the U/D input of the up-down counter 148 is "H", it becomes a down counter when the up counter is "L", so it becomes a down counter when the rotor is rotating. At this time, since the output P1 from the waveform synthesis circuit is inputted to the clock input of the binary counter 143 every second, in the case of a four-stage flip-flop configuration as in the embodiment, the AND gate 144 is inputted every 16 seconds.
The output of C becomes “H” and is passed through the OR gate 145 to the clock input C of the up-down counter 148.
, and the count contents of the up-down counter 148 are decremented by 1 every 16 seconds. On the other hand, since the output P 4 of the waveform synthesis circuit 92 is a 2048Hz signal, the period is approximately 0.5 msec, and only when the output P 1 of the waveform synthesis circuit 92 is "H",
Binary counter 1 via AND gate 156
It is input to clock input C of 49. In the embodiment, the binary counter 149 is composed of three stages of flip-flops. EX・OR150,151,
152 constantly monitors whether the outputs of the binary counter 149 and up/down counter 148 match, and when the contents match, the outputs of EX and OR all become "L", and the output of NOR gate 153 becomes "H".
As a result, the SR-F/F 158 is set, the output Q becomes "H", and the binary counter 149 is reset. Therefore, the output of the OR gate 154 is the count number of the up-down counter and 0.5 m.
A signal with a time width equal to the product of sec is output as "H". On the other hand, if the output T4 of the detection circuit 95 does not output an "H" signal even once within the detection time, it is determined that the rotor could not rotate with the first drive pulse, and the output of the SR-F/F 140 is " Continue in the “H” state. Therefore, the output of the AND gate 141 is the output T 2 from the waveform synthesis circuit 92 which is directly ORed.
The output of the gate 155 is used for corrective driving of the motor. Furthermore, the output signal P3 of the waveform synthesis circuit 92 is outputted from the AND gate 142, and is inputted to the drive circuit 94 as a T2 signal, and at this time, the direction of the current flowing through the coil of the step motor in the corrected drive state is opposite to that of the output signal P3 of the waveform synthesis circuit 92. In addition to controlling the current to flow in the direction of the stator, it is also input to the drive circuit 94 from the output T1 of the OR gate 155, so the influence of the step motor's residual magnetism can be removed, and the saturable magnetism in the case of an integral stator Elimination of road saturation time is performed. Furthermore
Since the output of the SR-F/F 140 is "H", the output of the AND gate 146 is "H" and the U/D input of the up/down counter 148 is "H".
becomes. The up-down counter 148 is set to an up-counter, and the output P 3 of the waveform synthesis circuit 92
is input to clock input C of up-down counter 148 via AND gate 142 and OR gate 145. Therefore, the count content of the up-down counter 148 becomes +1, and the length of the drive pulse outputted next time becomes longer by 0.5 msec. The flip-flop outputs Q 1 , Q 2 , and Q 3 of the up-down counter 148 all become "H", and when the next up input is input, the contents of the counter all become "L".
I become confused. In order to prohibit this, when all the inputs of the NAND gate 147 become "H",
When the output of the AND gate 146 is set to "L" and the up/down counter 148 is set as a down counter,
All signals are prohibited from being set to “L”. The output P 0 of the waveform synthesis circuit is usually for determining the minimum pulse width of the drive pulse. This is because when the pulse width starts from 0 m sec, energy loss is large until driving at a constant pulse width. In the example, the minimum driving pulse width was set to about 1.9
It is set to m sec. Even when the frequency divider circuit 91 is reset, the count contents of the up-down counter 148 are not reset, and even after the reset is released, the count starts from the drive pulse width before the reset. If the step motor drive pulse has a pulse width so short that the step motor cannot rotate, the step motor cannot be driven with the normal drive pulse width. Therefore, since the output signal T 4 from the detection circuit is an "L" signal, the output of the SR-F/F 140 is "H", and the output signal P 2 of the waveform synthesis circuit 92 is used as a correction drive pulse. , are applied to the step motor 96. This pulse width is set to a width that can guarantee the maximum torque of the motor. In the example, this width is
It is 7.8m sec. When the output P3 of the waveform synthesis circuit 92 is input, the up-down counter 14
Since 8 is an up counter, the counter content is +1. Therefore, if the drive pulse width for the first second is 1.9 m sec, the normal drive pulse for the second second will be the output T 1 of the waveform synthesis circuit = 1.9 m sec and 0.5
The drive pulse has a length of m sec, that is, 2.4 m sec. Furthermore, if the rotation cannot be completed with this pulse width,
7.8m sec correction drive is performed, and this 7.8m sec
This pulse width is used when the train load becomes heavy due to a clock's calendar load, when the battery is placed in a magnetic field, when the internal resistance of the battery becomes extremely high at low temperatures, and when the battery voltage drops at the end of the battery's life. The pulse width is set so that the step motor can be driven stably even when After that, the output T 3 of the waveform synthesis circuit 92
Set the up-down counter to 2. At the 3rd second, the normal drive pulse length is 2.9m
sec. If the rotor cannot rotate with this pulse width, the same operation is repeated and driving can be performed with a normal drive pulse width close to the limit at which the rotor can rotate. However, when the counter content of the binary counter 143 reaches 16, AND gate 1
44 becomes "H", and the content of up-down counter 148 becomes -1. For this reason, for example
If normal driving is performed at 3.4 m sec, the next normal driving pulse will be 2.9 m sec. Therefore, if it can rotate at 2.9 m sec, it will continue to drive at 2.9 m sec, but if it cannot rotate at 2.9 m sec, it will continue to drive at 2.9 m sec.
It detects that it is not rotating, rotates the rotor with a correction drive pulse, increases the content of the up-down counter by 1, and the length of the next normal drive pulse is 3.4m again.
sec. Furthermore, in the case of a wristwatch with a calendar body, the calendar is fed for about 6 hours a day, which increases the load. In this case as well, the normally driven speed of 3.4 m sec was reduced to 3.9 m sec, 4.4 m sec only during calendar feed.
It is now possible to drive with a pulse of m sec, and once the pulse becomes long, it is shortened by 0.5 m sec after 16 seconds, and the motor can always be driven with the narrowest drive pulse width that can rotate the rotor.The power consumption of the motor is reduced. You will be able to drive the clock in the lowest condition. In the embodiment, the binary counter 143 is a binary counter with four stages of flip-flops, so 16
A normal drive pulse and a correction drive pulse are sent once every second.
They will come out at the same time. Therefore, when aiming to further reduce power consumption, by further increasing the number of stages of the binary counter 143, it is possible to reduce the rate at which both a normal drive pulse and a correction drive pulse are generated within one second. However, if the number of counter stages is increased too much, the load becomes large and the normal drive pulse width becomes long, and then it takes time to return to the original pulse width when the load becomes small. Therefore, even if the number of stages of this binary counter is too large, it becomes meaningless. Next, experimental results of examples of the present invention will be shown. The wristwatch used was a men's wristwatch with a calendar and day numbers, and the motor had a rotor diameter of 1.25mm, a thickness of 0.5mm, and a spacing between the stator and rotor of 0.325mm.
mm, coil resistance is 3KΩ, number of coil turns is 10000
It's a turn. Table 2 shows the experimental values of the current when driving the motor with each pulse and the output torque measured by the minute hand, as well as the experimental values of the output torque measured by the minute hand when the motor is driven by each pulse. This shows the results of measuring the proportion of pulses and P 2 that occur.
In this case, an experiment was conducted by setting the pulse width to be one step shorter when 64 pulses of P1 were continuously supplied to the motor.

【表】 すなわち、第2表の各パルス発生割合と電流の
積の和が、この腕時計の1日の平均電流である。
計算の結果、この値は0.58μAであつた。このモ
ータは6.8m secのパルス幅で駆動されるように
本来設定されていたのであるが、本発明による電
子時計は従来の電子時計と変らない性能を持つて
いるにもかかわらず、電流が1.518μAから0.58
μAへと62%も低下しており、カレンダおよび曜
日付の1秒運針時計としては、まさに画期的な電
子時計であるといえる。 以上説明の様に、本発明では、全てC MOS
ICに内蔵できる構成要素からなり、常に、従来
のステツプモータを、駆動できるパルス幅の限界
値で駆動するため、何らコストアツプの要因がな
く、従来のモータを最低の消費電力で駆動できる
様になり、薄型化、小型化、ローコスト化をめざ
す腕時計にとつて効果は非常に大である。 なお、本実施例では、一体ステータ型モータで
説明を行なつたが、従来から時計用として用いら
れている二体ステータ型モータを含む他のモータ
でもこの効果は何ら変ることがなく同様に大きな
効果がある。
[Table] That is, the sum of the products of each pulse generation rate and current in Table 2 is the average current of this wristwatch for one day.
As a result of calculation, this value was 0.58 μA. This motor was originally set to be driven with a pulse width of 6.8m sec, but although the electronic watch according to the present invention has the same performance as a conventional electronic watch, the current is 1.518m sec. 0.58 from μA
μA has been reduced by 62%, making it a truly groundbreaking electronic timepiece for a calendar and day-of-the-week 1-second movement timepiece. As explained above, in the present invention, all CMOS
It consists of components that can be built into an IC, and because it always drives a conventional step motor at the limit value of the pulse width that can be driven, there is no cost increase and it is possible to drive a conventional motor with the lowest power consumption. This is extremely effective for wristwatches that aim to be thinner, smaller, and lower in cost. In this example, the explanation was given using a one-piece stator type motor, but this effect is the same and can be similarly large for other motors, including the two-piece stator type motor that has been conventionally used for watches. effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的なアナログ表示式電子腕時計の
表示機構の一例、第2図は従来の電子腕時計の回
路構成例、第3図はステツプモータの駆動電流波
形の一例、第4図は本発明による駆動パルス列の
一例、第5図、第6図、第7図はロータの動作検
出の一原理の説明図、第8図はステツプモータの
駆動電流波形の一例、第9図と第10図はロータ
の動作検出回路の一例と、検出電圧波形の一例、
第11と第13図はロータ駆動後のロータの回転
角と誘起電圧の関係、第12図は他の原理による
ロータの動作検出回路の一例、第14図は駆動パ
ルス幅を種々変化させた時の電流波形と誘起電圧
波形、第15図は駆動パルス幅を、その後の誘起
電圧のピーク電位の関係を示すグラフ、第16図
はロータの動作検出誘起電圧波形の一例、第17
図は本発明の一実施例のブロツク図、第18図は
本実施例に必要なパルスのタイムチヤート、第1
9図は駆動回路と検出回路の構成例、第20図
a,bはコンパレータの詳細構成図及びブロツク
図、第21図a,bはコンパレータの動作説明
図、第22図は制御回路の構成例である。 1……ステータ、6……ロータ、7……コイ
ル、10……水晶発振回路、11……分周回路、
12……パルス合成回路、13a,13b……駆
動用インバータ、90……発振回路、91……分
周回路、92……波形合成回路、93……制御回
路、94……駆動回路、95……動作検出回路、
96……ステツプモータ。
Fig. 1 is an example of the display mechanism of a general analog display type electronic wristwatch, Fig. 2 is an example of the circuit configuration of a conventional electronic wristwatch, Fig. 3 is an example of the drive current waveform of a step motor, and Fig. 4 is the invention of the present invention. Figures 5, 6, and 7 are explanatory diagrams of one principle of rotor motion detection, Figure 8 is an example of a step motor drive current waveform, and Figures 9 and 10 are An example of a rotor operation detection circuit, an example of a detection voltage waveform,
Figures 11 and 13 show the relationship between the rotation angle of the rotor and the induced voltage after the rotor is driven, Figure 12 is an example of a rotor motion detection circuit based on another principle, and Figure 14 shows the relationship between the rotation angle of the rotor after the rotor is driven and the induced voltage. 15 is a graph showing the relationship between the drive pulse width and the peak potential of the induced voltage after that. FIG. 16 is an example of the induced voltage waveform for rotor operation detection.
The figure is a block diagram of one embodiment of the present invention, and FIG. 18 is a time chart of pulses necessary for this embodiment.
Figure 9 is an example of the configuration of the drive circuit and detection circuit, Figures 20a and 20b are detailed configuration diagrams and block diagrams of the comparator, Figures 21a and b are diagrams explaining the operation of the comparator, and Figure 22 is an example of the configuration of the control circuit. It is. 1... Stator, 6... Rotor, 7... Coil, 10... Crystal oscillation circuit, 11... Frequency dividing circuit,
12... Pulse synthesis circuit, 13a, 13b... Drive inverter, 90... Oscillation circuit, 91... Frequency division circuit, 92... Waveform synthesis circuit, 93... Control circuit, 94... Drive circuit, 95... ...motion detection circuit,
96...Step motor.

Claims (1)

【特許請求の範囲】 1 基準信号発生手段と、ロータとステータとコ
イルを備えて成るステツプモータと、前記基準信
号発生手段に接続され前記ステツプモータを駆動
するための複数の駆動パルスを出力する波形合成
回路と、前記波形合成回路の信号を入力して前記
駆動パルスを選択出力する制御回路と、前記制御
回路からの出力信号により前記ステツプモータを
駆動するとともに通常時前記ステツプモータを駆
動する通常駆動パルスの印加後に前記コイルを含
む閉ループを構成して前記閉ループ内のインピー
ダンス成分のインピーダンス値を急激に変化させ
る手段を有する駆動回路と前記閉ループ内に生じ
る電圧値により前記ロータの回転・非回転を検出
する検出手段とを備え、前記制御回路は前記検出
手段の出力が非回転を検出した場合に前記通常駆
動パルスに続いて補正駆動パルスを出力するとと
もに、次の通常駆動パルスの実効電力値を大きく
して出力することを特徴とする電子時計。 2 基準信号発生手段と、ロータとステータとコ
イルを備えて成るステツプモータと、前記基準信
号発生手段に接続され前記ステツプモータを駆動
するための複数の駆動パルスを出力する波形合成
回路と、前記波形合成回路の信号を入力して前記
駆動パルスを選択出力する制御回路と、前記制御
回路からの出力信号により前記ステツプモータを
駆動するとともに通常時前記ステツプモータを駆
動する通常駆動パルスの印加後に前記コイルを含
む閉ループを構成して前記閉ループ内のインピー
ダンス成分のインピーダンス値を急激に変化させ
る手段を有する駆動回路と前記閉ループ内に生じ
る電圧値により前記ロータの回転・非回転を検出
する検出手段とを備え、前記制御回路は前記検出
手段の出力が非回転を検出した場合に前記通常駆
動パルスに続いて補正駆動パルスを出力するとと
もに、次の通常駆動パルスの実効電力値を大きく
して出力し、更に同じ実効電力値の駆動パルスが
連続的に出力された場合に前記通常駆動パルスの
実効電力値をそれまでより低くして出力すること
を特徴とする電子時計。
[Scope of Claims] 1. A step motor comprising a reference signal generating means, a rotor, a stator, and a coil, and a waveform connected to the reference signal generating means and outputting a plurality of drive pulses for driving the step motor. a synthesis circuit; a control circuit that inputs the signal of the waveform synthesis circuit and selects and outputs the drive pulse; and a normal drive that drives the step motor in accordance with the output signal from the control circuit and also drives the step motor during normal operation. Detecting rotation or non-rotation of the rotor based on a drive circuit that forms a closed loop including the coil after application of a pulse and has means for rapidly changing an impedance value of an impedance component in the closed loop, and a voltage value generated in the closed loop. and a detection means for detecting non-rotation in the output of the detection means, the control circuit outputs a correction drive pulse following the normal drive pulse, and increases the effective power value of the next normal drive pulse. An electronic clock that outputs 2. a step motor comprising a reference signal generating means, a rotor, a stator, and a coil; a waveform synthesis circuit connected to the reference signal generating means and outputting a plurality of drive pulses for driving the step motor; a control circuit that inputs a signal from a synthesis circuit and selects and outputs the drive pulse; and a control circuit that drives the step motor according to the output signal from the control circuit, and that controls the coil after application of a normal drive pulse that normally drives the step motor. A driving circuit comprising a means for forming a closed loop including the above to rapidly change an impedance value of an impedance component in the closed loop, and a detecting means for detecting rotation or non-rotation of the rotor based on a voltage value generated in the closed loop. , the control circuit outputs a correction drive pulse following the normal drive pulse when the output of the detection means detects non-rotation, and outputs a larger effective power value of the next normal drive pulse; An electronic timepiece characterized in that when driving pulses having the same effective power value are continuously output, the effective power value of the normal driving pulse is outputted with a lower effective power value than before.
JP14464677A 1977-12-02 1977-12-02 Electronic watch Granted JPS5477164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14464677A JPS5477164A (en) 1977-12-02 1977-12-02 Electronic watch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14464677A JPS5477164A (en) 1977-12-02 1977-12-02 Electronic watch

Publications (2)

Publication Number Publication Date
JPS5477164A JPS5477164A (en) 1979-06-20
JPS6115385B2 true JPS6115385B2 (en) 1986-04-23

Family

ID=15366901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14464677A Granted JPS5477164A (en) 1977-12-02 1977-12-02 Electronic watch

Country Status (1)

Country Link
JP (1) JPS5477164A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687489U (en) * 1993-05-28 1994-12-22 株式会社イナックス Drainage flange structure
JP2008191045A (en) * 2007-02-06 2008-08-21 Seiko Instruments Inc Stepping motor control circuit and electronic clock

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866089A (en) * 1981-10-15 1983-04-20 Seikosha Co Ltd Electronic time piece
JPH0681551B2 (en) * 1984-10-16 1994-10-12 セイコ−電子工業株式会社 Rotation detection method for step motor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687489U (en) * 1993-05-28 1994-12-22 株式会社イナックス Drainage flange structure
JP2008191045A (en) * 2007-02-06 2008-08-21 Seiko Instruments Inc Stepping motor control circuit and electronic clock

Also Published As

Publication number Publication date
JPS5477164A (en) 1979-06-20

Similar Documents

Publication Publication Date Title
JPS6115387B2 (en)
JPS6217198B2 (en)
JPS6318148B2 (en)
US4158287A (en) Driver circuit for electro-mechanical transducer
JPS6115380B2 (en)
JPS629877B2 (en)
JPS6156792B2 (en)
JPS6137588B2 (en)
US4217751A (en) Electronic timepiece
JPS6115385B2 (en)
JPS6115384B2 (en)
US4312058A (en) Electronic watch
JPH04217900A (en) Method of supplying power to single-phase stepping motor
EP1117016B1 (en) Electronic apparatus and method of controlling electronic apparatus
US4271496A (en) Electronic watch
JPS6318149B2 (en)
JPS6115386B2 (en)
JPS6140949B2 (en)
JPS6148110B2 (en)
JP3653850B2 (en) Step motor driving device, control method thereof, and timing device
JPS6118704B2 (en)
JPS6118151B2 (en)
JP2000349621A (en) Oscillation circuit, semiconductor device and electronic equipment
JPS6137587B2 (en)
US20200249631A1 (en) Electronic Timepiece, Movement, And Motor Control Circuit For A Timepiece