JPS61157217A - 短絡および過負荷監視装置 - Google Patents
短絡および過負荷監視装置Info
- Publication number
- JPS61157217A JPS61157217A JP60286834A JP28683485A JPS61157217A JP S61157217 A JPS61157217 A JP S61157217A JP 60286834 A JP60286834 A JP 60286834A JP 28683485 A JP28683485 A JP 28683485A JP S61157217 A JPS61157217 A JP S61157217A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- time
- circuit
- current
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/06—Details with automatic reconnection
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力回路の電流を検出しかつ電流の流れに影
響を与えることにより特に近接スイッチにおける短絡お
よび過負荷を監視するだめの装置に関する。
響を与えることにより特に近接スイッチにおける短絡お
よび過負荷を監視するだめの装置に関する。
このような回路装置は交流電圧スイッチに関するドイツ
連邦共和国特許出願公告第２１４９０６３号明細書から
公知である。特に三線式近接スイッチでは最大許容負荷
電流の超過の際に遅延時間の後に近接スイッチの出力端
を開き、また遅延時間よりもはるかに長い待ち時間の後
に再び閉じることができる。過負荷状態または短絡が解
消するまで、質問サイクルを繰り返すことができる。し
かし、このような近接スイッチにより長い導線を経て負
荷を開閉する場合、短すぎる遅延時間が選定されると、
許容し得る負荷値においても質問サイクルが過負荷検出
に基づいて開始され得る。その理由は導線の長さに比例
する導線キャパシタンスにある。このキャパシタンスは
最初の瞬間に近接スイッチに対する短絡を示す。なぜな
らば、キャパシタンスが出力電流により充電されなけれ
ばならないからである。遅延時間が相応に長く選定され
れば、比較的大きな損失エネルギーが質問サイクルの間
に消費され、このことはたいてい開閉要素の熱的過負荷
に通ずる。この負荷を避けるために、サイクル時間を長
くすることが考えられるが、このことは故障検出の迅速
さに不利に影響する。
連邦共和国特許出願公告第２１４９０６３号明細書から
公知である。特に三線式近接スイッチでは最大許容負荷
電流の超過の際に遅延時間の後に近接スイッチの出力端
を開き、また遅延時間よりもはるかに長い待ち時間の後
に再び閉じることができる。過負荷状態または短絡が解
消するまで、質問サイクルを繰り返すことができる。し
かし、このような近接スイッチにより長い導線を経て負
荷を開閉する場合、短すぎる遅延時間が選定されると、
許容し得る負荷値においても質問サイクルが過負荷検出
に基づいて開始され得る。その理由は導線の長さに比例
する導線キャパシタンスにある。このキャパシタンスは
最初の瞬間に近接スイッチに対する短絡を示す。なぜな
らば、キャパシタンスが出力電流により充電されなけれ
ばならないからである。遅延時間が相応に長く選定され
れば、比較的大きな損失エネルギーが質問サイクルの間
に消費され、このことはたいてい開閉要素の熱的過負荷
に通ずる。この負荷を避けるために、サイクル時間を長
くすることが考えられるが、このことは故障検出の迅速
さに不利に影響する。
本発明の目的は、冒頭に記載した種類の装置であって、
構成要素の定格に余裕を持たせる必要なしに、長い導線
の使用時にも出力端が短絡に対して保護されている装置
を提供す・、５ことである。
構成要素の定格に余裕を持たせる必要なしに、長い導線
の使用時にも出力端が短絡に対して保護されている装置
を提供す・、５ことである。
この目的は、本発明によれば、冒頭に記載した種類の装
置において、電流検出のための質問サイクルが電流の流
れに影響を与えるための遅延時間と２回の質問の間の待
ち時間とを含んでおり、待ち時間は遅延時間よりもはる
かに長く、また第１の遅延時間の長さのみが接続ずべき
導線の時定数を考慮に入れて選定されていることにより
達成される。異なる遅延時間の簡単な発生は、第１の遅
延時間が別の遅延時間の整数倍に選定されていることに
より達成される。その場合、異なる遅延時間を発生する
ため発振器により影響される分周器縦続回路が設けられ
ていることは有利である。明々の構成部分の間の申し分
のない対応付けを保証するため、リセットパルスが発振
器、分周器縦続回路および追加的な双安定マルチバイブ
レータへの動作電圧印加の際に与えられることは有利で
ある。単安定マルチバイブレータが電流検出入力端およ
び分周器縦続回路のレリーズ出力端に対して設けられて
おり、また双安定マルチバイブレータがアンドゲートを
介して分周器縦続回路と接続されているならば、簡単な
市販品の構成要素で間に合わせることができる。
置において、電流検出のための質問サイクルが電流の流
れに影響を与えるための遅延時間と２回の質問の間の待
ち時間とを含んでおり、待ち時間は遅延時間よりもはる
かに長く、また第１の遅延時間の長さのみが接続ずべき
導線の時定数を考慮に入れて選定されていることにより
達成される。異なる遅延時間の簡単な発生は、第１の遅
延時間が別の遅延時間の整数倍に選定されていることに
より達成される。その場合、異なる遅延時間を発生する
ため発振器により影響される分周器縦続回路が設けられ
ていることは有利である。明々の構成部分の間の申し分
のない対応付けを保証するため、リセットパルスが発振
器、分周器縦続回路および追加的な双安定マルチバイブ
レータへの動作電圧印加の際に与えられることは有利で
ある。単安定マルチバイブレータが電流検出入力端およ
び分周器縦続回路のレリーズ出力端に対して設けられて
おり、また双安定マルチバイブレータがアンドゲートを
介して分周器縦続回路と接続されているならば、簡単な
市販品の構成要素で間に合わせることができる。
以下、図面に示されている実施例により本発明による装
置およびその作動の仕方を一層詳細に説明する。
置およびその作動の仕方を一層詳細に説明する。
第１図ないし第４図には時間ｔを横軸にとって負荷電流
ＩＬおよび負荷電圧ＵＬが示されている。
ＩＬおよび負荷電圧ＵＬが示されている。
許容負荷電流はＩヨ、で示されている。■やは短絡電流
であり、また■。はクロック開始の際の電流である。
であり、また■。はクロック開始の際の電流である。
第１図に示されているように、近接スイッチの出力端は
遅延時間ｔ１の後に開き、また時間ｔ１よりもはるかに
長い待ち時間ｔ２の後に時間ｔ１にわたり再び閉じられ
る。これは過負荷状態または短絡が解消されるまで繰り
・返される。第１図の波形図では短絡が残っている。第
２図は導線キャパシタンスの影響のもとてのチェックの
状態を示す。このキャパシタンスは最初の瞬間に近接ス
イッチに対する短絡として作用する。コンデンサの充電
過程が時点ｔ３（第２図参照）までに終了していなけれ
ば、電流Ｉは下降傾向を、また電圧Ｕは上昇傾向を有し
、従って出力端は、過負荷または短絡が存在していなく
ても、再び開く。時間ｔ３を相応に長く選定すれば、真
の短絡の場合に出力スイッチング要素は各質問サイクル
において時間ｔ３（７１）間に［Ｗ１＝ｔ３ｘｕＢｘｉ
Ｋ （ここで■８は短絡電流、ＵＢは動作電圧、ｔ３は
遅延時間）から生ずる損失エネルギーＷ１を負担しなけ
ればならない。
遅延時間ｔ１の後に開き、また時間ｔ１よりもはるかに
長い待ち時間ｔ２の後に時間ｔ１にわたり再び閉じられ
る。これは過負荷状態または短絡が解消されるまで繰り
・返される。第１図の波形図では短絡が残っている。第
２図は導線キャパシタンスの影響のもとてのチェックの
状態を示す。このキャパシタンスは最初の瞬間に近接ス
イッチに対する短絡として作用する。コンデンサの充電
過程が時点ｔ３（第２図参照）までに終了していなけれ
ば、電流Ｉは下降傾向を、また電圧Ｕは上昇傾向を有し
、従って出力端は、過負荷または短絡が存在していなく
ても、再び開く。時間ｔ３を相応に長く選定すれば、真
の短絡の場合に出力スイッチング要素は各質問サイクル
において時間ｔ３（７１）間に［Ｗ１＝ｔ３ｘｕＢｘｉ
Ｋ （ここで■８は短絡電流、ＵＢは動作電圧、ｔ３は
遅延時間）から生ずる損失エネルギーＷ１を負担しなけ
ればならない。
第３図によれば、キャパシタンスを考慮に入れるために
第一の遅延時間ｔ４が選定されなければならない。その
後に電流はクロック開始の際の電流ＩＴ以下に下げられ
、また最大許容負荷電流にあり、また電圧は動作電圧に
到達しており、従って短絡過負荷報知は行われない。そ
の後に短絡が生ずると（第４図参照）、最初の質問サイ
クルが時間ｔ４、たとえば２００μｓにわたり進行する
。第２の遅延時間ｔ５は待ち時間ｔ６の後に値ｔ５＝ｔ
４／ｎに切換えられる。この時間ｔ５は短絡がもはや検
出されなくなるまで続く （第４図参照）。その後に再
び時間ｔ４に切換えられる。この対策により、短絡時の
平均損失電力を１／ｎに減少し、またそれにより前記の
問題を、サイクル時間ｔ６を相応に長（する必要なしに
、はぼ排除することができる。
第一の遅延時間ｔ４が選定されなければならない。その
後に電流はクロック開始の際の電流ＩＴ以下に下げられ
、また最大許容負荷電流にあり、また電圧は動作電圧に
到達しており、従って短絡過負荷報知は行われない。そ
の後に短絡が生ずると（第４図参照）、最初の質問サイ
クルが時間ｔ４、たとえば２００μｓにわたり進行する
。第２の遅延時間ｔ５は待ち時間ｔ６の後に値ｔ５＝ｔ
４／ｎに切換えられる。この時間ｔ５は短絡がもはや検
出されなくなるまで続く （第４図参照）。その後に再
び時間ｔ４に切換えられる。この対策により、短絡時の
平均損失電力を１／ｎに減少し、またそれにより前記の
問題を、サイクル時間ｔ６を相応に長（する必要なしに
、はぼ排除することができる。
第５図には本発明を実施するため種々の遅延時間を発生
する回路部分の詳細が示されている。それ自体は公知の
近接スイッチの他の電子回路は図示されていない。第５
図による回路は分周器縦続回路２と接続されている１つ
の発振器１を有する。
する回路部分の詳細が示されている。それ自体は公知の
近接スイッチの他の電子回路は図示されていない。第５
図による回路は分周器縦続回路２と接続されている１つ
の発振器１を有する。
分周器縦続回路は６つの２進分周器Ｑ１ないしＱ６から
成っている。２進分周器Ｑ６の出力端は単安定マルチバ
イブレータ３の入力端に接続されており、単安定マルチ
バイブレータ３の出力端はフリップフロップ７の１つの
入力端に接続されている。フリップフロップ７の出力端
は一方ではレリーズ線８に、他方ではアンドゲート１３
を介して １フリツプフロツプ１１の１つ
の入力端に接続されている。フリップフロップ１１の出
力はアンドゲート６を介してフリップフロップ７の１つ
の入力端に帰還されている。アンドゲート５およびアン
ドゲート６は分周器縦続回路の２進出力端と接続されて
いる。単安定マルチバイブレータ４はＳＣ入力線を経て
電流検出部から与えられた値を回路に導入する。問題向
きルーチン入力線（ＦＯＲ１９）は動作電圧印加の際に
アンドゲート１５を介して発振器１および分周器縦続回
路２をリセットし、またフリップフロップ７および１１
をリセットする役割をする。
成っている。２進分周器Ｑ６の出力端は単安定マルチバ
イブレータ３の入力端に接続されており、単安定マルチ
バイブレータ３の出力端はフリップフロップ７の１つの
入力端に接続されている。フリップフロップ７の出力端
は一方ではレリーズ線８に、他方ではアンドゲート１３
を介して １フリツプフロツプ１１の１つ
の入力端に接続されている。フリップフロップ１１の出
力はアンドゲート６を介してフリップフロップ７の１つ
の入力端に帰還されている。アンドゲート５およびアン
ドゲート６は分周器縦続回路の２進出力端と接続されて
いる。単安定マルチバイブレータ４はＳＣ入力線を経て
電流検出部から与えられた値を回路に導入する。問題向
きルーチン入力線（ＦＯＲ１９）は動作電圧印加の際に
アンドゲート１５を介して発振器１および分周器縦続回
路２をリセットし、またフリップフロップ７および１１
をリセットする役割をする。
ＦＯＲＯＲ人力線径て１つのパルスが発振器１および分
周器縦続回路２ならびにフリップフロップ７および１１
に与えられると、それらは１つの定められた状態にもた
らされる。小安定マルチパイブレーク４は、入力線ＳＣ
を経て過負荷または短絡報知（ＳＣ−“Ｈ”）を与えら
れると、１つのパルスを、入力線９からリセットパルス
を既に与えられているアンドゲート１５を介して、発振
器１および分周器縦続回路２に与える。それにより発振
器１および分周器縦続回路２がリセットかつ同期化され
る。フリップフロップ１１の出力端Ｑは“Ｌ″信号を与
える。それによりフリップフロップ７は、分周器縦続回
路２の出力端Ｑ２およびＱ４により定められる時間ｔ４
（第４図参照）の経過後に初めてセンサ入力線１０上の
信号によりリセットされ、また近接スイッチ出力がレリ
ーズ出力線８における“Ｌ”信号（出力イネーブル）に
よりブロックされる。同時にフリップフロ・ノブ１１が
セントされる。すなわち、Ｑ−Ｈ”となる。単安定マル
チバイブレータ３は分周器縦続回路２の出力ｆｌＱ６か
ら導き出される時間ｔ６の後にフリップフロップ７を能
動化し、また近接スイッチを再びレリーズする。いま新
たに入力線１０を経て過負荷または短絡報知が与えられ
ると、フリップフロップ７はアンドゲート６を介して、
分周器縦続回路２の出力端Ｑ１から導き出される時間ｔ
５の後に既にリセットされる。時間ｔ５およびｔ６によ
る出力端レリーズ−出力端ブロックのこのサイクルは、
過負荷または短絡がもはや検出されなくなるまで繰り返
される。このサイクルの終了時に入力線１０は″Ｌ″レ
ベルにある。それによりアントゲ−１１３は“Ｉ］”信
号を通し、フリップフロップ１１は時間ｔ５の後にリセ
ットされる。それによって最初の状態に１９帰する。
周器縦続回路２ならびにフリップフロップ７および１１
に与えられると、それらは１つの定められた状態にもた
らされる。小安定マルチパイブレーク４は、入力線ＳＣ
を経て過負荷または短絡報知（ＳＣ−“Ｈ”）を与えら
れると、１つのパルスを、入力線９からリセットパルス
を既に与えられているアンドゲート１５を介して、発振
器１および分周器縦続回路２に与える。それにより発振
器１および分周器縦続回路２がリセットかつ同期化され
る。フリップフロップ１１の出力端Ｑは“Ｌ″信号を与
える。それによりフリップフロップ７は、分周器縦続回
路２の出力端Ｑ２およびＱ４により定められる時間ｔ４
（第４図参照）の経過後に初めてセンサ入力線１０上の
信号によりリセットされ、また近接スイッチ出力がレリ
ーズ出力線８における“Ｌ”信号（出力イネーブル）に
よりブロックされる。同時にフリップフロ・ノブ１１が
セントされる。すなわち、Ｑ−Ｈ”となる。単安定マル
チバイブレータ３は分周器縦続回路２の出力ｆｌＱ６か
ら導き出される時間ｔ６の後にフリップフロップ７を能
動化し、また近接スイッチを再びレリーズする。いま新
たに入力線１０を経て過負荷または短絡報知が与えられ
ると、フリップフロップ７はアンドゲート６を介して、
分周器縦続回路２の出力端Ｑ１から導き出される時間ｔ
５の後に既にリセットされる。時間ｔ５およびｔ６によ
る出力端レリーズ−出力端ブロックのこのサイクルは、
過負荷または短絡がもはや検出されなくなるまで繰り返
される。このサイクルの終了時に入力線１０は″Ｌ″レ
ベルにある。それによりアントゲ−１１３は“Ｉ］”信
号を通し、フリップフロップ１１は時間ｔ５の後にリセ
ットされる。それによって最初の状態に１９帰する。
第１図は等大の遅延時間を用いる際の短絡生起時の電流
および電圧の波形図、第２図は容量性負荷の影響を説明
するための電流および電圧の波形図、第３図は容量性負
荷における最小必要な遅延時間を説明するための電流お
よび電圧の波形図、第４図は可変の遅延時間を用いる際
の電流および電圧の波形図、第５図は異なる遅延時間を
得るための回路の一例を示す回路図である。 １・・・発振器、２・・・分周器績続回路、３．４・・
・単安定マルチバイブレータ、５．６・・・アンドゲー
ト、７・・・フリップフロップ、８・・・レリーズ出力
線、９・・・問題向きルーチン入力線、１０・・・セン
サ入力線、１１・・・フリップフロップ、１３．１５・
・・アンドゲート。
および電圧の波形図、第２図は容量性負荷の影響を説明
するための電流および電圧の波形図、第３図は容量性負
荷における最小必要な遅延時間を説明するための電流お
よび電圧の波形図、第４図は可変の遅延時間を用いる際
の電流および電圧の波形図、第５図は異なる遅延時間を
得るための回路の一例を示す回路図である。 １・・・発振器、２・・・分周器績続回路、３．４・・
・単安定マルチバイブレータ、５．６・・・アンドゲー
ト、７・・・フリップフロップ、８・・・レリーズ出力
線、９・・・問題向きルーチン入力線、１０・・・セン
サ入力線、１１・・・フリップフロップ、１３．１５・
・・アンドゲート。
Claims (1)
- 【特許請求の範囲】 １）出力回路の電流を検出しかつ電流の流れに影響を与
えることにより特に近接スイッチにおける短絡および過
負荷を監視するための装置において、電流検出のための
質問サイクルが電流の流れに影響を与えるための遅延時
間（ｔ１、ｔ４）と２回の質問の間の待ち時間（ｔ２、
ｔ６）とを含んでおり、待ち時間（ｔ２、ｔ６）は遅延
時間（ｔ１、ｔ４、ｔ５）よりもはるかに長く、また第
１の遅延時間（ｔ４）の長さのみが接続すべき導線の時
定数を考慮に入れて選定されていることを特徴とする短
絡および過負荷監視装置。 ２）第１の遅延時間（ｔ４）が別の遅延時間（ｔ５）の
整数倍に選定されていることを特徴とする特許請求の範
囲第１項記載の装置。 ３）異なる遅延時間（ｔ４、ｔ５）を発生するため発振
器（１）により影響される分周器縦続回路（２）が設け
られていることを特徴とする特許請求の範囲第１項また
は第２項記載の装置。 ４）動作電圧印加の際にリセットパルス（９、ＰＯＲ）
が発振器（１）、分周器縦続回路（２）および追加的な
双安定マルチバイブレータ（７、１１）に与えられるこ
とを特徴とする特許請求の範囲第１項ないし第３項のい
ずれか１項に記載の装置。 ５）単安定マルチバイブレータ（４）が電流検出入力端
（１０）および分周器縦続回路（２）のレリーズ出力端
に対して設けられていることを特徴とする特許請求の範
囲第１項ないし第４項のいずれか１項に記載の装置。 ６）双安定マルチバイブレータ（７、１１）がアンドゲ
ート（６、１３）を介して分周器縦続回路（２）と接続
されていることを特徴とする特許請求の範囲第１項ない
し第５項のいずれか１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3446958.3 | 1984-12-21 | ||
| DE19843446958 DE3446958A1 (de) | 1984-12-21 | 1984-12-21 | Anordnung zur kurzschluss- bzw. ueberlastueberwachung bei elektronischen naeherungsschaltern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61157217A true JPS61157217A (ja) | 1986-07-16 |
Family
ID=6253585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286834A Pending JPS61157217A (ja) | 1984-12-21 | 1985-12-18 | 短絡および過負荷監視装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4795980A (ja) |
| EP (1) | EP0185976B1 (ja) |
| JP (1) | JPS61157217A (ja) |
| DE (2) | DE3446958A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2180938B (en) * | 1985-09-24 | 1990-02-28 | Square D Co | Low leakage, a c proximity switch circuit |
| US5077521A (en) * | 1989-12-26 | 1991-12-31 | Ncr Corporation | Supply connection integrity monitor |
| FR2670958B1 (fr) * | 1990-12-21 | 1994-01-07 | Telemecanique | Circuit de protection contre les court-circuits pour un interrupteur electronique. |
| US5400206A (en) * | 1993-07-27 | 1995-03-21 | Honeywell Inc. | Short circuit and overload protection circuit which allows a predetermined number of reconnection attempts |
| US7348690B2 (en) * | 2002-02-25 | 2008-03-25 | Alfred Wade Muldoon | Preventing unsafe operation by monitoring switching means |
| DE102020134291A1 (de) | 2020-12-18 | 2022-06-23 | Sma Solar Technology Ag | Verfahren zur Absicherung einer elektrischen Anlage gegen einen Kurzschluss sowie Messsystem zur Durchführung des Verfahrens |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819117A (ja) * | 1981-07-28 | 1983-02-04 | 富士通株式会社 | 過負荷保護方式 |
| JPS5950710A (ja) * | 1982-09-14 | 1984-03-23 | ニツタン株式会社 | 過電流保護回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3656026A (en) * | 1971-03-12 | 1972-04-11 | Ite Imperial Corp | Solid state overcurrent device with variable frequency reference |
| DE2149063B2 (en) * | 1971-10-01 | 1975-04-10 | Walter Dr.-Ing. 7531 Tiefenbronn Klaschka | Short-circuit protection has capacitor charged by shorts voltage spike - and opening thyristor switch on AC side of rectifier bridge |
| DE2306013C3 (de) * | 1973-02-07 | 1975-10-09 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Begrenzung der Verlustleistung von elektronischen Bauelementen |
| US3924178A (en) * | 1974-07-03 | 1975-12-02 | Deutsch Relays Inc | Relay tester |
| DE2515654B2 (de) * | 1975-04-10 | 1979-10-18 | Klaschka, Walter, Dr.-Ing., 7531 Tiefenbronn | Annäherungsschalter |
| FR2380631A1 (fr) * | 1977-02-09 | 1978-09-08 | Schlumberger Compteurs | Relais directionnel |
| US4148087A (en) * | 1977-04-20 | 1979-04-03 | Phadke Arun G | Distance relay for electric power transmission lines |
| SU714556A1 (ru) * | 1978-04-18 | 1980-02-05 | Предприятие П/Я А-7374 | Цифровое реле тока с зависимой характеристикой выдержки времени |
| IN152852B (ja) * | 1978-08-09 | 1984-04-21 | Gen Electric Co Ltd | |
| US4315295A (en) * | 1979-12-17 | 1982-02-09 | Gould Inc. | Timing circuit for an overcurrent relay |
| US4428022A (en) * | 1980-04-15 | 1984-01-24 | Westinghouse Electric Corp. | Circuit interrupter with digital trip unit and automatic reset |
| DE3111659A1 (de) * | 1981-03-25 | 1982-10-21 | Kastl Kg Electronic, 6731 Lindenberg | Annaeherungsschalter mit umschalterausgang |
| US4414601A (en) * | 1981-04-27 | 1983-11-08 | Westinghouse Electric Corp. | Solid-state load protection system having a test feature |
| CA1187175A (en) * | 1981-08-17 | 1985-05-14 | Kazuo Matsuda | Magnetic bubble memory device and method for operating the same |
| US4442472A (en) * | 1982-03-26 | 1984-04-10 | Siemens-Allis, Inc. | Solid state trip circuit with digital timer |
| US4571658A (en) * | 1983-06-22 | 1986-02-18 | S&C Electric Company | Control circuit for a circuit interrupter |
-
1984
- 1984-12-21 DE DE19843446958 patent/DE3446958A1/de not_active Withdrawn
-
1985
- 1985-12-03 DE DE8585115313T patent/DE3573868D1/de not_active Expired
- 1985-12-03 EP EP85115313A patent/EP0185976B1/de not_active Expired
- 1985-12-10 US US06/807,357 patent/US4795980A/en not_active Expired - Fee Related
- 1985-12-18 JP JP60286834A patent/JPS61157217A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819117A (ja) * | 1981-07-28 | 1983-02-04 | 富士通株式会社 | 過負荷保護方式 |
| JPS5950710A (ja) * | 1982-09-14 | 1984-03-23 | ニツタン株式会社 | 過電流保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0185976B1 (de) | 1989-10-18 |
| DE3573868D1 (en) | 1989-11-23 |
| US4795980A (en) | 1989-01-03 |
| DE3446958A1 (de) | 1986-07-10 |
| EP0185976A1 (de) | 1986-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0009034A1 (en) | Two-stage commutation circuit for an inverter | |
| US4468796A (en) | Frequency relay for use in the protection of electric power transmission lines | |
| JPS61157217A (ja) | 短絡および過負荷監視装置 | |
| US4152744A (en) | Solid state tripping circuit | |
| ES8306931A1 (es) | "una disposicion de proteccion frente a perdidas de fases para una carga de corriente alterna polifasica". | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| SU1628127A1 (ru) | Преобразователь напр жени | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
| JP2647204B2 (ja) | 電力変換装置 | |
| SU1566312A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электрических цепей | |
| JPS641421A (en) | Circuit breaker | |
| US3348067A (en) | Solid state impulse generator using silicon controlled rectifiers for switching | |
| KR920005240Y1 (ko) | 동기신호 스위칭회로 | |
| JPH0515045A (ja) | 漏電遮断器 | |
| SU1335919A1 (ru) | Устройство дл контрол тока потреблени КМОП-микросхем | |
| JPH0328139B2 (ja) | ||
| JPS6229962B2 (ja) | ||
| SU1272321A1 (ru) | Цифровой стабилизатор переменного тока | |
| SU1691761A1 (ru) | Измерительный преобразователь тока | |
| SU1619364A2 (ru) | Устройство дл токовой защиты сети от повреждений | |
| SU1218467A1 (ru) | Измерительный преобразователь напр жени в частоту | |
| SU1142804A2 (ru) | Устройство дл измерени сопротивлени изол ции сетей посто нного тока | |
| SU978126A1 (ru) | Стабилизированный источник питани |