JPS61147597A - セラミック回路基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は実装用マザーボード、高周波用又は大電力用基
板等のセラミック回路基板及びその製造方法に関する。

（従来技術） 従来、この種のセラミック回路基板としては。

焼成したアルミナ板上に、　Ａｇ／　Ｐｄ　、　Ａｇ／
　Ｐｆ　、　Ａｕ等の導体及びガラスを印刷して焼成し
た基板（以下、厚膜性基板と呼ぶ）がある。また、Ｗ。

Ｍｏ等のパターンをセラミックグリーンシート上に、印
刷法により形成した後、同時焼成を行なうことによって
製作されたセラミック回路基板（以下、同時焼成基板と
呼ぶ）もある。

更に、同時焼成によって形成された焼成基板上に、低導
通抵抗の厚膜を印刷焼成することによって製作されたセ
ラミック回路基板（以下。

ハイブリッド基板と呼ぶ）も提案されている。

（発明が解決しようとする問題点） 上記した回路基板のうち、厚膜性基板では。

導体及びガラスを積層した場合、積層部分における信頼
性が低いため、複雑な回路を形成したり、あるいは、容
量素子等の回路素子を低コストにて実現することが困難
であった。

一方、同時焼成基板は寸法公差が±１％と犬きく１表面
に反シあるいはうねりも生じるため。

高精度の実装１例えば、フリップチップ方式によってＩ
Ｃ実装を行なう場合には、適用が難しい。

また、Ｗ、Ｍｏ等は導体の導通抵抗が高いだめ。

特に、　　１００ＭＨｚ以上の高周波帯域で使用される
基板では問題が生じる。

更に、ハイブリッド基板では、焼成基板上の反り、うね
シの影響を考慮しなければならず。

高精度のパターンを得ることはできない。

（発明の目的） 本発明の目的は高精度の回路を容量素子等の回路素子と
共に形成したセラミック回路基板を提供することである
。

本発明の他の目的は高周波においても使用できるセラミ
ック回路基板を提供することである。

本発明の更に他の目的は大電力の半導体装置をも搭載で
きるセラミック回路基板を提供することである。

本発明の他の目的は高精度で回路を形成できると共に高
周波、大電力素子をも実装できるセラミック回路基板の
製造方法を提供することである。

（問題点を解決するための手段） 本発明によれば、内部配線と、この内部配線と電気的に
接続された表面配線とを有するセラミック回路基板にお
いて１表面配線は内部配線より高精度で形成されている
セラミック回路基板が得られる。

本発明では、内部配線を同時焼成により形成し、他方９
表面配線金回時焼成より高精度でパターン形成を行なえ
る方法で形成したセラミック回路基板の製造方法が得ら
れる。

（実施例１） まず、この実施例では、フリップチップ実装用マザーボ
ード、高精度実装用マザーボードの製作に本発明を適用
する。所定枚数のアルミナグリーンシートラ用意し、目
的の配線に応じたスルーホールを各シートに形成する。

この状態で、各シートにＷ、　Ｍｏ等の導体を印刷する
。印刷された導体はスルーホール内に充填されると共に
、各シートの表面上に引き出される。各面上の導体はボ
ード内側の内部配線となるべき部分において、パターン
化されている。一方、ボードの表面となるべきシート表
面には、全面に上記した導体が印刷される。全面印刷は
ボードの両表面を与える２枚のシートの一面にそれぞれ
施されてもよいし、又、一方のシート片面でもよい。

印刷後、シートは他のシートと積層され、積層体を形成
する。この場合、各シート上の導体パターンが他のシー
ト上の導体パターンとスルーホールに充填された導体を
介して電気的に接続される。

積層体は約１６００℃の還元雰囲気中で焼成一体化され
、焼成基板が形成される。この焼成基板は基板内部にＷ
、Ｍｏ等の導体によって形成された内部配線と１表面全
面に被着されたＷ、Ｍｏ等の表面導体を備えている。

上記したように、導体及びシートとを同時焼成すること
によって形成された焼成基板は焼成収縮する。この焼成
収縮は不規則に変動するため、１φ程度の寸法公差が生
じる。したがって。

大型のマザーボードに部品を自動実装する場合。

あるいは、フリップチップ形式のＩＣチップを直接マサ
−ボードに搭載する場合、上記した寸法公差のため接続
部に不具合が生じることが多かった。

この実施例では、焼成基板の表面に設けられている表面
導体をフォトレジストヲ用いてエツチングして２表面配
線にする。エツチングにより形成された表面配線は内部
配線に比較して寸法公差が良く、且つ、高精度である。

第１図には、この実施例に係るセラミック回路基板が示
されており、ここでは、２枚のシー）ｆ積層焼成するこ
とによって形成されている。

図に示すように、２枚の焼成ノート間には内部配線１０
が設けられており、各内部配線はスルーホール内に充填
された導体１１ｆ：通して、基板表面に設けられた表面
配線１２と電気的に接続されている。表面配線は焼成後
、エツチングによって形成される。この構成では１表面
配線径は焼成収縮の影響を受けないから、内部配線より
高精度に形成できる。

エツチング後９表面配線１２上に、　Ｎｉ　、　Ａｕ、
　Ｃｕ。

Ｓｎ等をメッキ等により形成し表面処理を施してもよい
。また、内部配線１０中に容量素子又は抵抗素子等を含
ませてもよい。一方１表面配線１２中に容量素子、抵抗
素子を含ませてもよい。

（実施例２） 本発明の第２の実施例（実施例２）では、グリーンシー
トに内部配線に対応した導体パターンのみを施し９表面
導体を形成しない。この状態で、同時焼成全行ない、焼
成基板を作成する。

焼成基板の表面には、スルーホール充填部分だけ導体が
露出しており、且つ、焼成条件に依存しだ反シ、うねり
が生じている。

この実施例では、焼成基板の表面を研磨し。

平坦化する。平坦化された表面上に、Ｃｕ、Ａｕ。

Ａｇ／ｐｄ等の導体ペーストを印刷して焼成し。

表面配線を形成する。このようにして形成された表面配
線は表面の反り、うねりによる影響を受けていないから
、内部配線に比較して小さい寸法公差を有している。よ
り高精度の表面配線が必要な場合には９表面配線にエツ
チングを施してもよい。

（実施例６） 実施例１で得られた基板には、内部配線より高精度で表
面パターンが施されている。この表面パターン上に、Ｎ
ｉ、Ｃｕ等のメッキを施した後。

実施例２の場合と同様に、　Ｃｕ、　Ａｕ、　ｋｇ／　
Ｐｄ等の導体ペーストラ印刷焼成する。このように９表
面配線として、異種金属の多層構造からなるパターンを
使用することにより、単に、高精度の表面配線を形成で
きるだけでなく、受動部品としての高精度抵抗体の印刷
取り付けや７表面の反り、及びクラック等による影響の
少ない表面配線を作成できる。

（実施例４） 第２図（ａ）　、　（ｂ）　、及び（ｃ）を参照して、
実施例４に係るセラミック回路基板の製造方法を説明す
る。

第２図（ａ）に示すように、２枚のグリーンシートにス
ルーホール及びＷ、Ｍｏ等の導体を印刷焼成して、焼成
基板を作成する。この焼成基板は第２図（ａ）に示すよ
うに、内部配線１０中に容量素子を含んでおり９表面に
は表面配線が施されていない。したがって、導体を充填
したスルーホールが表面に露出している。

焼成基板の表面には、上記したように反シ或いはうねり
が発生している。この実施例では。

第２図（ｂ）に示すように、焼成基板の両面を研磨し、
均一な表面にする。この状態で、スルーホール表面にＮ
ｉ、Ｃｕ等のメッキを施した後、タフピッチＣｕ箔又は
表面を酸化させた高純度無酸素銅（ＯＦＨＣ）箔を置き
、Ｎ２．Ａｒ等の不活性雰囲気中で、　　１０６５℃〜
１０８３℃の温度で加熱する。

この加熱処理により、　Ｃｕ箔はアルミナ及びスルーホ
ール中の導体と接着し、第２図（ｃ）に示すように表面
配線１２ヲ形成する。接着の際、若干の酸素が必要であ
るが、既に酸素を含んでいるタフピッチＣｕの場合には
、改めて酸素を供給する必要はない。また、酸素を含ん
でいない０ＦＨＣの場合には２表面を予め酸化させてお
くか、あるいは不活性雰囲気中に酸素を含ませておけば
よい。

この実施例では、焼成基板の表面が研磨されているため
、　Ｃｕ箔を非接着部分（ボイド）なしに接着できる。

また、　Ｃｕ箔によって形成された表面配線をスルーホ
ールを介して内部配線及び他方の面上の表面配線と電気
的に接続でき。

Ｃｕ箔接着技法（ダイレクト銅接着技法）を用いた多層
構造のセラミック回路基板が得られる。

この接着技法では、内部配線より高精度で表面配線を施
すことができると共に、厚膜法等によって被着される導
体に比較して厚い表面配線を作成できる。換言すれば、
この方法で被着された表面配線は内部配線に比較して低
い導通抵抗を有している。しだがって、この実施例に係
るセラミック回路基板は高周波用あるいは大電力用基板
として利用できる。

因みに、厚さ１８〜５５ミクロンの表面配線は電流５ｍ
Ａ以下で且つＩＧＨｚ〜４ＧＨｚの周波数で使用される
場合に有効であり、厚さＯｙ３ｍの表面配線は２５Ａ以
下の電流が流れる回路を構成できる。同様にして、厚さ
０，５問以上の表面配線は６００Ａ以上の電流が流れる
回路にも適用可能である。

上記した表面配線は銅によって形成されているため、ア
ルミニウム等に比べても電気特性が良く１価格も金、銀
等に比較して安価である。

更に９表面処理を行なわないで、半田付、ボンディング
等の実装が可能であるという利点もある。この実施例の
ように、ダイレクト銅接着技法を同時焼成法と組み合せ
ることにより、多層回路を形成することができる。

第６図には１本発明に係るセラミック回路基板の他の実
施例が示されている。この実施例では、まず、セラミッ
クグリーンシート２１及び２２を用意し、各グリーンシ
ート２１，２２にスルーホールｎがあけられ、スルーホ
ール印刷を施してスルーホール内に導体が埋め込まれる
。次に。

グリーンシート２１の一表面（図では上表面）上に内部
配線の一部として働く導体層５が印刷によって形成され
、続いて、印刷によって絶縁層２６が被着される。この
絶縁層２６には接続用開孔２７が形成されている。絶縁
層２６上に、中間導体層路が印刷によって形成され、こ
の導体層路は接続用開孔２７ヲ介して導体層５と接続さ
れる。

以下、同様にして絶縁層３１及び上部導体層、３２が印
刷によって形成される。図示された中間導体層路と上部
導体層３２の一部は容量素子を構成していることがわか
る。次に、絶縁層３１及び上部導体層３２上には、グリ
ーンシート２２が搭載され。

積層体が形成され、続いて、同時焼成される。

以後、セラミック積層体の上表面及び下表面に、上記し
た方法で表面配線３３が施され、セラミック回路基板が
構成される。

以上９本発明の実施例について説明したが。

本発明は上記実施例に限定されることなく種々の変形が
可能である。例えば、内部及び表面配線には容量素子等
を含ませてもよく、また１表面配線は多層構造を有して
いてもよい。更に。

実施例６において表面配線を厚くすれば７表面配線を放
熱用として利用することも可能である。

本発明の変形として、同時焼成基板の導体表面にＮｉ、
Ｃｕ等のメッキ全施した後、　Ｃｕ、　Ａｕ。

Ａｇ／Ｐｄ等の厚膜ペーストラ印刷焼成して多層化する
ことも可能である。これによって、厚膜ペーストのみの
多層化で発生していた絶縁耐圧。

反り、クランク等に関する問題を解消できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るセラミック回路基板を
示す断面図、第２図は本発明の他の実施例に係るセラミ
ック回路基板の製造工程を順を追って説明するための断
面図、及び第６図は本発明の更に他の実施例に係るセラ
ミック回路基板を示す断面図である。 記号の説明 １０：内部配線　１１：導体　１２：表面配線用１図 馬２図 （ａ） ＜ｂ）

Claims (1)

1. 【特許請求の範囲】 １、互いに対向する２つの表面を備えたセラミック板と
   、前記表面の少なくとも一方に形成された表面配線と、
   該表面配線と電気的に接続され、前記セラミックの内部
   に配置された内部配線とを有するセラミック回路基板に
   おいて、前記内部配線はセラミックグリーンシートと導
   体パターンとを同時焼成することによって形成されてお
   り、前記表面配線は前記内部配線に比較して高精度で形
   成されていることを特徴とするセラミック回路基板。 ２、予め定められた枚数のセラミックグリーンシートを
   用意し、各グリーンシートにスルーホールを設ける一方
   、印刷法によりパターンを形成すると共に、前記スルー
   ホールを介して各パターン間の導通をとった後、同時焼
   成により焼成セラミック板を形成し、続いて、焼成セラ
   ミック板の表面に表面配線を前記内部配線より高精度で
   形成することを特徴とするセラミック回路基板の製造方
   法。 ３、特許請求の範囲第２項において、前記表面配線は前
   記表面の全体に亘って被着された金属層をエッチングす
   ることによって形成されていることを特徴とするセラミ
   ック回路基板の製造方法。 ４、特許請求の範囲第２項において、前記表面配線は前
   記表面を全面に亘って研磨した後、パターン形成を行な
   うことによって設けられていることを特徴とするセラミ
   ック回路基板の製造方法。 ５、特許請求の範囲第４項において、前記パターン形成
   はダイレクト銅接着技術を用いて行なわれることを特徴
   とするセラミック回路基板の製造方法。