[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS611298A - Driving method of stepping motor - Google Patents

Driving method of stepping motor

Info

Publication number
JPS611298A
JPS611298A JP11885184A JP11885184A JPS611298A JP S611298 A JPS611298 A JP S611298A JP 11885184 A JP11885184 A JP 11885184A JP 11885184 A JP11885184 A JP 11885184A JP S611298 A JPS611298 A JP S611298A
Authority
JP
Japan
Prior art keywords
stepping motor
signal
motor
output
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11885184A
Other languages
Japanese (ja)
Inventor
Akio Masaki
正木 昭雄
Masami Ishikawa
正美 石川
Kazuo Uno
宇野 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koki Holdings Co Ltd
Original Assignee
Hitachi Koki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Koki Co Ltd filed Critical Hitachi Koki Co Ltd
Priority to JP11885184A priority Critical patent/JPS611298A/en
Publication of JPS611298A publication Critical patent/JPS611298A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00Arrangements for controlling dynamo-electric motors rotating step by step
    • H02P8/14Arrangements for controlling speed or speed and torque
    • H02P8/16Reducing energy dissipated or supplied

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

PURPOSE:To largely improve the economy by exciting a stepping motor only during the prescribed period of continuous drive pulses, thereby suppressing the exciting current to reduce the size. CONSTITUTION:When a stepping motor is driven by a low PPS (pulse number per unit time), an output TM inversion OUT 2-N signal of a timer 7 is output to a phase generator 2 to allow the output signal of the generator 1 to become effective. Thus, a driving current to the motor is shortened to suppress the overcurrent flowed to a power transistor for driving the motor. Thus, it is not necessary to increase the power transistor and the power source in capacity to largely reduce the size and the economy.

Description

【発明の詳細な説明】 本強明は、ステッピングモータの励磁電流を抑制する駆
動法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a driving method for suppressing the excitation current of a stepping motor.

第1図はステッピングモータの定電圧駆動法を示したも
のである。パルスジェネレータlよりスる チッピングモータ4をlステップ回転させれクロック信
号(CLK−N)が順次出力される。フェーズジェネレ
ータ2は、上記0LK−N信号により第2図のタイムチ
ャートに示すモータ駆動用のA−N  B−N  A−
NX百−Nの各信号を出力する。(ここでは、便宜上2
相励磁法について説明する。)ドライバ3は、上記フェ
ーズジェネレータ2の出力信号により、ステッピングモ
ータ4の各相を励磁するだめのパワートランジスタ5を
0N10FFする。ドライブ信号(DRV−N)ij 
、XXI、 //レベルの時にはフェーズジェネレータ
2〜の出力信号を有効にし st Hpレベルの時には
フェーズジェネレータ2の全出力を’+1 Httレベ
ルにして、モータの0N10FFを制御するものであ如
、通常ステッピングモータ4が駆動されている状態では
XX:[、//レベルとなっているCLK−N信号の周
期をズとすると、−込はPP5(PULSE   Pl
iR5EOOND:単位時間当たりのパルス数)を示し
、回転速度に比例するものである。
FIG. 1 shows a constant voltage driving method for a stepping motor. The chipping motor 4 is rotated by l steps from the pulse generator l, and a clock signal (CLK-N) is sequentially outputted. The phase generator 2 uses the 0LK-N signal to generate the A-N B-N A- for driving the motor shown in the time chart of FIG.
Each signal of NX100-N is output. (Here, for convenience, 2
The phase excitation method will be explained. ) The driver 3 turns on and off the power transistors 5, which are used to excite each phase of the stepping motor 4, using the output signal of the phase generator 2. Drive signal (DRV-N) ij
, XXI, //When the output signal is at the st HP level, the output signal from the phase generator 2 is enabled, and when the output signal is at the st Hp level, the entire output of the phase generator 2 is set to the '+1 Htt level to control the 0N10FF of the motor. Normally stepping When the motor 4 is being driven, if the period of the CLK-N signal is at XX: [, // level, then - is PP5 (PULSE Pl
iR5EOOND: number of pulses per unit time), which is proportional to the rotation speed.

従来技術では、ステッピングモータをW騙からWmt−
zまでのpps′1?駆動する場合、Wmm ((Wn
−χの関係にある時には第3図に示すように動駆動時に
はW−χ駆動時に比ベステツビングモータ及びパワート
ランジスタに過大電流が流れるだめ、パワートランジス
タ、ステッピングモータ、ドライバ電源(VD)の大容
量化を計る必要があるという不具合があった。(第3図
では人相のみ示しているが、他の相も同様である。) 本発明の目的は、上記した不具合をなくシ、ドライバの
駆動法を変更することにより、低いPPIF (’Wm
1g )においても支障なく駆動可能にすることである
In the conventional technology, the stepping motor is changed from W to Wmt-
pps'1 up to z? When driving, Wmm ((Wn
When there is a relationship of There was a problem in that it was necessary to increase the capacity. (Although only the human face is shown in Fig. 3, the same applies to other faces.) The purpose of the present invention is to eliminate the above-mentioned problems and to lower the PPIF ('Wm) by changing the driving method of the driver.
1g) without any trouble.

本発明は、フェーズジェネレータ2の出力信号を(3L
K−N信号間の一定時間のみ有効にすることによりモー
タへの駆動時間を短縮し、ステッピングモータ、パワー
トランジスタに流れる過大電流を抑制することである。
In the present invention, the output signal of the phase generator 2 (3L
By activating the K-N signal only for a certain period of time, the driving time of the motor can be shortened and excessive current flowing through the stepping motor and power transistor can be suppressed.

第4図は本発明を実現するための一実施例である。FIG. 4 shows an embodiment for implementing the present invention.

第4図において、G2−P信号をXXL //レベルに
すれば、第1図と同様の機能を有することになる。即チ
パルスジェネレータ1からのクロック信号により、第1
図、第2図と同様の制御が行われる。
In FIG. 4, if the G2-P signal is set to the XXL// level, the same function as in FIG. 1 will be obtained. The clock signal from the pulse generator 1 causes the first
The same control as in FIGS. 2 and 2 is performed.

次ニスチッピングモータ4をP P S = Wm*に
て駆動する場合には、DRV−N信号をゝH〃とし、タ
イマ6、タイマ7にDATA  BUEIから所定の設
定値をWRITEする。ここでタイマ6.7はプログラ
マプルタイマであり、ゲート入力(G)がst Htt
となるとWRITFiされた設定値がタイマクロックに
より順次ダウンカウントされ、カウント囁0〃となると
1タイマクロック周期の間TMOUT信号がAL〃とな
る。又、ゲー ト人分がSS L //からXXHtt
に変化すると、ダウンカウントを始めからくり返す。タ
イマ6.7の設定値m1n及びタイマクロック周期1(
IKとWainには次の関係があるものとする、。
Next, when driving the paint chipping motor 4 at P P S =Wm*, the DRV-N signal is set to ``H'', and predetermined set values are written to the timers 6 and 7 from DATA BUEI. Here, timer 6.7 is a programmable timer, and the gate input (G) is st Htt
Then, the WRITFi set value is sequentially counted down by the timer clock, and when the count reaches 0, the TMOUT signal becomes AL for one timer clock period. Also, the gate person is SSL // to XXHtt
When the value changes to , the down count is repeated from the beginning. Set value m1n of timer 6.7 and timer clock cycle 1 (
It is assumed that IK and Wain have the following relationship.

1 / Vlwn = (m +rL) X 1OLK
次に、G2−P信号をゝXHttとすると、タイマ7の
ゲートが囁)1〃となり、タイマ7はダウンカウントを
開始し、カウント1\0〃となるとタイマ7の出力イδ
号T M  OU T 2− NがXXL l/となり
、Dフリップフロップ8の出力が反転する。これにより
、タイマ6のゲートがSS Hp、タイマ7のケートが
SS L 11となり、タイマ6がダウンカウントを開
始しカウントゝ\0〃となるとタイマ6の出力信号TM
OUTI−NがSS L //となり、Dフリップフロ
ップ8が反転する。以下順次同様にくり返される。
1 / Vlwn = (m + rL) x 1OLK
Next, when the G2-P signal is set to ``XHtt'', the gate of timer 7 becomes 1 (whisper), timer 7 starts counting down, and when the count reaches 1\0, the output signal of timer 7 becomes δ.
The signal T M OUT 2-N becomes XXL l/, and the output of the D flip-flop 8 is inverted. As a result, the gate of timer 6 becomes SS Hp, the gate of timer 7 becomes SS L 11, timer 6 starts counting down, and when the count reaches \0, the output signal TM of timer 6 becomes
OUTI-N becomes SSL //, and the D flip-flop 8 is inverted. The same process is repeated sequentially.

この様に、PPB=Wsmにて駆動する場合は、タイ、
7の出力TMOUT2−N信号が7エースシエネレータ
2に出力され、i1’= i aLKX m−(7) 
時間のみフェーズジェネレータ2の出力信号が有効とな
るため、ステッピングモータの励磁電流を抑制すること
ができる。第6図に従来技術及び本発明の場合の励磁電
流の比較を示す。(A相電流のみ示したが、他の相電流
も同様である。)本発明により、ステッピングモータを
低ppsで駆動する場合に励磁電流を抑制することが可
能となることにより、ステッピングモータ、パフ−トラ
ンジスタ、電源の大容量化を計る必要がなくなり、機器
の小型化、経済性を大幅に向上することができる。
In this way, when driving with PPB=Wsm, ties,
The output TMOUT2-N signal of 7 is output to the 7 ace generator 2, i1'= i aLKX m-(7)
Since the output signal of the phase generator 2 is valid only for a certain period of time, the excitation current of the stepping motor can be suppressed. FIG. 6 shows a comparison of excitation currents in the case of the prior art and the present invention. (Although only the A-phase current is shown, the same applies to other phase currents.) According to the present invention, it is possible to suppress the excitation current when driving the stepping motor at low pps. - There is no need to increase the capacity of transistors and power supplies, making it possible to reduce the size of equipment and greatly improve economic efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来技術によるステッピングモータ駆動回路図
を示す。 第2図は2相励磁法の場合における励磁相の関係を示し
だタイムチャートである。 第3図は0LK−N(7)PPSが小となるに従い、励
磁電流が増大する様子を表わしたグラフである。 第4図は本発明による一実施例を示す制御回路図である
。 第5図は本発明実施例のタイムチャートである第6図は
励磁電流の様子を示すグラフである。 図において、1はパルスジェネレータ、2はフx −ス
ジエネレータ、3はドライバ、4はステッピングモータ
、5はパワートランジスタ、6.7はタイマ、8はDフ
リップフロップである。 第1図 0RW−N   −ム゛′ W飢k(喝今 第4図 才f図
FIG. 1 shows a stepping motor drive circuit diagram according to the prior art. FIG. 2 is a time chart showing the relationship between excitation phases in the two-phase excitation method. FIG. 3 is a graph showing how the excitation current increases as 0LK-N(7)PPS decreases. FIG. 4 is a control circuit diagram showing an embodiment according to the present invention. FIG. 5 is a time chart of the embodiment of the present invention, and FIG. 6 is a graph showing the state of the excitation current. In the figure, 1 is a pulse generator, 2 is a fuse generator, 3 is a driver, 4 is a stepping motor, 5 is a power transistor, 6.7 is a timer, and 8 is a D flip-flop. Fig. 1 0RW-N -mu゛' W starvation

Claims (1)

【特許請求の範囲】[Claims]  ステツピングモータの駆動パルスを発生するパルスジ
エネレータと、駆動パルスによりステツピングモータの
励磁相を順序決定,出力するフエーズジエネレータと、
フエーズジエネレータ出力によりステツピングモータの
各相に励磁電流を流すためのパワートランジスタよりな
るステツピングモータの駆動回路において、連続する駆
動パルスの間の一定時間のみステツピングモータを励磁
する制御回路を付加したことを特徴とするステツピング
モータの駆動法。
a pulse generator that generates drive pulses for the stepping motor; a phase generator that determines and outputs the order of excitation phases of the stepping motor based on the drive pulses;
In a stepping motor drive circuit consisting of a power transistor that causes excitation current to flow through each phase of the stepping motor using the phase generator output, a control circuit that excites the stepping motor only for a certain period of time between consecutive drive pulses is used. A stepping motor driving method characterized by the following additions.
JP11885184A 1984-06-08 1984-06-08 Driving method of stepping motor Pending JPS611298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11885184A JPS611298A (en) 1984-06-08 1984-06-08 Driving method of stepping motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11885184A JPS611298A (en) 1984-06-08 1984-06-08 Driving method of stepping motor

Publications (1)

Publication Number Publication Date
JPS611298A true JPS611298A (en) 1986-01-07

Family

ID=14746707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11885184A Pending JPS611298A (en) 1984-06-08 1984-06-08 Driving method of stepping motor

Country Status (1)

Country Link
JP (1) JPS611298A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112713A (en) * 1976-03-19 1977-09-21 Hitachi Ltd Pulse motor driving circuit
JPS56103995A (en) * 1980-01-18 1981-08-19 Matsushita Graphic Commun Syst Inc Driving device for pulse motor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112713A (en) * 1976-03-19 1977-09-21 Hitachi Ltd Pulse motor driving circuit
JPS56103995A (en) * 1980-01-18 1981-08-19 Matsushita Graphic Commun Syst Inc Driving device for pulse motor

Similar Documents

Publication Publication Date Title
JPS5914396A (en) Drive device for pulse motor
JP2002223583A (en) Brushless motor driving device
JPS63190595A (en) Driving circuit for stepping motor
JPS611298A (en) Driving method of stepping motor
EP0458611B1 (en) Motor control circuit
US5175482A (en) Stepping motor control circuit
JPS60245498A (en) Drive circuit of step motor
JPS60190197A (en) Control circuit of pulse motor
JPS6139899A (en) Drive device for stepping motor
RU1823119C (en) Gear for start of synchronous m-phase machine
SU1137443A2 (en) Device for program control of m-phase stepping motor
KR910013678A (en) Drive controller of stepping motor
JPS614498A (en) Driving method of multispeed pulse motor
JP3266557B2 (en) Small angle drive for stepping motor
JPS626880Y2 (en)
JPS6389096A (en) Drive control of step motor
JPH0317596Y2 (en)
JPS61221596A (en) Pulse motor control circuit
JPS60134774A (en) Inverter controller
JPH09215392A (en) Constant current generator circuit
JP2003070295A (en) Microstep driver and driving method of stepping motor
JP2520408B2 (en) Drive control method of stepping motor
JPH10262395A (en) Driver for stepping motor
JPS582556B2 (en) Motor drive circuit
JPS63220799A (en) Driving of pulse motor