[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS61111525A - 半導体素子の電極形成方法 - Google Patents

半導体素子の電極形成方法

Info

Publication number
JPS61111525A
JPS61111525A JP23381884A JP23381884A JPS61111525A JP S61111525 A JPS61111525 A JP S61111525A JP 23381884 A JP23381884 A JP 23381884A JP 23381884 A JP23381884 A JP 23381884A JP S61111525 A JPS61111525 A JP S61111525A
Authority
JP
Japan
Prior art keywords
film
electrode
target
impressed
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23381884A
Other languages
English (en)
Inventor
Keiji Nagai
永井 慶次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23381884A priority Critical patent/JPS61111525A/ja
Publication of JPS61111525A publication Critical patent/JPS61111525A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の電極形成方法に係り、特Iこ高融
点金属合金電極の形成方法に関する。
〔従来の技術〕
高融点金属合金は、比較的小さいバルク比抵抗、高温で
の安定性、化学的耐性等の性質を有することから、シリ
コンMOSデバイスでは、ポリシリコンにかわる材料と
して、またGaAsMESデバイスでは、アルミニウム
等にかわる材料として、ゲート電極用材料に用いられは
じめている。高融点金属合金の電極用途のための成膜方
法としては、フグ法、化学的気相成長法(CVD法)等
の方法がある。
このうち同時蒸着法では、膜の基板段差被覆性(ステッ
プ・カバレージ)が悪く、電極の段切れを生じやすいと
いう欠点があり、CVD法は装置が開発されてからあま
り期間がなく、一般には用いられておらず、スパッタリ
ング法が一般的である。
しかしながら、スパッタリング法のうち、合金ターゲッ
トを用いた場合、ターゲットの製造過程で不純物が入り
やすく、膜の比抵抗値が高くなったり、放射性不純物に
よる素子の信@性が低下する等の問題のほか、膜の合金
組成比の制御性の点で問題がある。一方、同時スパッタ
法では、高純度の合金構成金属ターゲットの製造が可能
なため、不純物の影響はほとんどなく、また膜の合金組
成比の制御も容易で、半導体素子の電極形成用途として
は最も有望な方法であるが、膜中に多量のスパッタガス
(通常はアルゴンである)がとりこまれるために、膜応
力が大きくなる。この膜応力が大きい場合、特に膜の付
着力と同等以上の場合には膜の剥離が生じたり、また基
板にそりを生じ、通常のリングラフィ技術により電極パ
ターンの形成を行なう際に障害となり、パターン精度の
低下や更には基板の彼れを生じる場合がある。実際に、
同時スパッタにより形成した膜厚的4oooAのタング
ステン−シリサイド膜では、5 X 10”N/TF?
程度の引張り応力が生じており、はぼ膜剥離の限界近い
膜応力となっている。
〔発明が解決しようとする問題点〕
本発明の目的は、同時スパッタ法による高融点金属合金
膜の膜応力が大きくなるという前記の問題点を解消し、
比抵抗が低く、高温での安定性、接着性、化学耐性、パ
ターン形成精度、信頼性等は良好にした半導体素子の電
極形成方法を提供することにある。
〔問題点を解決するための手段〕 本発明の構成は、高融点金属合金の電極を有する半導体
素子の電極形成方法において、前記金属合金の構成物質
の同時スパッタを行ない、かつスパッタ時に半導体基板
に負バイアスを印加して前記金属合金の膜を形成するこ
とを特徴とする。
〔実施例〕
次に図面を参照しながら本発明の詳細な説明する。
本発明の実施例として、MESFETのタングステン・
シリサイド・ゲート電極の形成方法を挙げる。
まず、G a A s半絶縁性基板にn9動作層を形成
したウェハ表面全面に同時スパッタにより、タングステ
ン・シリサイドを被着する。従来の同時スパッタの場合
、ウェハはアース電位に保たれたホルダにセットされた
状態で、スパッタが行なわれていた。この構造の場合、
ウェハに被着されたタングステン・シリサイド膜の膜応
力は強い引張り応力を示すことが実験的に確認されてい
る。この応力の発生原因として、膜中にとりこまれるア
ルゴン・ガスが考えられることから、ホルダの電位を変
えた場合の膜応力を調査したところ、ホルダの電位が一
1OV乃至−30Vの場合に膜応力がほぼゼロとなった
第1図は本発明の実施例で用いる同時スパッタ装置の模
式図である。同図において、主な特徴であるホルダーバ
イアス電源5は、ホルダ4に一1OV乃至−30Vの電
圧を印加することが可能である。GaAs MES F
ET  のゲート電極用途のタングステン・シリサイド
同時スパッタの条件例として1才、以下の条件があげら
れる。アルゴンガス圧は10□T Or rs タング
ステンとシリコンとのスパッタ速度は5:3、ホルダー
バイアスは一2Ov、膜厚は5ooof 0以上の条件
で被着されたタングステン・シリサイド膜は、層比抵抗
は約20μΩ鋼と良好で、膜応力は2 X 10” N
/yj以下の非常に小さな引張り応力で、膜の剥離は全
くなくウェハ3の反りも小さい。次に、フォトレジスト
をマスクとして、8F、ガスのりアクティブ・イオンエ
ツチングにより電極パターンを形成する。この場合、ウ
ェハ3の反りが小さいため、フォトレジストのマスク形
成精度が良好となり、1μ、程度の電極パターンが精度
よく形成される。
尚、第1図において、タングステン・ターゲット1とシ
リコン・ターゲット2とが用意され、それぞれターゲッ
ト・バイアス電源6,6′の電圧が印加される。さらに
、排気ポンプ7と、アルゴン・ガス導入口8とが設けら
れている。
〔発明の効果〕
以上説明したように、本発明によれば、金属合金膜の膜
応力を小さくできるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の実施例で用いる高融点金属合金の同時
スパッタ装置の模式図である。 同図において、1・・・・・・タングステン・ターゲッ
ト、2・・・・・・シリコン・ターゲット、3・・・・
・・半導体素子ウェハ、4・・・・・−ウェハーホルダ
、5・・・・・・ホルダーバイアス電源、6・・・・・
・ターゲットΦバイアス電源、7・・・・・−排気ポン
プ、8・・・・・・アルゴンガス導入口。 代理人 弁理士  内 原   音票T”:i’:S、
・l 第1図

Claims (1)

    【特許請求の範囲】
  1.  高融点金属合金の電極を有する半導体素子の電極形成
    方法において、前記高融点金属合金の構成物質の同時ス
    パッタを行ない、かつスパッタ時に半導体基板に負バイ
    アスを印加して前記高融点金属合金の膜を形成すること
    を特徴とする半導体素子の電極形成方法。
JP23381884A 1984-11-06 1984-11-06 半導体素子の電極形成方法 Pending JPS61111525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23381884A JPS61111525A (ja) 1984-11-06 1984-11-06 半導体素子の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23381884A JPS61111525A (ja) 1984-11-06 1984-11-06 半導体素子の電極形成方法

Publications (1)

Publication Number Publication Date
JPS61111525A true JPS61111525A (ja) 1986-05-29

Family

ID=16961048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23381884A Pending JPS61111525A (ja) 1984-11-06 1984-11-06 半導体素子の電極形成方法

Country Status (1)

Country Link
JP (1) JPS61111525A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636837A (ja) * 1986-06-26 1988-01-12 Agency Of Ind Science & Technol オ−ミツク電極の製造方法
JPH04357827A (ja) * 1990-02-12 1992-12-10 American Teleph & Telegr Co <Att> 電子素子およびその製造方法
JP2003001057A (ja) * 2001-06-26 2003-01-07 Yokoi Kogyo Kk 悪臭ガスの脱臭装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636837A (ja) * 1986-06-26 1988-01-12 Agency Of Ind Science & Technol オ−ミツク電極の製造方法
JPH04357827A (ja) * 1990-02-12 1992-12-10 American Teleph & Telegr Co <Att> 電子素子およびその製造方法
JP2003001057A (ja) * 2001-06-26 2003-01-07 Yokoi Kogyo Kk 悪臭ガスの脱臭装置

Similar Documents

Publication Publication Date Title
US3879746A (en) Gate metallization structure
US5369053A (en) Method for patterning aluminum metallizations
US3798145A (en) Technique for reducing interdiffusion rates and inhibiting metallic compound formation between titanium and platinum
JPS61111525A (ja) 半導体素子の電極形成方法
JPS61224423A (ja) 反応性イオンエツチング装置
JPH0215631B2 (ja)
JPS6257255A (ja) 化合物半導体装置の製造方法
JPH0193149A (ja) 半導体装置
JPS60149173A (ja) 化合物半導体装置の製造方法
JP2965015B2 (ja) 半導体装置の耐熱電極およびその製造方法
JPH07258827A (ja) 金属薄膜,その形成方法,半導体装置およびその製造方法
JPS5863165A (ja) 多層電極構造を有した半導体装置
JP2891488B2 (ja) 半導体装置及びその製造方法
TW200538800A (en) A wiring substrate and method using the same
JPS627263B2 (ja)
JPH02102525A (ja) 金属薄膜の付着方法
JPS5914107B2 (ja) マグネトロンスパツタ装置
JP2869982B2 (ja) 半導体装置の製造方法
JP2742686B2 (ja) 半導体装置
JPS5918632A (ja) 半導体装置の電極形成方法
JPS58100679A (ja) 高融点金属とケイ素とからなるマグネトロンスパッタ用分割タ−ゲット
JPS6279675A (ja) 化合物半導体装置の製造方法
JPS63318139A (ja) 金属薄膜配線
JPS6248048A (ja) 半導体装置の製造方法
JPH01223728A (ja) 半導体装置の製造方法