JPS61114173A - Method and device for measuring impedance value - Google Patents
Method and device for measuring impedance valueInfo
- Publication number
- JPS61114173A JPS61114173A JP24378085A JP24378085A JPS61114173A JP S61114173 A JPS61114173 A JP S61114173A JP 24378085 A JP24378085 A JP 24378085A JP 24378085 A JP24378085 A JP 24378085A JP S61114173 A JPS61114173 A JP S61114173A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- value
- voltage
- digital
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
- G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
- G01R17/06—Automatic balancing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
発明の背慎
インピーダンス値測定機器は、試験中の素子が電力を下
げられたとぎにも、すなわち測定機器が測定に必要など
のような電力を与えるときにも、所要の測定をなす能力
を有することが望ましい。DETAILED DESCRIPTION OF THE INVENTION The impedance value measuring device of the invention can be used even when the device under test is powered down, i.e. when the measuring device provides whatever power is required for the measurement. It is desirable to have the ability to make measurements of
しかしながら、試験されるべき素子は広い範囲の電圧委
求やM限を示す。たとえば、試験中の回路内にl)n接
合が含まれている場合には、pn接合の損傷や不所望の
ターンオンを防ぐために任意の印加電圧ら十分に低くな
ければならない。所要励起電圧の可変値のため、および
、可能ならば4器範囲の切換えを避けたいという要望の
ために、インピーダンスを比率で、すなわち印加電圧に
よってではなくむしろ標準インピーダンスでM定するこ
とが有利である。However, the devices to be tested exhibit a wide range of voltage requirements and M limits. For example, if a l)n junction is included in the circuit under test, any applied voltage must be low enough to prevent damage to the pn junction or unwanted turn-on. Because of the variable value of the required excitation voltage, and because of the desire to avoid switching between quadruple ranges if possible, it is advantageous to scale the impedance ratioally, ie by the standard impedance rather than by the applied voltage. be.
インピーダンス比測定をなづ装置はこれまでも入手可能
であったが、これらの装置は通常ディジタル出力の読み
を句えるためかなり複雑で高1ilIiな回路を必要と
した。したがって従来のブリッジ回路または電子アナロ
グ物はインピーダンスを秒または標準インピーダンスで
測定することがeきる。Although devices have been available for making impedance ratio measurements, these devices typically required fairly complex and expensive circuitry to provide digital output readings. Conventional bridge circuits or electronic analogues can thus measure impedance in seconds or standard impedance.
また、未知のインピーダンスと標準インピーダンスにか
かる電圧14丁・を測定し、次に2つの間の比の計算を
行なうコンピュータ回路も入手可能である。この方策は
コンビ」−りの速度と複雑さによって副部される速度を
有する。Computer circuits are also available that measure the voltage across an unknown impedance and a standard impedance, and then calculate the ratio between the two. This strategy has a speed subdivided by the speed and complexity of the combination.
異なる測定範囲間での切換えを所望のごとく解消するこ
とはまた、これまで、測定目盛を圧縮する何かの機構を
必要とした。過去においては対数増幅器が用いられたが
、不幸にもこれらの増幅器は不安定、不正確、高価でか
なりの印刷回路基板の区域を占める傾向がある。The desired elimination of switching between different measuring ranges has also hitherto required some mechanism to compress the measuring scale. Logarithmic amplifiers have been used in the past, but unfortunately these amplifiers tend to be unstable, inaccurate, expensive, and occupy considerable printed circuit board real estate.
発明の要約
特定の実施例にJ:るこの発明に従えば、試験中の素子
の必要条件に従って調整される予め定められた電圧源が
、未知インピーダンスと標準インピーダンスの直列組合
わけに結合される。SUMMARY OF THE INVENTION In accordance with the present invention in particular embodiments, a predetermined voltage source, adjusted according to the requirements of the device under test, is coupled to a series combination of an unknown impedance and a standard impedance.
連続近似から引出されたディジタル値に従って同じ入力
電圧がまた調整可能に減衰する。The same input voltage is also adjustably attenuated according to the digital value derived from the continuous approximation.
減衰された電圧は標準インピーダンスに相関する電圧降
下と比較され、その比較の結果、デージタル値が最終的
に決定されて未知インピーダンスの測定値をイの標準イ
ンピーダンスに対する比率で供給する。The attenuated voltage is compared to a voltage drop that is correlated to a standard impedance, and as a result of the comparison, a digital value is finally determined to provide a measurement of the unknown impedance in proportion to the standard impedance.
aTlllk:は、連続近似のディジタル値はレジスタ
によって供給され、ここでは未知のインピーダンスにか
かる電圧との比較の間に2進デイジツトが予め定められ
た電圧の減衰の程度を連続的に決定する。たとえば、2
進デイジツトは最上位ディジットから始まって累進的に
生成され、各々が2進デイジツト値に反比例した上jホ
の電圧の減衰をもたらす。連続比較が行なわれ2進数が
累積されて、未知インピーダンスの比の値を標準インビ
ーダンスで表わす。この方法は非常に速く、連続近似レ
ジスタによって与えられる出力ディジット(分解能)の
数にのみ等しい多数のクロックサイクルを必要とする。aTlllk: A digital value of continuous approximation is provided by a register, where binary digits continuously determine the degree of attenuation of a predetermined voltage during comparison with the voltage across the unknown impedance. For example, 2
The binary digits are generated progressively starting with the most significant digit, each providing an attenuation of the upper voltage inversely proportional to the binary digit value. Successive comparisons are made and binary numbers are accumulated to represent the value of the unknown impedance ratio in terms of standard impedance. This method is very fast and requires a number of clock cycles equal only to the number of output digits (resolution) provided by the successive approximation register.
この技術は要素部品の点では経済的であり、先行技術の
装置に比べて比較的複雑でない。また、所望の目盛の圧
縮もかなりの正確さで達成され、対数増幅器や類似物の
使用を避ける。This technique is economical in terms of component parts and relatively uncomplicated compared to prior art devices. Compression of the desired scale is also achieved with considerable accuracy, avoiding the use of logarithmic amplifiers and the like.
したがってこの発明の目的はインピーダンスの値を決定
するための改良された方法と装置を提供することである
。It is therefore an object of the invention to provide an improved method and apparatus for determining the value of impedance.
この発明の別の目的は未知インピーダンスを測定し、出
力読みをディジタル値として迅速に提供する改良された
方法と装置を提供することである。Another object of this invention is to provide an improved method and apparatus for measuring unknown impedances and quickly providing output readings as digital values.
この発明のさらに別の目的は、未知インピーダンスに印
加される試験電圧から実質的に独立している、改良され
たインピーダンス測定方法および装置を提供することで
ある。Yet another object of the invention is to provide an improved impedance measurement method and apparatus that is substantially independent of the test voltage applied to the unknown impedance.
この発明のさらに別の目的は、複雑でなく実行に際し経
費が安い、改良された正確なインピーダー1〇−
ンス測定方法および装置を提供することである。Yet another object of the invention is to provide an improved method and apparatus for accurate impedance measurement that is uncomplicated and inexpensive to implement.
この発明のさらに別の目的1ま、正確さを保ちながら範
囲の切換えを避は目盛圧縮を与える、改良されたインピ
ーダンス測定方法および装置を提供することである。Yet another object of the invention is to provide an improved impedance measurement method and apparatus that avoids range switching and provides scale compression while maintaining accuracy.
この発明の主題はこの明細用の終結部分で特定的に指摘
され明瞭に請求されている。しかしながら、機構および
動作方法はともに、さらに別の利点および目的と一緒に
、添付の図面に関連した以下の説明を参照することによ
って最もよく理解されるであろう。ここで類似の参照文
字は類似要素を表わす。The subject matter of this invention is particularly pointed out and distinctly claimed in the concluding portion of this specification. However, the mechanism and method of operation, together with further advantages and objects, may best be understood by reference to the following description taken in conjunction with the accompanying drawings. Similar reference characters here represent similar elements.
」1虹1」
図面、特にこの発明をブロック図の形で図示した第1図
を参照すると、励起電圧Vrが増幅器12から回路の節
点10に与えられ、この励起電圧は節点10と接地との
間に配置された、値Zxを有する未知インピーダンスと
値7rを有する標準また(よ既知インピーダンス16を
含む直列回路に印加される。この同じ励起電圧は乗算D
/Aコンバータまたはプログラマブル減衰器18の基準
入力として印加され、ここで値Vrは′g哀されてディ
ジタル減衰人力21に従って値をリード20に提供する
。詳細には乗算0/Δは、連続近似レジスタ24から供
給される複数個の2進減衰決定入力を受取る、以下でよ
り完全に説明されるR/2R回路を含む。これもまた以
下でより完全に説明されるレジスタ24は、連続した2
進のディジットを予め定められた順序、たとえば下降順
序で供給し、各ディジットはD/Aコンバーク内で比例
度合の変換を行なう。"1 Rainbow 1" Referring to the drawings, and in particular to FIG. 1, which illustrates the invention in block diagram form, an excitation voltage Vr is applied from an amplifier 12 to a node 10 of the circuit, and this excitation voltage is connected between node 10 and ground. This same excitation voltage is applied to a series circuit comprising an unknown impedance with the value Zx and a standard with the value 7r placed between the known impedance 16. This same excitation voltage is multiplied by the
It is applied as a reference input to a /A converter or programmable attenuator 18, where the value Vr is extracted to provide a value to lead 20 in accordance with digital attenuation input 21. In particular, the multiplier 0/Δ includes an R/2R circuit, described more fully below, which receives a plurality of binary attenuation decision inputs provided by a continuous approximation register 24. Register 24, also described more fully below, consists of two consecutive
The base digits are provided in a predetermined order, e.g., descending order, and each digit undergoes a proportional degree conversion within the D/A converter.
D/Aコンバータ18からのリード200減衷された出
力は、コンパレータ22内で、未知インピーダンス14
と既知インピーダンス16の間のタップ26に接続され
たり−ド25の電圧と比較される。連続近似レジスタ2
4は出力ディジットを予め定められた、たとえば最上位
ビットから始める順序で提供し、コンパレータ22はリ
ード20の出力電圧がリード25の電圧よりも大きいか
どうかを表示する。もしもリード20の電圧がより^い
場合には、レジスタ24の出力中の第1の(最上位)ピ
ットはクリアされる。反対に、リード25の1!ffが
より高(プれば、最上位ビットはD/′△コンバータ1
8の入力として保持される。いずれの場合にし次にレジ
スタ24は次の最上位ビット出力をD/△コンバータ1
8に供給し、この順序が繰返される。連続近似レジスタ
24からのディジタル出力24は最終的にD/ATIン
バータ1B内で減衰を選択し、減衰された出力20のタ
ップ26における電圧との実質的な対応を引き起こす。The lead 200 reduced output from the D/A converter 18 is connected to an unknown impedance 14 within a comparator 22.
and a known impedance 16 and compared with the voltage at the - node 25. Continuous approximation register 2
4 provides the output digits in a predetermined order, eg, starting with the most significant bit, and comparator 22 indicates whether the output voltage on lead 20 is greater than the voltage on lead 25. If the voltage on lead 20 is higher, the first (top) pit in the output of register 24 is cleared. On the contrary, the lead is 25 and 1! If ff is higher (if
It is held as an input of 8. In either case, register 24 then outputs the next most significant bit to D/Δ converter 1.
8 and the sequence is repeated. Digital output 24 from continuous approximation register 24 ultimately selects attenuation within D/ATI inverter 1B, causing a substantial correspondence of the attenuated output 20 with the voltage at tap 26.
レジスタ24のディジタル出力はタップ26に存在する
励起電圧の分数の正確な表現となりしたがって未知イン
ピーダンスの正確な測定値となる。The digital output of resistor 24 is an accurate representation of the fractional excitation voltage present at tap 26 and thus an accurate measurement of the unknown impedance.
インピーダンスが抵抗であると仮定すると、変換結果N
は次のように表わされる;
Vx /Vr =N/2’ [1]またt;L
N=Vx 2’ /Vr
ここでnは整数で示されるD/Aコンバータ18の分解
能に等しい。変換結果Niよ次の範囲にねたる整数値で
あり:
0<=N<2゜
さらに回路網の性質により
Vx <Vr
である。Assuming the impedance is resistance, the conversion result N
is expressed as follows; Vx /Vr = N/2' [1] Also, t;L
N=Vx 2' /Vr where n is equal to the resolution of the D/A converter 18 expressed as an integer. The conversion result Ni is an integer value falling within the following range: 0<=N<2°. Furthermore, due to the nature of the circuit network, Vx<Vr.
第1図から見られるように:
Vx −Vr Rr / (Rx +Rr )
[21方程式[2]を方程式11]に第流することに
より、
Rx =Rr ((2°/N>−1) r3]
Rxの値についてのすぐ前の式が**ri圧Vrから独
立していることは注目されるであろう。基準電圧に関す
る唯一の考慮はそれが騒音や、偏り、その他の非理想的
な実際の世界の効果を減少させるのに十分なほど大きく
なくてはならない、ということである。同時に、Vrは
試験中の抵抗に接続されたpn接合やその類似物を通る
不所望の導通を避けるのに十分なほど小さくなければな
らない。As seen from Figure 1: Vx - Vr Rr / (Rx + Rr)
By flowing [21 equation [2] into equation 11], Rx = Rr ((2°/N>-1) r3]
It will be noted that the immediately preceding equation for the value of Rx is independent of the **ri pressure Vr. The only consideration regarding the reference voltage is that it must be large enough to reduce noise, bias, and other non-ideal real-world effects. At the same time, Vr must be small enough to avoid unwanted conduction through pn junctions or the like connected to the resistor under test.
詳細な実施例ではVrは増幅器12から提供され、シス
テム精度に影響を与えることなく40mVから10Vま
r変化可能である。方程式[3]におIJ’る未知の値
は、Nで表わされる連続近似レジスタ24の整数出力と
、I!準11【抗Rrの値である。In a detailed embodiment, Vr is provided by amplifier 12 and can vary from 40 mV to 10 V without affecting system accuracy. The unknown value IJ' in equation [3] is the integer output of continuous approximation register 24, denoted N, and I! Quasi 11 [Anti-Rr value.
この結果1.1非常に迅速に得られ、連続近似レジスタ
2/lは、この例では12であるその分解能に対応する
数のクロックサイクルを通って循環している。最終的な
抵抗値(よ比率で、すなわち電圧値でなくむしろ標準抵
抗によって決定され、極めて正確である。さらに、回路
は経湾的であり、複雑でない。さらにまた、目盛nコ縮
の効果も達成される。Nの範囲を考慮しながら方程式[
3]の伝達関数をIIると、2つの境界値を有する漸近
的な関係が注目される。Nの第1の境界値は2′=1で
あり、第21よOである。境界領域では、狭くなる範囲
の旧数値に汀線された成分値の十胃する範囲がある。方
程式〔3]を微分することによりNど基準成分の関数ど
しての目盛の式を提供することがCきる:
(d /d N) (Rx ) = (d /d N
) (Rr((2°/N1−1)
一−Rr (2” )(N−2) 。The result 1.1 is obtained very quickly, with the continuous approximation register 2/l cycling through a number of clock cycles corresponding to its resolution, which in this example is 12. The final resistance value (determined in proportions, i.e. by the standard resistance rather than the voltage value, is extremely accurate. Furthermore, the circuit is linear and uncomplicated. Furthermore, the effect of the scale contraction This is achieved by the equation [
3], an asymptotic relationship with two boundary values is noted. The first boundary value of N is 2'=1, and the 21st boundary value is O. In the boundary region, there is a range of component values that shores up the old numerical value of the narrowing range. By differentiating equation [3], we can provide the expression for the scale as a function of the reference component N: (d /d N) (Rx) = (d /d N
) (Rr((2°/N1-1) -Rr(2”)(N-2).
測定された成分の関数としての、また12ビツトの実現
例を用いた自分率誤差が第3図に図で示されており、こ
こでRxは未知の抵抗、Rrは標準抵抗、そしてRxの
II差は対数的に図で表わされている。曲線は、1ビツ
トの誤差をそれが起こった抵抗の関数として提供する。The self-rate error as a function of the measured component and using a 12-bit implementation is shown graphically in Figure 3, where Rx is the unknown resistance, Rr is the standard resistance, and the II of Rx Differences are graphically represented logarithmically. The curve provides the one bit error as a function of the resistance at which it occurs.
未知の抵抗の広い範囲にわたって誤差が1%以下である
ことが認められるであろう。It will be observed that the error is less than 1% over a wide range of unknown resistances.
さらに第2図を参照すると、この発明に従った回路が特
に連続近似レジスタ24とI)/Aコンバータ18に関
してより訂細に図示されている。連続近似レジスタの特
定の例はモトローラにJ:つて製造れており、図面で3
2に示されるMC14559B型レジスタと34で示さ
れるMC14549B型レジスタ等の1対のレジスタを
含む。コンパレータ22の出力は各レジスタのデータ入
力に接続されており、一方レジスタ32の変換終了出力
番まレジスタ34の変換開始入力に接続されている。レ
ジスタ34の変換終了出力(示されていない)は、J:
<理解された様態で利用され、連続近似が完了したこと
を表示する。2つのレジスタは一緒に利用されて、D/
△コンバータ18のスイッチ36を連続的に動作させる
ために12ビツト出力を提供する。Referring still to FIG. 2, a circuit according to the invention is illustrated in more detail, particularly with respect to continuous approximation register 24 and I)/A converter 18. A particular example of a continuous approximation register is manufactured by Motorola and is shown in the drawing
It includes a pair of registers such as an MC14559B type register shown at 2 and an MC14549B type register shown at 34. The output of comparator 22 is connected to the data input of each register, while the conversion end output number of register 32 is connected to the conversion start input of register 34. The end of conversion output of register 34 (not shown) is J:
<Used in an understood manner to indicate that the continuous approximation is complete. The two registers are used together to
A 12-bit output is provided for continuous operation of switch 36 of Δ converter 18.
D/Aコンバータ18は適切にはアナログデバイス社に
よって製造されているAD7541型装置である。これ
は示されるとおり、従来のR/2R回路網を含み、ここ
ではR値の連続接続38が最終の2Rの脚部40を経由
して節点10と接地との間に接合され、一方2R抵抗の
脚部42はそれぞれのスイッチ36によって、それぞれ
装置の出力増幅器44の入力に接続されている。スイッ
チ36は実際にはコンバータ内に含まれたCMO8切換
回路を含み、これらは連続近似レジスタ24からの2進
デイジタル出力によってそれぞれ電気的に閉じられてい
る。非能動状態において【ま、スイッチ36は適切には
接地に接続されている。D/A converter 18 is suitably an AD7541 type device manufactured by Analog Devices. This includes a conventional R/2R network as shown, where an R-value serial connection 38 is joined between node 10 and ground via a final 2R leg 40, while a 2R resistor legs 42 are each connected by a respective switch 36 to an input of an output amplifier 44 of the device. Switches 36 actually include CMO8 switching circuits contained within the converter, each of which is electrically closed by a binary digital output from continuous approximation register 24. In the inactive state, switch 36 is suitably connected to ground.
回路の動作を復習すると、レジスタ32および34は、
リード46上にR高オーダビット出力で始まる連続した
出力を与えるよう動作する。このような出力は抵抗器4
2を増幅器44の入力に接続するスイッチ50を閉じ、
もしもコンパレータ22が、タップ26における電圧が
増幅器44によって与えられる電圧よりも高いことを示
すデータ人力りを供給すると、リード46上の出力ビッ
トは保有されてスイッチ36のトップスイッチ50は閉
じたままである。これに反して、もしも逆が真であるな
らば、リード46上の出力は降下し、スイッチ50は開
かれる。次に、リード48上に次に最上位のビットが表
明されてスイッチ52を閉じ、それによって抵抗器54
(抵抗器42から供給されるはずの電流の実質的に半分
を供給する)もまた増幅器44に入力を供給する。再び
、タップ26の電圧が増幅器44の出力より高ければ、
出力48はオンのままであり、スイッチ52は閉じたま
まである。そうでなければ、リード48の出力は降下し
スイッチ52は開かれる。この過程は連続近似レジスタ
24によって与えられる12の2)払出力ビットを通し
て2進級数で進められ、それによって21にお()る最
終ディジクル出力はイこから未知の抵抗14の値が容易
に引出される、」−述の値Nを表わす。Reviewing the operation of the circuit, registers 32 and 34 are:
It operates to provide a continuous output on lead 46 starting with the R high order bit output. Such an output is connected to resistor 4
2 to the input of amplifier 44, closing switch 50;
If comparator 22 supplies a data signal indicating that the voltage at tap 26 is higher than the voltage provided by amplifier 44, the output bit on lead 46 is held and the top switch 50 of switch 36 remains closed. . On the other hand, if the converse is true, the output on lead 46 will drop and switch 50 will be opened. The next most significant bit is then asserted on lead 48, closing switch 52, thereby causing resistor 54
(which provides substantially half the current that would have been provided by resistor 42) also provides an input to amplifier 44. Again, if the voltage at tap 26 is higher than the output of amplifier 44, then
Output 48 remains on and switch 52 remains closed. Otherwise, the output on lead 48 drops and switch 52 is opened. This process proceeds in a binary series through the 12 output bits provided by the successive approximation register 24, such that the final digital output at 21 is from which the value of the unknown resistor 14 can be easily derived. ”-represents the stated value N.
コンデンサの測定もまた、高度に圧確で迅速な結果を出
すために、h、 iホの技術を用いることができる。こ
の場合には、測定)よ未知容lC×と基準容1itCr
からなる回路網にかかる充電配分による。Capacitor measurements can also be made using H, I-H techniques for highly accurate and rapid results. In this case, the measurement), the unknown volume 1C× and the reference volume 1itCr
Depends on the charge distribution across the circuit network.
両方のコンデンサが放電された慢、両方はVrが予め定
められた値に達するまで充電され、充電過程は庄められ
る。両方ども同じ電流で同じ時間充電されCいるので、
第1図のタップ26における電ffv xは次のように
なる:
VX −Vr (110r )/
((1/C+1+(1/Cx)) [4]方程式[4
]の方程式[11への代入により、Cx −Cr N/
(2’ −N) [5]再び、それによって
ネツ]・ワークが充電される電圧または電流の埴は容量
測定にいかなる影響も及ぼさない。加えて、この技術は
測定の進行中に電流が流れないので、ラインおよびスイ
ッチインピーダンスの奇生効果を排除する。Once both capacitors are discharged, both are charged until Vr reaches a predetermined value and the charging process is stopped. Since both are charged with the same current and for the same time,
The electric current ffv x at the tap 26 in FIG.
] by substitution into equation [11], Cx −Cr N/
(2' - N) [5] Again, the voltage or current voltage by which the net work is charged has no effect on the capacitance measurement. In addition, this technique eliminates parasitic effects of line and switch impedances since no current flows during the measurement process.
インダクタの測定もまた同様に比率の様式で成し遂げら
れる。基準成分の既知の値1 rが一連のネットワーク
内の7rの位置に画かれる。電圧Vrを一連のネットワ
ークに印加し、成る安定化の時間の後読みをとることに
よって、2つの成分]−×およびlrの比率が引出され
得る。Inductor measurements are also accomplished in a ratio fashion. A known value of the reference component 1 r is drawn at position 7 r within the series of networks. By applying a voltage Vr to the series network and following a period of stabilization, the ratio of the two components ]-x and lr can be derived.
V=l (d+/dt)テアルタメ[61Vr(Lx
+1−r)(di/dt) [7]かツVX −l
−r (di/dt) [8][7]
および[8コを[1]に代入することにより、
N= (Lr ) (di/dt)(2” )
(1/ (1−r十L x ) (di/dt) )
= (1−r > (2’ > (1/ (1−r
+l−X ) )またはLx −Lr ((2°/
N)−1) [91励起電圧Vrは方程式[9]を適
用するための電流の制限をもたないと仮定されている。V=l (d+/dt) Teartame [61Vr(Lx
+1-r) (di/dt) [7] or VX -l
-r (di/dt) [8] [7]
And by substituting [8] into [1], N= (Lr) (di/dt) (2”)
(1/ (1-r×L x ) (di/dt) ) = (1-r >(2'> (1/ (1-r
+l−X ) ) or Lx −Lr ((2°/
N)-1) [91 The excitation voltage Vr is assumed to have no current limit for applying equation [9].
すなわち、駆動回路が十分な旧/dtに耐え(qる限り
は、方程式[9]が適用できる。しかしながら実際には
、電圧駆動装置の電流のIII限が説明されるべきであ
る。インダクタンス測定のための次の例を考慮されたい
。15mAの電流制限において励起電圧■r−0,25
vとする。I−−10mh(合成インダクタ lx→−
1−r)とする。これらの値を方程式[6]に代入する
と次のものが(qられる;di/dt−毎秒25 al
llll。That is, as long as the drive circuit withstands sufficient voltage/dt, equation [9] can be applied. However, in practice, the III limit of the voltage drive current should be accounted for. Consider the following example for the excitation voltage r-0,25 at a current limit of 15 mA.
Let it be v. I--10mh (synthetic inductor lx→-
1-r). Substituting these values into equation [6] yields (q; di/dt - 25 al per second
lllll.
上記の電流制限を考慮すると: 25A/5ea−1
5IllA10.6IllS′cある。コレハ、?J
f カ励起電圧のネットワークへの適用侵0.’6n+
s以内に行なわれるべきことを意味する。Considering the above current limit: 25A/5ea-1
There are 5IllA10.6IllS'c. Koreha,? J
f Application of excitation voltage to the network 0. '6n+
It means something to be done within s.
この発明の好ましい実施例が示され説明される一方で、
当業者に4よ、その境界の局面でこの発明から逸脱する
ことなく多くの変更と修正がなされてもよいことは明ら
かであろう。したがって添付の特許請求の範囲(まこれ
らすべての変更および修正を、この発明の本当の精神お
よび範囲の内にあるものとして包含するものである。While preferred embodiments of the invention have been shown and described,
It will be apparent to those skilled in the art that many changes and modifications may be made in its boundary aspects without departing from the invention. It is therefore intended that the appended claims cover all such changes and modifications as fall within the true spirit and scope of the invention.
第1図はこの発明に従ったインピーダンス測定装置のブ
ロック図である。
第2図はこの発明のより詳細なブロックおよび概略の図
である。
第3図は測定されたインピーダンスの関数としての、こ
の方法および装置に従った測定の誤差〕く一センテージ
をプロンl−したカーブである。
図において12は増幅器、14は未知インピーダンス、
16は既知インピーダンス、18はD/Aコンバータ、
21は減衰入力、22はコンノ(レータ、24は連続近
似レジスタ、26はタップである。FIG. 1 is a block diagram of an impedance measuring device according to the present invention. FIG. 2 is a more detailed block and schematic diagram of the invention. FIG. 3 is a plot of the error of measurements according to this method and apparatus as a function of the measured impedance. In the figure, 12 is an amplifier, 14 is an unknown impedance,
16 is a known impedance, 18 is a D/A converter,
21 is an attenuation input, 22 is a controller, 24 is a continuous approximation register, and 26 is a tap.
Claims (12)
により前記数の値を変え、 前記インピーダンスにかかる降下に対応する電圧を前記
の積と比較し、 かつ最後に言及された電圧と前記積とが予め定める関係
にあるときを示し、 かつ前記予め定められた関係が達成されたとき、前記イ
ンピーダンスを示すために前記数が用いられる、方法。(1) A method of measuring an impedance value, comprising: applying a first voltage; applying the product of the first voltage and a selected number; and varying the value of the number through a series of steps; compare the voltage corresponding to the drop with said product, and indicate when the last mentioned voltage and said product are in a predetermined relationship, and when said predetermined relationship is achieved, determine the impedance; The method in which said number is used to indicate.
他の標準インピーダンスと直列の前記インピーダンスに
印加する工程を含み、前記数が第1の言及されたインピ
ーダンスと前記他の標準インピーダンス間の比率に比例
している、特許請求の範囲第1項記載の方法。(2) applying said first voltage to said impedance in series with another standard impedance for carrying a common current, said number being the first mentioned impedance and said other standard impedance; 2. A method according to claim 1, wherein the ratio between
1の電圧と選択された数の積を与え、第1の値から最後
の値まで値による方法で進む連続した段階によって前記
選択された数の部分を生成し、 前記第1の電圧と連続段階にある前記選択された数との
積を前記第1の電圧と比較し、 かつ予め定められた比較に応答して前記数の部分を前記
インピーダンスの表示として含める方法。(3) A method of measuring an impedance value, the method comprising: providing a first voltage; coupling the first voltage to the impedance; providing a product of the first voltage and a selected number; generating portions of said selected number by successive steps proceeding in a value-by-value manner from one value to a last value; and including said number of portions as an indication of said impedance in response to a predetermined comparison.
求の範囲第3項に記載の方法。4. The method of claim 3, wherein the number portions include individual digits.
ーダンスの値を決定する方法であって:回路の第1の電
圧を、直列の前記第1のインピーダンスと標準インピー
ダンスに印加し、 前記第1の電圧をディジタル入力値に従って可変的に減
衰させ、 各ディジットが減衰の連続した程度を表わす、前記ディ
ジタル入力値のディジットを、予め定められた順序で与
える連続近似により、前記ディジタル入力値を生成し、 可変的に減衰した第1の電圧を前記第1のインピーダン
スにかかる電圧降下と比較し、それに応答して、ディジ
タル入力値の生成を引き起こし、連続したディジットを
、減衰された第1の電圧を前記電圧降下の等価値にもた
らす予め定められた境界の中にあるものとして含め、前
記ディジタル値が前記標準インピーダンスに比例する前
記第1のインピーダンスを表わすような方法。(5) A method for determining a value of a first impedance proportional to a value of a standard impedance, the method comprising: applying a first voltage of a circuit to the first impedance and the standard impedance in series; variably attenuating the voltage in accordance with the digital input value, generating the digital input value by successive approximation providing digits of the digital input value in a predetermined order, each digit representing a successive degree of attenuation; comparing a variably attenuated first voltage to a voltage drop across said first impedance and responsively causing the generation of a digital input value to output a sequence of digits to said attenuated first voltage; the digital value representing the first impedance proportional to the standard impedance;
、 前記アナログ値を前記インピーダンスに関連して生じた
電圧と比較し、前記アナログ値が前記インピーダンスに
関連して生じた前記電圧と予め定められた比較された関
係を有するまで、前記連続近似レジスタのディジタル出
力を変え、 前記ディジタル出力を前記インピーダンスの尺度として
用いる方法。(6) A method for measuring an impedance value, comprising: converting a digital output of a continuous approximation register into an analog value; comparing the analog value with a voltage developed in relation to the impedance; and determining that the analog value is related to the impedance. and using the digital output as a measure of the impedance.
基準入力を与え、また前記インピーダンスを通して電流
を与える、特許請求の範囲第6項に記載の方法。7. The method of claim 6, wherein the same voltage source is applied to provide a reference input to the continuous approximation register and to provide a current through the impedance.
1の言及されたインピーダンスと直列に結合し、前記第
1の言及されたインピーダンスに関連して生じた前記電
圧が前記インピーダンス間の相互接続で引出され、前記
ディジタル出力が前記標準インピーダンス値と比例する
前記第1の言及されたインピーダンス値を表わす、特許
請求の範囲第7項に記載の方法。(8) coupling a standard impedance in series with a first mentioned impedance for receiving said current, said voltage developed in relation to said first mentioned impedance being drawn at an interconnection between said impedances; 8. The method of claim 7, wherein the digital output represents the first mentioned impedance value proportional to the standard impedance value.
て: 第1の電圧を与える手段と、 回路の前記第1の電圧を前記第1のインピーダンスと結
合する手段と、 前記第1の電圧と選択された値の積を与える手段と、 連続のディジタル段階によって前記選択された値を生成
する手段と、 各段階における前記第1の電圧と前記選択された値の積
と比較した前記第1のインピーダンスに係る電圧に応答
して、予め定められた比較が達成されたかどうかを決定
し、それによって前記段階のディジットを、前記第1の
インピーダンスを示す最終ディジタル値に含める、比較
の手段 とを含む装置。(9) An apparatus for measuring the value of a first impedance, comprising: means for applying a first voltage; means for coupling the first voltage of a circuit with the first impedance; and the first voltage. means for producing the selected value by successive digital steps; and comparing the first voltage at each step with the product of the selected value. means for determining whether a predetermined comparison has been achieved in response to a voltage across the impedance of the first impedance, thereby including the digits of said step in a final digital value indicative of said first impedance; Equipment including.
ピーダンス値を決定するインピーダンス測定装置であっ
て: 電圧基準を与える手段と、 前記第1のインピーダンスと前記標準インピーダンスを
前記電圧基準に直列に結合する手段と、前記電圧基準を
減衰の入力として受取るプログラマブル減衰手段であっ
て、前記プログラマブル減衰手段が予め定められたディ
ジタル順序で並べられた複数個の減衰決定入力を有する
ものと、連続した値を有するディジタル出力の連続を与
えるように適合された連続近似レジスタであって、前記
ディジタル出力が前記プログラマブル減衰手段の減衰決
定入力を与えるように結合されたものと、 前記プログラマブル減衰手段の出力を前記第1のインピ
ーダンスと前記のインピーダンスの間のタップにおける
電圧と比較して、前記連続近似レジスタに変換決定入力
を供給し、前記タップにおける電圧と固定した関係に減
衰された前記電圧基準をもたらす手段であって、前記連
続近似レジスタの最終ディジタル出力が前記標準インピ
ーダンスの値に比例する前記第1のインピーダンスの値
を表わすもの、 とを含む装置。(10) An impedance measuring device for determining a first impedance value proportional to a standard impedance value, comprising: means for providing a voltage reference; and coupling the first impedance and the standard impedance in series to the voltage reference. means; and programmable attenuation means receiving said voltage reference as an attenuation input, said programmable attenuation means having a plurality of attenuation determining inputs arranged in a predetermined digital order, and having a continuous value. a continuous approximation register adapted to provide a succession of digital outputs, said digital output coupled to provide an attenuation determining input for said programmable attenuation means; means for providing a conversion decision input to said continuous approximation register to provide said voltage reference attenuated to a fixed relationship with the voltage at said tap, , wherein the final digital output of the continuous approximation register represents a value of the first impedance that is proportional to a value of the standard impedance.
を含む、特許請求の範囲第1項に記載の装置。11. The apparatus of claim 1, wherein the programmable attenuation means comprises an R/2R network.
=Zr((2^n/N)−1)によって前記連続近似レ
ジスタの最終ディジタル出力Nおよび前記標準インピー
ダンスの値Zrと関連している、特許請求の範囲第1項
に記載の装置。(12) The value Zx of the first impedance is expressed by the formula Zx
2. The device of claim 1, wherein the final digital output N of the continuous approximation register and the value Zr of the standard impedance are related by =Zr((2^n/N)-1).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66862284A | 1984-11-05 | 1984-11-05 | |
US668622 | 1984-11-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61114173A true JPS61114173A (en) | 1986-05-31 |
Family
ID=24683099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24378085A Pending JPS61114173A (en) | 1984-11-05 | 1985-10-30 | Method and device for measuring impedance value |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS61114173A (en) |
DE (1) | DE3535130A1 (en) |
GB (1) | GB2166555B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716361A (en) * | 1984-11-05 | 1987-12-29 | John Fluke Mfg. Co., Inc. | Capacitance measuring method and apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4927253A (en) * | 1972-07-03 | 1974-03-11 | ||
JPS55118603A (en) * | 1979-03-06 | 1980-09-11 | Hokuriku Elect Ind | Electric resistance selector |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB635674A (en) * | 1948-03-23 | 1950-04-12 | Marconi Instruments Ltd | Improvements in or relating to wheatstone bridge resistance measuring circuits |
GB797542A (en) * | 1955-08-11 | 1958-07-02 | Ass Elect Ind | Improvements relating to bridge network balance detectors |
GB969384A (en) * | 1962-05-25 | 1964-09-09 | Secr Aviation | Analogue-to-digital converters |
GB1085807A (en) * | 1964-09-04 | 1967-10-04 | Kabushikikaisha Tokyo Keiki Se | Analog-to-digital conversion system |
GB1542258A (en) * | 1976-09-29 | 1979-03-14 | Tait D | Ac bridges |
US4323972A (en) * | 1980-03-10 | 1982-04-06 | Sencore, Inc. | Ohm meter with automatic lead resistance compensation |
DE3027255A1 (en) * | 1980-07-18 | 1982-02-11 | Robert Bosch Gmbh, 7000 Stuttgart | EVALUATION FOR SHORT CIRCUIT RINGS |
CA1181256A (en) * | 1981-10-05 | 1985-01-22 | Combustion Engineering, Inc. | Bridge for reactive detector circuit |
-
1985
- 1985-09-30 GB GB08524078A patent/GB2166555B/en not_active Expired
- 1985-10-02 DE DE19853535130 patent/DE3535130A1/en not_active Withdrawn
- 1985-10-30 JP JP24378085A patent/JPS61114173A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4927253A (en) * | 1972-07-03 | 1974-03-11 | ||
JPS55118603A (en) * | 1979-03-06 | 1980-09-11 | Hokuriku Elect Ind | Electric resistance selector |
Also Published As
Publication number | Publication date |
---|---|
GB8524078D0 (en) | 1985-11-06 |
GB2166555A (en) | 1986-05-08 |
DE3535130A1 (en) | 1986-05-07 |
GB2166555B (en) | 1988-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716361A (en) | Capacitance measuring method and apparatus | |
JPH0345581B2 (en) | ||
US5243537A (en) | Method and apparatus for rapid measurement of AC waveform parameters | |
US4646248A (en) | Insulation analyzer apparatus and method of use | |
JP2003028900A (en) | Non-contact voltage measurement method and apparatus | |
US3926056A (en) | Conductivity, temperature and pressure measuring system | |
EP0047090B1 (en) | Method of and apparatus for converting an analogue voltage to a digital representation | |
JPS61114173A (en) | Method and device for measuring impedance value | |
Bucci et al. | The performance test of a piecewise-linear A/D converter | |
JPH0415564A (en) | Capacitance measuring circuit | |
RU2214609C2 (en) | Procedure measuring components of complex impedance of two-terminal network and voltage across it | |
SU742814A2 (en) | Ac-to-dc voltage converter | |
JP3495179B2 (en) | Method for measuring characteristics of D / A converter and unit for measuring characteristics of D / A converter | |
JPH04110669A (en) | Sampling-type measuring equipment | |
JP2592006Y2 (en) | Insulation resistance / voltage converter | |
SU1150579A1 (en) | Device for measuring current divider relative error | |
SU1058048A1 (en) | Device for automatic measuring of conversion characteristic of high-speed analog/digital converter | |
SU1693566A1 (en) | Device for determining capacitance and tangent of dielectric losses of capacitors | |
SU1075192A1 (en) | Method of measuring electrical values of active resistance,inductivity and capacity | |
JPH0237549B2 (en) | BEKUTORUDENATSUHIKEI | |
SU1232962A1 (en) | Digital thermometer | |
JPH0568135U (en) | DA converter test equipment | |
JPS61149869A (en) | Waveform analytic system | |
SU976394A1 (en) | Digital voltmeter | |
JPH07318610A (en) | Measuring device of switching loss |