JPS61107506A - Digital signal reproducing device - Google Patents
Digital signal reproducing deviceInfo
- Publication number
- JPS61107506A JPS61107506A JP22774784A JP22774784A JPS61107506A JP S61107506 A JPS61107506 A JP S61107506A JP 22774784 A JP22774784 A JP 22774784A JP 22774784 A JP22774784 A JP 22774784A JP S61107506 A JPS61107506 A JP S61107506A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- area
- circuit
- digital signal
- tracking control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル信号の再生装置に係り、特に(ロ
)転ヘッド型磁気記録装置の再生装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a digital signal reproducing apparatus, and more particularly to a reproducing apparatus for a rotating head type magnetic recording apparatus.
回転ヘッドを用いて磁気テープ上にPCM信号を記録す
る回転ヘッド型磁気記録装置ではPCM信号をバースト
状に記録している。A rotary head type magnetic recording device that records PCM signals on a magnetic tape using a rotary head records the PCM signals in a burst form.
したがって、再生時にはPCM信号の記録されている領
域を判別する必要がある。Therefore, during reproduction, it is necessary to determine the area in which the PCM signal is recorded.
この領域を判別する方法としては、従来、特開昭58−
102!107号に記載のように回転ドラムの位置を基
準としていた。しかし、回転ドラムの位置の精度は、回
転ドラムの機械的なN度に依存しており、互換性を考慮
すると十分な精度を得ることができない。Conventionally, the method for determining this area is as follows:
The position of the rotating drum was used as a reference as described in No. 102!107. However, the accuracy of the position of the rotating drum depends on the mechanical N degree of the rotating drum, and sufficient accuracy cannot be obtained when compatibility is taken into consideration.
本発明の目的に、再生時に信号領域を正確に判別するこ
とのできるディジタル信号再生装置を提供することにあ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a digital signal reproducing device that can accurately determine a signal region during reproduction.
〔発明の概要〕
本発明のディジタル信号再生装置は、各トラ、りに記録
されているトラッキング制御信号(1トラックに2箇所
記録されている信号で、再生時に再生ヘッドが正確にト
ラックをとらえるために用いられろ。)を基準として、
信号領域を判別することにより、ディジタル信号の再生
を正確かつ容易に行うようにしたものである。[Summary of the Invention] The digital signal reproducing device of the present invention uses a tracking control signal recorded on each track (a signal recorded at two locations on one track) so that the playback head accurately captures the track during playback. Used as a standard.)
By determining the signal region, digital signals can be reproduced accurately and easily.
以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.
第1図は回転ヘッド型PCMレコーダの再生装置である
。同図において、1は$気テープ、2は回転ヘッド、4
は再生回路、5はデータ識別回路、6は回転ヘッド2の
テープトラッキングを制御するサーボ回路、7はトラッ
キング制御信号検出回路、8はトラック中のデータ領域
を判別する信号を生成する判別回路、9は同期信号およ
びデータブロックの番号を検出する同期−□
信号・ブロックアドレス検出回路、10は復調回路、1
1はデータ記憶用のRAM(ランダムアクセスメモリ)
、12はRAMアドレス切換え回路、13および15は
クロック発生回路、14は復調されたデータをRAM1
1に誉ぎ込むアドレスを指定するRAM書込みアドレス
制御回路、16は凡AM11に書込まれ℃いろデータの
訂正時および読出し時のアドレスを指定するR、AM訂
正読出しアドレス制御回路、17はエラーデータの検出
および訂正を行なうエラー訂正回路、18は各回路およ
び、RAMの間でのデータのやりとりを連絡するデータ
バス、19バニラ−訂正回路で訂正し得なかったデータ
誤りを補正するデータ補間回路、20はD/A (ディ
ジタル−アナログ)変換器、21はアナログ信号出力端
子である。FIG. 1 shows a reproducing device for a rotating head type PCM recorder. In the figure, 1 is a $900 tape, 2 is a rotating head, and 4 is a rotating head.
5 is a reproduction circuit, 5 is a data identification circuit, 6 is a servo circuit for controlling tape tracking of the rotary head 2, 7 is a tracking control signal detection circuit, 8 is a discrimination circuit for generating a signal for discriminating a data area in a track, 9 is a synchronization signal/block address detection circuit that detects the synchronization signal and data block number; 10 is a demodulation circuit; 1
1 is RAM (random access memory) for data storage
, 12 is a RAM address switching circuit, 13 and 15 are clock generation circuits, and 14 is the demodulated data to RAM1.
16 is a RAM write address control circuit that specifies the address to be corrected to 1, R is an AM correction read address control circuit that specifies the address when correcting and reading data written in AM11, and 17 is error data. 18 is a data bus that communicates data exchange between each circuit and the RAM; 19 is a data interpolation circuit that corrects data errors that cannot be corrected by the vanilla correction circuit; 20 is a D/A (digital-analog) converter, and 21 is an analog signal output terminal.
磁気テープ上に記録されているディジタル信号′は、回
転ヘッドにより再生された後、再生回路4において波形
等化および増幅を行ない、更にデータ識別回路5により
データの分離およびデータの識別を行なう。After the digital signal ' recorded on the magnetic tape is reproduced by a rotary head, the reproduction circuit 4 performs waveform equalization and amplification, and the data identification circuit 5 performs data separation and data identification.
また、青虫回路4からの再生信号は、トラッキング制御
信号検出回路7に人力され、トラッキング制御信号の検
出を行ない、検出されたトラッキング制御信号はトラッ
キングを制御するサーボ回路6に入力あれる。Further, the reproduced signal from the caterpillar circuit 4 is input to a tracking control signal detection circuit 7 to detect a tracking control signal, and the detected tracking control signal is input to a servo circuit 6 that controls tracking.
データ識別回路5からの出力信号は、復調回路10によ
り復調され、同時に同期信号ブロックアドレス検出回路
9により、同期信号の検出およびブロックアドレスの検
出を行なう。The output signal from the data identification circuit 5 is demodulated by a demodulation circuit 10, and at the same time, a synchronization signal block address detection circuit 9 detects a synchronization signal and a block address.
また、この時にトラッキング制御信号検出回路7により
検出されたトラッキング制御信号はサーボ回路6に入力
されると同時に判別回路8に入力される。判別回路8で
は、トラッキング制御信号を基準にしてデータ識別回路
5の出力をデータ信号領域とデータ信号以外の領域とに
判別するデータ領域判別信号を生成する。データ領域判
別信号は、同期信号・ブロックアドレス検出回路9およ
びRAM書込みアドレス制御回路14に入力される。同
期信号・ブロックアドレス検出回路9およびRAM書込
みアドレス制御回路14は、データ領域判別信号が11
′の時にのみ動作を行ない、検出した同期信号およびブ
ロックアドレスを基準としてRAM書込みのためのアド
レスを指定し、H,AM 11に復調回路10からの復
調データバス1Bを通して書込む。Further, the tracking control signal detected by the tracking control signal detection circuit 7 at this time is input to the servo circuit 6 and simultaneously input to the discrimination circuit 8. The discrimination circuit 8 generates a data area discrimination signal that discriminates the output of the data discrimination circuit 5 into a data signal area and a non-data signal area based on the tracking control signal. The data area determination signal is input to the synchronization signal/block address detection circuit 9 and the RAM write address control circuit 14. The synchronization signal/block address detection circuit 9 and the RAM write address control circuit 14 have a data area determination signal of 11.
It operates only when ', specifies an address for RAM writing based on the detected synchronization signal and block address, and writes it to H, AM 11 through the demodulation data bus 1B from the demodulation circuit 10.
R,AMllに書込まれたデータは、RAM読出し・訂
正アドレス制御回路16により制御されエラー訂正回路
17によりエラー訂正を施された後、データ補間回路1
9に送られる。そして、データ補間回路19により、平
均値補間や前値保持等の処理を行ないD/A変換器20
によりアナログ信号に変換され出力される。The data written in R, AMll is controlled by the RAM read/correction address control circuit 16 and subjected to error correction by the error correction circuit 17, and then sent to the data interpolation circuit 1.
Sent to 9th. Then, the data interpolation circuit 19 performs processing such as average value interpolation and previous value retention, and the D/A converter 20
is converted into an analog signal and output.
データ識別回路5からの出力信号において、データ信号
領域とデータ信号以外の領域とを区別するウィンドウを
設け、復調データのRAMへの薔込みを制御することに
よりデータ信号のRAMへの書込みが良好に行なわれる
ことが特開昭58−102307号により明らかにされ
ている。In the output signal from the data identification circuit 5, a window is provided to distinguish between a data signal area and a non-data signal area, and by controlling the writing of demodulated data into the RAM, the writing of the data signal into the RAM is improved. This is disclosed in Japanese Patent Laid-Open No. 102307/1983.
しかし、上記ウィンドウは、回転ヘッドの位置を基準と
して定めていたために機械的精度に依存しなければなら
なかった。However, since the window was determined based on the position of the rotating head, it had to rely on mechanical precision.
本発明は上記ウィンドウの基準をトラッキング制御信号
にすることを特徴としており、これによりウィンドウの
位置を正確なものとしている。The present invention is characterized by using a tracking control signal as the reference for the window, thereby making the position of the window accurate.
すなわち、トラッキング制御信号を基準としたウィンド
ウでデータ信号のRAMへの書込みを制御することによ
りデータの再生を正確に行なうことができる。That is, data can be reproduced accurately by controlling the writing of data signals into the RAM using a window based on the tracking control signal.
第2図は第1図の再生装置によって再生を行なう磁気テ
ープ上の記録パターンの一例である。FIG. 2 shows an example of a recording pattern on a magnetic tape that is reproduced by the reproducing apparatus of FIG.
同図において、22はトラックマージン、25はPCM
信号を記録する領域、24および25はPCM信号に関
連したSub −(::ode信号を記録する領域、2
6および27は回転ヘッドが正確なトラッキングを行な
うために用いる時分割のトラッキング制御信号を記録す
る領域、2日はプリアングル信号を記録する領域、29
はヘッドの走査方向、50はデータ信号中の1ブロック
を示す領域、31は1ブロック中の同期信号を記録する
領域、32は制御1+
信号を記録する領域、33はブロックアドレスを記録す
る領域、34はデータ領域である。In the same figure, 22 is the track margin, 25 is the PCM
Areas 24 and 25 are areas for recording signals, and areas 24 and 25 are areas for recording Sub-(::ode signals related to PCM signals.
6 and 27 are areas for recording time-sharing tracking control signals used by the rotary head to perform accurate tracking; 2nd is an area for recording pre-angle signals; 29
is the scanning direction of the head, 50 is an area indicating one block in a data signal, 31 is an area for recording a synchronization signal in one block, 32 is an area for recording a control 1+ signal, 33 is an area for recording a block address, 34 is a data area.
なお時分割トラッキング制御信号26および27は特開
昭58−122606号に明示されているようなトラッ
キングコントロール用のパイロット信号であり、プリア
ンプル信号2Bは特開昭58−145452に明示され
ているような同期信号である。The time-division tracking control signals 26 and 27 are pilot signals for tracking control as disclosed in Japanese Patent Laid-Open No. 58-122606, and the preamble signal 2B is a pilot signal as disclosed in Japanese Patent Laid-Open No. 58-145452. This is a synchronous signal.
PCM信号領域23は128ブロックで構成されており
、それぞれのブロックには同期信号31.制御信号32
.ブロックアドレス33が付加されている。制御信号3
2はサンプリング周波数、量子化ビッ計数等再生時に必
要な制御信号であり、ブロックアドレス33はブロック
が何番目であるかを示すアドレスである。再生時にはこ
のブロックアドレスを検出することによりブロックの位
置を判断する。The PCM signal area 23 is composed of 128 blocks, and each block has a synchronization signal 31. control signal 32
.. A block address 33 is added. Control signal 3
2 is a control signal necessary for reproduction such as sampling frequency and quantization bit count, and block address 33 is an address indicating the number of the block. During playback, the block position is determined by detecting this block address.
Sub −code信号領域24.25はそれぞれ8ブ
ロックで構成されており、ブロック構成はPCM信号領
域23と同じである。また、AFT信号領域26 、2
7はそれぞれ5ブロック、)−ノアンプル領域28は2
ブロック、トラックマージン22は11ブロックの長さ
になっている、第2図に示した1トラックは、全体で1
96ブロックの長さになっている。Each of the Sub-code signal areas 24 and 25 is composed of eight blocks, and the block configuration is the same as that of the PCM signal area 23. In addition, AFT signal areas 26 and 2
7 is 5 blocks each, )-no ampoule area 28 is 2 blocks.
The block and track margins 22 are 11 blocks long, and one track shown in FIG. 2 has a total length of 11 blocks.
It is 96 blocks long.
第3図はデータ領域判別信号のタイミングチャートであ
る。同図において、35は回転ヘッド出力信号、36は
再生データ信号、57′はトラッキング制御信号、3日
はデータ領域判別信号、39はトラック走査区間である
。FIG. 3 is a timing chart of the data area discrimination signal. In the figure, 35 is a rotary head output signal, 36 is a reproduced data signal, 57' is a tracking control signal, 3rd is a data area discrimination signal, and 39 is a track scanning section.
第2図の記録パターンJ家、回転ヘッド出力信号35の
ヘッド走査区間39に相当するもので、本実施例ではヘ
ッド2個用い、巻き付は角を90″としているので回転
ヘッド信号35では、ヘッド走査区間39は180°毎
に90°表われている。回転へ、ド出力信号35より、
ディジタルデータの再生を行なうと、再生データ信号5
6が得られる。This corresponds to the head scanning section 39 of the recording pattern J in FIG. The head scanning section 39 is expressed by 90° every 180°.From the rotation output signal 35,
When reproducing digital data, the reproduced data signal 5
6 is obtained.
また、回転ヘッド出力信号35よりトラッキング制御信
号の検出を行なうとトラッキング制御67が得られる。Further, when a tracking control signal is detected from the rotary head output signal 35, a tracking control 67 is obtained.
PCM信号領域23.8ub −(’ode信号領域2
4オヨび25.トラッキング制御信号26および27の
寿生信号上での位置関係は第2図のようになっている。PCM signal area 23.8ub - ('ode signal area 2
4 Oyobi 25. The positional relationship of the tracking control signals 26 and 27 on the longevity signal is as shown in FIG.
しかし、記録されているPCM信号、 S u b −
Code信号、トラッキング制御信号は磁気テープ上の
トラックにおいて粘体的な位置がヘッドの組立精度等に
より変動する。However, the recorded PCM signal, S u b -
The viscous position of the code signal and the tracking control signal on the track on the magnetic tape varies depending on the assembly accuracy of the head and the like.
従って、異なる装置によって記録されたテープについて
回転ヘッドの位置を基準にしてデータ領域を判別すると
、実際の領域とは異なる可能性がある。Therefore, if the data area is determined based on the position of the rotary head for tapes recorded by different devices, the data area may be different from the actual area.
これに対し、トラック上での上記信号相互の相対的な位
置は一定で変化がない。そこで本発明では、同一トラッ
ク上に記録されているトラッキング制御信号26および
27を用いてデータ領域を判別することにより、実際の
データ領域と等しいデータ領域判別信号38を生成する
ことができる。In contrast, the relative positions of the signals on the track are constant and do not change. Therefore, in the present invention, by determining the data area using the tracking control signals 26 and 27 recorded on the same track, it is possible to generate the data area determination signal 38 that is equal to the actual data area.
第4図は、データ領域判別信号の生成回路8である。同
図において、40および41はトラッキング制御信号入
力4子、43はORゲート、44はロード信号入力端子
、45および46はカウンタに与えろロード11M入力
端子、49は切換え回路、50はカウンタのロード値入
力端子、51はクロックまたは同期信号310入力端子
、52ハカウンタのクロック入力端子、56はカウンタ
、54はデータ領域を設定するデコーダ、55はデータ
領域判別信号出力端子である。トラッキング制御信号入
力端子40,41にはそれぞれトラッキング制御信号2
6および27の検出信号が入力される。カウンタ55は
、クロック入力端子52に、クロック発生回路13から
のクロックまたは、データ信号より検出された同期信号
31が加えられ、回転ヘッド180″相当のブロック、
本実施例では、392ブロックを数えるカウンタである
。デコーダ54はカウンタ53の値によりデータの領域
を11′、それ以外の領域を′φ′とするデータ領域判
別信号を出力する。FIG. 4 shows the data area discrimination signal generation circuit 8. In FIG. In the figure, 40 and 41 are four tracking control signal inputs, 43 is an OR gate, 44 is a load signal input terminal, 45 and 46 are load 11M input terminals to be applied to the counter, 49 is a switching circuit, and 50 is a load value of the counter. Input terminals 51 are clock or synchronization signal 310 input terminals, 52 are clock input terminals of a counter, 56 are counters, 54 are decoders for setting data areas, and 55 are data area discrimination signal output terminals. Tracking control signal input terminals 40 and 41 each receive tracking control signal 2.
Detection signals 6 and 27 are input. The counter 55 receives a clock from the clock generation circuit 13 or a synchronization signal 31 detected from a data signal to a clock input terminal 52, and a block corresponding to the rotary head 180''.
In this embodiment, it is a counter that counts 392 blocks. The decoder 54 outputs a data area discrimination signal which indicates the data area as 11' and other areas as 'φ' according to the value of the counter 53.
トラッキング制御信号入力端子40にトラッキング制御
信号26の検出信号が入力されると、OR)・′1
ゲート44を介してカウンタ53のロードを行なうロー
ド信号となる。この時、同時に切換え回路49はトラッ
キング制御信号26人力時のカウンタロード値を選択す
る。トラッキング制御信号よりPCM信号領域までのプ
ロワク数はデコーダにより設定されているので、トラッ
キング制御信号26が検出された時に本来のカウンタ値
つまりトラッキング制御信号時におけるカウンタのある
べき値をロード値として与えることにより、カウンタを
実際のデータ信号に則して動作させることが可能となる
。このカウンタ53の値をデコーダ54に入力すること
により、PCM信号領域が確定する。同様にしてトラッ
キング制御信号27の検出信号がロード信号となると、
トラッキング制御信号27時におけるカウンタのあるべ
き値がロード値として選択されカウンタ53にロードさ
れる。When the detection signal of the tracking control signal 26 is input to the tracking control signal input terminal 40, it becomes a load signal for loading the counter 53 via the OR)·′1 gate 44. At this time, the switching circuit 49 simultaneously selects the counter load value of the tracking control signal 26 at the time of manual operation. Since the number of pro-clocks from the tracking control signal to the PCM signal area is set by the decoder, when the tracking control signal 26 is detected, the original counter value, that is, the value that the counter should be at the time of the tracking control signal, is given as the load value. This makes it possible to operate the counter in accordance with the actual data signal. By inputting the value of this counter 53 to the decoder 54, the PCM signal area is determined. Similarly, when the detection signal of the tracking control signal 27 becomes a load signal,
The value that the counter should have at the time of the tracking control signal 27 is selected as the load value and loaded into the counter 53.
実際のデータ領域判別信号68はデータの領域より若干
広めに設定され、余裕を持たせている、これは回転ヘッ
ドの回転速度の変゛動、および磁気テープの伸び縮み等
のジッタを考慮したものである。The actual data area discrimination signal 68 is set slightly wider than the data area to provide some margin. This takes into account jitter such as fluctuations in the rotational speed of the rotating head and expansion and contraction of the magnetic tape. It is.
第2図で説明したように、各々の信号の占める領域のブ
ロック数は1トラック196ブロック中、PCM信号領
域23は128ブo ツク、5ub−(’ode信号領
域24.25は各々8フロツクであるが、ジッタの発生
によって、データ信号領域に最悪の場合180°の回転
で前後に1ブロック程度変動することがある。As explained in FIG. 2, the number of blocks in the area occupied by each signal is 128 blocks in the PCM signal area 23 and 8 blocks in each of the 5ub-('ode signal areas 24 and 25) out of 196 blocks in one track. However, due to the occurrence of jitter, in the worst case, the data signal area may fluctuate by about one block back and forth in a 180° rotation.
従って、データ領域判別信号のPCM信号領域では、実
際のPCM信号領域より前後に1ブロックずつ広げた領
域、すなわち130ブロック相尚の領域を設定しておけ
ばPCM信号を見逃すことなく正確な再生が行なえる。Therefore, in the PCM signal area of the data area discrimination signal, if you set an area that is one block wider before and after the actual PCM signal area, that is, an area of 130 blocks, accurate reproduction will be possible without missing any PCM signals. I can do it.
また、データ領域判別信号の5ub−Code信号領域
24は、1つ前のトラックのトラッキング制御信号27
を基準にしているので、ジッタも大きくなる。そこで、
信号領域を設定する場合には多少余裕を広げる必要があ
る。Furthermore, the 5ub-Code signal area 24 of the data area discrimination signal is the tracking control signal 27 of the previous track.
Since it is based on , the jitter will also be large. Therefore,
When setting the signal area, it is necessary to provide some margin.
本実施例では、8ub−(’ode信号領域24は前後
に1,5ブロックずつ広げた領域、すなわち11ブロッ
ク相当の領域を5ub−Code信号領域27として設
定している。In this embodiment, the 8ub-('ode signal area 24 is set as the 5ub-Code signal area 27 by extending 1.5 blocks forward and backward, that is, an area equivalent to 11 blocks.
上記のようにトラッキング制御信号を基準として生成し
たデータ領域判別信号38を用い、同期信号・ブロック
アドレス検出回路9.RAM書込みアドレス制御回路1
4を制御することによってデータの外生を正確に行なう
ことができる。Using the data area discrimination signal 38 generated based on the tracking control signal as described above, the synchronization signal/block address detection circuit 9. RAM write address control circuit 1
By controlling 4, data can be exogenously generated accurately.
本発明の他の実施例を第5図により説明する。Another embodiment of the present invention will be described with reference to FIG.
第5図はデータ領域判別信号の生成回路8でとる。同図
において、42は同期信号・プロ゛ツクアドレス検出回
路9からの信号を入力する端子、43はORゲート、4
4はロード信号人力端子、47はアドレス信号入力端子
、48はデコーダである。FIG. 5 is taken by the data area discrimination signal generation circuit 8. In the figure, 42 is a terminal for inputting a signal from the synchronization signal/block address detection circuit 9, 43 is an OR gate, and 4
4 is a load signal input terminal, 47 is an address signal input terminal, and 48 is a decoder.
トラッキング制御信号が入力されるとカウンタのロード
値がロードされデータ領域を決定する。When the tracking control signal is input, the load value of the counter is loaded and the data area is determined.
データ領域の始まりは、トラッキング制御信号を基準に
するので前述したように1ブロック分の余裕を待って決
定している。データ領域の終わりに、第4図の例ではデ
ータ領域をカウンタにより数えて決定している。Since the start of the data area is based on the tracking control signal, it is determined after waiting for one block's worth of margin, as described above. At the end of the data area, in the example of FIG. 4, the data area is counted and determined by a counter.
本実施例では、データ領域の始まりは同様にして決定す
るが、データ中に同期信号31やブロックアドレス32
を検出することにより正しいデータであると判断された
場合に、アドレス検出回路からの信号をカウンタのロー
ド信号とし、ブロックアドレス32の値をカウンタにロ
ードすることにより、より正確なデータ領域判別信号3
8を生成することができる。In this embodiment, the start of the data area is determined in the same way, but the synchronization signal 31 and block address 32 are included in the data.
If it is determined that the data is correct by detecting the data, the signal from the address detection circuit is used as the load signal of the counter, and by loading the value of the block address 32 into the counter, a more accurate data area discrimination signal 3 is generated.
8 can be generated.
また、トラッキング制御信号が欠落した場合にもデータ
領域判別信号38を正確に生成することができる。Furthermore, even if the tracking control signal is missing, the data area determination signal 38 can be generated accurately.
なお、ATF信号の代わりにプリアンプル信号を用いて
データ領域判別信号38を生成すること力;挙げられる
。Note that it is possible to generate the data area discrimination signal 38 using a preamble signal instead of the ATF signal.
第2図においてプリアンプル信号28は5ub−Cod
e 1信号24.PCM信号25. Sub −Cod
e2信号25の直前にある。従って、プリアンプル信号
27を基準にすると、より正確なデータ領域判別信号3
8を生成することができる。 、
6:本発明の第3の実施例を第6図により説明する。同
図において、56はトラッキング制御信号の有無を判断
するためのトラッキング制御信号の検出信号の入力端子
、57は回転ヘッドの回転により1回転毎に出力される
シリンダ位置検出信号の入力端子、5Bはロード信号の
切換え回路、59ハシリンダ位置検出信号をロード信号
とした時のロード値の入力端子である。トラッキング制
御信号26 、27が検出されている時には、カウンタ
のロード値は、トラッキング制御信号時のロード値入力
端子45.46よりの信号が切換え回路49により選択
され、カウンタ53は上記ロード値をロードして動作を
行なう。In FIG. 2, the preamble signal 28 is 5ub-Cod.
e 1 signal 24. PCM signal 25. Sub-Cod
It is located just before the e2 signal 25. Therefore, if the preamble signal 27 is used as a reference, a more accurate data area discrimination signal 3
8 can be generated. ,
6: A third embodiment of the present invention will be explained with reference to FIG. In the figure, 56 is an input terminal for a detection signal of a tracking control signal for determining the presence or absence of a tracking control signal, 57 is an input terminal for a cylinder position detection signal that is output every rotation by the rotation of the rotary head, and 5B is an input terminal for a detection signal of a tracking control signal, which is used to determine the presence or absence of a tracking control signal. Load signal switching circuit 59 is an input terminal for a load value when the cylinder position detection signal is used as a load signal. When the tracking control signals 26 and 27 are detected, the load value of the counter is selected by the switching circuit 49 from the load value input terminal 45, 46 at the time of the tracking control signal, and the counter 53 loads the load value. and perform the operation.
しかし、この時にトラッキング制御信号26゜27が検
出されないと、ロード信号が消失するためにロードが行
なわれない。However, if the tracking control signals 26 and 27 are not detected at this time, the load signal disappears and no loading is performed.
本実施例は、このような場合にも正しくカウンタを動作
させ、データ領域判別信号を生成することを特徴とする
、
トラッキング制御信号26.27が検出されない時、ト
ラッキング制御信号検出信号によりロード信号切換え回
路はカウンタ53のロード信号としてシリンダ位置検出
信号を選択する。この時同時にロード値としてシリンダ
位置検出信号入力時のロード値59が選択されカウンタ
53にロードされろ。カウンタ53はこの値よりカウン
トを始め、デコーダ54によりデータ領域判別信号が生
成される。The present embodiment is characterized in that even in such a case, the counter is operated correctly and a data area discrimination signal is generated. When the tracking control signals 26 and 27 are not detected, the load signal is switched by the tracking control signal detection signal. The circuit selects the cylinder position detection signal as the load signal for the counter 53. At this time, the load value 59 at the time of inputting the cylinder position detection signal is simultaneously selected as the load value and loaded into the counter 53. The counter 53 starts counting from this value, and the decoder 54 generates a data area discrimination signal.
従ってトラッキング制御信号が検出されない時にも、デ
ータ領域判別信号の基準をトラッキング制御信号よりシ
リンダ位置検出信号に切換えることにより正常な動作を
行なえる。Therefore, even when the tracking control signal is not detected, normal operation can be performed by switching the reference of the data area discrimination signal from the tracking control signal to the cylinder position detection signal.
本発明によれば、再生ディジタル信号中のPCM信号領
域およびSub −Code信号領域を正確に判別する
ことができろ。According to the present invention, it is possible to accurately discriminate the PCM signal region and the Sub-Code signal region in the reproduced digital signal.
従って、PCM信号およびSub −Code信号の再
生において正確な再生を行なえろ。Therefore, it is necessary to perform accurate reproduction of PCM signals and Sub-Code signals.
さらに、トラッキング制御信号が欠落した場合に、特開
昭58−102507に開示されているようなりリンダ
の位置を基準としてデータ領域判別信号38を生成する
方式に切換ることにより、トラッキング制御信号が欠落
した場合にも対処することができる。Furthermore, when the tracking control signal is lost, by switching to a method of generating the data area discrimination signal 38 based on the position of the cylinder as disclosed in JP-A-58-102507, the tracking control signal is lost. You can also deal with this situation.
第1図は本発明を用いた回転ヘッド型PCMレコーダの
肖生装置の一実施例を示すブロック図、第2図は磁気テ
ープ上のトラック記録パターンの一例を示す図、第3図
は第2図のトラック記録パターンを再生した信号および
得られたP CM −Sub −Code領域判別信号
を示すタイミングチャート図、第4図は第3図の判別信
号を生成する生成回路の一実施例を示すブロック図、第
5図は判別信号生成回路の他の実施例を示すブロック図
、第6図は判別信号生成回路のさらに他の実施例を示す
ブロック図である。
5・・・・・・データ識別回路、
7・・・・・・トラッキング制御信号検出回路、8・・
−・・判別回路、
9・・・・・・同期信号・ブロックアドレス検出回路、
14・・・・・・RAM書込みアドレス制御回路、23
・・・・・・PCM信号、
24……5ub−COde1信号、
25 ・・・−・Sub −Code 2信号、26.
27・・・・・・トラッキング制御信号、28・・・・
・・プリアンプル信号、
31・・・・・・同期信号、
32・・・・・・制御信号、
33・・・・・・ブロックアドレス、
34・・・・・・データ、
35・・・・・・回転ヘッド出力信号、56・・−・・
再生データ信号、
37・・・・・・ATF信号、
3日・・・・・・データ領域判別信号、39・・・・・
・トラック走査区間、
40.41・・・・・・トラッキング制御信号入力端子
、42・・・・・・アドレス検出信号入力端子、44・
・・・・・カウンタロード信号入力端子、45.46・
・・・・・ロード値入力端子、47・・・・・・アドレ
ス入力端子1.、、.48・・・・・・デコーダ、
49・・・・・・・切換え回路、
50・・・・・・カウンタロード値入力端子、52・・
・・・・カウンタクロ、り入力端子、53・・・・・・
カウンタ、
54・・・・・・デコーダ、
55・・・・・・データ領域判別信号出力端子、56・
・・・・・トラッキング制御信号検出信号入力端子、5
7・・・・・・シリンダ位置検出信号入力端子、5B・
・−・・ロード信号切換え回路、59・・・・・・ロー
ド値入力端子。FIG. 1 is a block diagram showing an example of a recording device for a rotary head type PCM recorder using the present invention, FIG. 2 is a diagram showing an example of a track recording pattern on a magnetic tape, and FIG. 4 is a timing chart showing a signal reproduced from the track recording pattern shown in the figure and the obtained PCM-Sub-Code area discrimination signal. FIG. 5 is a block diagram showing another embodiment of the discrimination signal generation circuit, and FIG. 6 is a block diagram showing still another embodiment of the discrimination signal generation circuit. 5... Data identification circuit, 7... Tracking control signal detection circuit, 8...
-... Discrimination circuit, 9... Synchronization signal/block address detection circuit,
14...RAM write address control circuit, 23
.....PCM signal, 24...5ub-COde1 signal, 25 ...-.Sub-Code 2 signal, 26.
27...Tracking control signal, 28...
...Preamble signal, 31...Synchronization signal, 32...Control signal, 33...Block address, 34...Data, 35... ... Rotating head output signal, 56...
Reproduction data signal, 37...ATF signal, 3rd...Data area discrimination signal, 39...
-Track scanning section, 40.41...Tracking control signal input terminal, 42...Address detection signal input terminal, 44.
...Counter load signal input terminal, 45.46.
...Load value input terminal, 47...Address input terminal 1. ,,. 48...Decoder, 49...Switching circuit, 50...Counter load value input terminal, 52...
...Counter clock, input terminal, 53...
Counter, 54...Decoder, 55...Data area discrimination signal output terminal, 56...
...Tracking control signal detection signal input terminal, 5
7...Cylinder position detection signal input terminal, 5B.
...Load signal switching circuit, 59...Load value input terminal.
Claims (1)
レスを付加して1ブロックとし、複数個の該ブロックと
少なくとも1個のトラッキング制御信号を1トラックの
記録信号として回転ヘッドにより磁気記録媒体上に記録
されたディジタル信号を再生するディジタル信号再生装
置において、再生信号よりディジタル信号を識別する識
別回路と、該識別回路により識別されたディジタル信号
を記憶する記憶回路と、ディジタル信号中の同期信号及
びブロックアドレスを検出する検出回路と、該検出回路
により検出された同期信号及びブロックアドレスを基準
として該記憶回路上のディジタル信号を記憶する場所を
決定する制御回路と、再生信号より該トラッキング制御
信号を検出するトラッキング信号検出回路と、該トラッ
キング信号検出回路により検出されたトラッキング制御
信号の位置よりディジタル信号の記録されている領域の
位置を推定し同期信号の検出及びディジタル信号の該記
憶回路への記憶を行なう期間を決定するディジタル信号
領域判別回路よりなることを特徴とするディジタル信号
再生装置。 2、特許請求の範囲第1項記載のディジタル信号再生装
置において、ディジタル信号の記憶されている領域の位
置の誰定を該検出回路により検出されたブロックアドレ
スにより行なうことを特徴としたディジタル信号再生装
置。 3、特許請求の範囲第1項記載のディジタル信号再生装
置において、トラッキング制御信号が欠落した時に回転
ヘッドの位置よりディジタル信号の記憶されている領域
の位置の推定を行なうことを特徴とするディジタル信号
再生装置。[Claims] 1. A synchronization signal and a block address are added to a plurality of digital signals to form one block, and the plurality of blocks and at least one tracking control signal are recorded as one track of recording signals by a rotary head. A digital signal reproducing device that reproduces a digital signal recorded on a magnetic recording medium includes an identification circuit that identifies a digital signal from a reproduced signal, a storage circuit that stores the digital signal identified by the identification circuit, and an identification circuit that identifies a digital signal from a reproduced signal; a detection circuit that detects a synchronization signal and a block address of a digital signal; a control circuit that determines a location where a digital signal is to be stored on the storage circuit based on the synchronization signal and block address detected by the detection circuit; A tracking signal detection circuit that detects a tracking control signal, and a position of an area where a digital signal is recorded is estimated from the position of the tracking control signal detected by the tracking signal detection circuit, and a synchronization signal is detected and the digital signal is stored. 1. A digital signal reproducing device comprising a digital signal region discriminating circuit that determines a period during which data is stored in the circuit. 2. The digital signal reproducing device according to claim 1, characterized in that the position of the area where the digital signal is stored is determined based on the block address detected by the detection circuit. Device. 3. The digital signal reproducing device according to claim 1, wherein the position of the area where the digital signal is stored is estimated from the position of the rotary head when the tracking control signal is lost. playback device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22774784A JPS61107506A (en) | 1984-10-31 | 1984-10-31 | Digital signal reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22774784A JPS61107506A (en) | 1984-10-31 | 1984-10-31 | Digital signal reproducing device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6771297A Division JP2852290B2 (en) | 1997-03-21 | 1997-03-21 | Digital signal reproduction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61107506A true JPS61107506A (en) | 1986-05-26 |
JPH0580749B2 JPH0580749B2 (en) | 1993-11-10 |
Family
ID=16865734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22774784A Granted JPS61107506A (en) | 1984-10-31 | 1984-10-31 | Digital signal reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61107506A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148609A (en) * | 1984-12-21 | 1986-07-07 | Canon Inc | Reproducing device |
JPS63167477A (en) * | 1986-12-27 | 1988-07-11 | Pioneer Electronic Corp | Magnetic recording and reproducing device |
JPS647376A (en) * | 1987-06-30 | 1989-01-11 | Mitsubishi Electric Corp | Rotary head type digital signal reproducing device |
JPS6443868A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Pcm signal reproducing device |
JPS6443869A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Pcm signal reproducing device |
JPH02173963A (en) * | 1988-11-10 | 1990-07-05 | Ampex Corp | Synchronization of recording medium feeder |
US5282096A (en) * | 1989-02-16 | 1994-01-25 | Victor Company Of Japan, Ltd. | Magnetic recording and playback apparatus |
JPH0636321U (en) * | 1992-10-12 | 1994-05-13 | 住友電設株式会社 | Floor outlet equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58122606A (en) * | 1982-01-14 | 1983-07-21 | Matsushita Electric Ind Co Ltd | Magnetic recorder and reproducer |
JPS58143432A (en) * | 1982-02-18 | 1983-08-26 | Sony Corp | Recording and reproducing device |
JPS5916111A (en) * | 1982-07-19 | 1984-01-27 | Sony Corp | Recording and reproducing device of pcm signal |
JPS59157810A (en) * | 1983-02-28 | 1984-09-07 | Sony Corp | Recording and reproducing method of pcm signal |
-
1984
- 1984-10-31 JP JP22774784A patent/JPS61107506A/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58122606A (en) * | 1982-01-14 | 1983-07-21 | Matsushita Electric Ind Co Ltd | Magnetic recorder and reproducer |
JPS58143432A (en) * | 1982-02-18 | 1983-08-26 | Sony Corp | Recording and reproducing device |
JPS5916111A (en) * | 1982-07-19 | 1984-01-27 | Sony Corp | Recording and reproducing device of pcm signal |
JPS59157810A (en) * | 1983-02-28 | 1984-09-07 | Sony Corp | Recording and reproducing method of pcm signal |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148609A (en) * | 1984-12-21 | 1986-07-07 | Canon Inc | Reproducing device |
JPS63167477A (en) * | 1986-12-27 | 1988-07-11 | Pioneer Electronic Corp | Magnetic recording and reproducing device |
JPS647376A (en) * | 1987-06-30 | 1989-01-11 | Mitsubishi Electric Corp | Rotary head type digital signal reproducing device |
JPS6443868A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Pcm signal reproducing device |
JPS6443869A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Pcm signal reproducing device |
JPH02173963A (en) * | 1988-11-10 | 1990-07-05 | Ampex Corp | Synchronization of recording medium feeder |
US5282096A (en) * | 1989-02-16 | 1994-01-25 | Victor Company Of Japan, Ltd. | Magnetic recording and playback apparatus |
JPH0636321U (en) * | 1992-10-12 | 1994-05-13 | 住友電設株式会社 | Floor outlet equipment |
Also Published As
Publication number | Publication date |
---|---|
JPH0580749B2 (en) | 1993-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0209141B1 (en) | Pcm signal recording and reproducing apparatus | |
JPH0770177B2 (en) | Digital signal reproducing device | |
KR850006958A (en) | Rotary head type PCM recording and playback method and system | |
US4700240A (en) | Digital data playback system | |
CA1291813C (en) | Apparatus for reproducing a digital signal | |
JPS61107506A (en) | Digital signal reproducing device | |
JPS6327793B2 (en) | ||
US4492989A (en) | Time base correcting apparatus | |
US4907107A (en) | Method for positioning a magnetic head in accordance with digital peak values corresponding to servo data and magnetic disk positioning apparatus for the same | |
US5124851A (en) | Data recording apparatus with recorded data verifying means | |
JPH0542069B2 (en) | ||
KR100336927B1 (en) | Apparatus and method for recording / reproducing digital signals | |
US5121264A (en) | Method and apparatus for reproduction of magnetic tape by using rotary drum heads | |
JP2852290B2 (en) | Digital signal reproduction device | |
JPH0754615B2 (en) | Error correction control device | |
JPH0449313B2 (en) | ||
EP0615239A1 (en) | Digital data recording apparatus | |
JP2730929B2 (en) | Playback device | |
JP2972360B2 (en) | Memory controller | |
JP2615499B2 (en) | Magnetic recording / reproducing device | |
JPS6040569A (en) | Reproducer of pcm signal | |
JPH0434231B2 (en) | ||
JPH0243242B2 (en) | ||
JP2959320B2 (en) | ID code detection method and ID code detection device | |
JP2800313B2 (en) | Image playback device |