JPS6090411A - フイルタ集積回路 - Google Patents
フイルタ集積回路Info
- Publication number
- JPS6090411A JPS6090411A JP58186776A JP18677683A JPS6090411A JP S6090411 A JPS6090411 A JP S6090411A JP 58186776 A JP58186776 A JP 58186776A JP 18677683 A JP18677683 A JP 18677683A JP S6090411 A JPS6090411 A JP S6090411A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- filters
- switch
- capacitance
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1295—Parallel-T filters
Landscapes
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、シリコンクエバ上などに＃成するモノリシ、
りＩＣ内にフィルタを集積化する場合に適したフィルタ
集積回路に関するものである。
りＩＣ内にフィルタを集積化する場合に適したフィルタ
集積回路に関するものである。
゛電気回路の集積化（モノ９シツクＩＣ化、以下単にＩ
Ｃ化と略す］が進むにつれ、外付のブロックフィルタの
ＩＣ化が、回路の小型化、低コスト化を実現する上で重
要な課題となりつつある。従来のフィルタは大部分がイ
ンダクタンスＬ、容ｆｉｃ、抵抗几で構成されているが
、インダクタンスＬはＩＣ化がむすかしく、Ｃ，Ｈのみ
で構成可能なアクティブフィルタがＩＣ化には適してい
る。第１肉はＴｓｖｉｎ−Ｔとしてよく知られたトラ、
プフィルタであシ、同図におして抵抗Ｒ１容量Ｃを Ｒｚ ＝几２＝２几３；几 Ｃ１＝＝ Ｃｘ ＝ Ｃｓ ／ ２ ＝ Ｃと選ぶとト
ラ、プ周波数 ｆｒは ｆｒ ＝ ’ −−−−−−−−−−−−−−−−−−
−一一一■２ＫＣ几 で表わされる。Ｖｉは入力、ｖｏは出力である。
Ｃ化と略す］が進むにつれ、外付のブロックフィルタの
ＩＣ化が、回路の小型化、低コスト化を実現する上で重
要な課題となりつつある。従来のフィルタは大部分がイ
ンダクタンスＬ、容ｆｉｃ、抵抗几で構成されているが
、インダクタンスＬはＩＣ化がむすかしく、Ｃ，Ｈのみ
で構成可能なアクティブフィルタがＩＣ化には適してい
る。第１肉はＴｓｖｉｎ−Ｔとしてよく知られたトラ、
プフィルタであシ、同図におして抵抗Ｒ１容量Ｃを Ｒｚ ＝几２＝２几３；几 Ｃ１＝＝ Ｃｘ ＝ Ｃｓ ／ ２ ＝ Ｃと選ぶとト
ラ、プ周波数 ｆｒは ｆｒ ＝ ’ −−−−−−−−−−−−−−−−−−
−一一一■２ＫＣ几 で表わされる。Ｖｉは入力、ｖｏは出力である。
斯る構成のトラ、ブフィルタをＩＣ化する場合、ばらつ
きの問題が生じる。すなわちＩＣ内の容量値、抵抗値は
、半導体内の不純物１ｌｌｌＩＩ（、マスクずれなどに
よるばらつきの影響を受け、−例として Ｃの絶対値 上２０％ 凡の絶対値 ±１５％ など大きな変動を有する。したがって第１図のトラップ
フィルタのトラップ周波数も第２図のようにａからｂの
範囲で変動し、上記例では最悪時ｆｒは±３５ｔｌｂ変
動することになり、実用化は極めて困難である。００対
策として、Ｉ（Ｊ−ツブ上でレーザトリミングなどによ
り抵抗値を変化さき、ばらつきを吸収することも実施さ
れているが、精度、歩留まりなどの点でまだ多くの問題
を残している。
きの問題が生じる。すなわちＩＣ内の容量値、抵抗値は
、半導体内の不純物１ｌｌｌＩＩ（、マスクずれなどに
よるばらつきの影響を受け、−例として Ｃの絶対値 上２０％ 凡の絶対値 ±１５％ など大きな変動を有する。したがって第１図のトラップ
フィルタのトラップ周波数も第２図のようにａからｂの
範囲で変動し、上記例では最悪時ｆｒは±３５ｔｌｂ変
動することになり、実用化は極めて困難である。００対
策として、Ｉ（Ｊ−ツブ上でレーザトリミングなどによ
り抵抗値を変化さき、ばらつきを吸収することも実施さ
れているが、精度、歩留まりなどの点でまだ多くの問題
を残している。
本発明の目的は、上記した従来の欠点をなくし、ＩＣ化
容１．１（、’比抵抗のばらつきを奴収し、かつ性能も
確保でさ・るフィルり集積回路を提供するにある。
容１．１（、’比抵抗のばらつきを奴収し、かつ性能も
確保でさ・るフィルり集積回路を提供するにある。
上記した目的を達成する１辷めに本発明では、抵抗値お
よび荏艙値の少なくとも一方が異なる複数個の並列フィ
ルタ回路と、これらの並列フィルνり回路を切換えるス
イッチを設けることにより、■Ｃ化容激、■Ｃ化抵抗の
ばらつきを吸収すること、さらに１０化谷量としてバリ
キャップを用いることによりばらつき吸収範囲の拡大、
精度の向上を達成することを特徴としている。
よび荏艙値の少なくとも一方が異なる複数個の並列フィ
ルタ回路と、これらの並列フィルνり回路を切換えるス
イッチを設けることにより、■Ｃ化容激、■Ｃ化抵抗の
ばらつきを吸収すること、さらに１０化谷量としてバリ
キャップを用いることによりばらつき吸収範囲の拡大、
精度の向上を達成することを特徴としている。
以下本発明を具体的実７＋！ｉνＵに基づき詳しく説明
する。第３図は本発明の一実〃布列を示したもので、Ｉ
ＣＩ内に２個のフィルタ２．６と切換スイッ、％４ 、
５およびスイッ：ｆ″４，５を制御する制御信号Ｖｓが
存在する。１スイッチ４，５はたとえばトランジスタス
イッを回路で構成される。
する。第３図は本発明の一実〃布列を示したもので、Ｉ
ＣＩ内に２個のフィルタ２．６と切換スイッ、％４ 、
５およびスイッ：ｆ″４，５を制御する制御信号Ｖｓが
存在する。１スイッチ４，５はたとえばトランジスタス
イッを回路で構成される。
６．７．８はＩＣピンである。フィルり２，３は容１ｃ
および抵抗几の少なくとも一方の１直が異なる同様な形
式のフィルタである。第３図の具体例を第４図に示す。
および抵抗几の少なくとも一方の１直が異なる同様な形
式のフィルタである。第３図の具体例を第４図に示す。
第４図においてフィルタ２．６は第１図に示したＴｗｉ
ｎ−Ｔ型トラップフィルタであシ、 フィルタ２では −１−一一一一 ■ ｆ ｒ １ ２ 、百「 フィルタ３では ”２” ２ ＩＣ／１（，１−−−−−’−Ｄのどとく
選ばれる。上記式■、■の条件はＩＣでは±１％の精度
で実現し得る。第４図において、第３図のスイッチ４に
相尚するものはトランジスタＱ３．Ｑ４、インバータ９
であり、スイッチ５に泪当するものはトランジスタＱ７
．Ｑ８である。＼第４図の構成では、制御信号−８がＨ
ｉｇｈの時トランジスタＱ３ホオン１トランジスタＱ４
はオフし、入力信号はフィルタ３に入力する。この時ト
ランジスタＱ７の々−ス電位はトランジスタＱ８のペー
ス電位よシ圓くなるためトランジスタＱ７がオフ、トラ
ンジスタＱ８がオンし。
ｎ−Ｔ型トラップフィルタであシ、 フィルタ２では −１−一一一一 ■ ｆ ｒ １ ２ 、百「 フィルタ３では ”２” ２ ＩＣ／１（，１−−−−−’−Ｄのどとく
選ばれる。上記式■、■の条件はＩＣでは±１％の精度
で実現し得る。第４図において、第３図のスイッチ４に
相尚するものはトランジスタＱ３．Ｑ４、インバータ９
であり、スイッチ５に泪当するものはトランジスタＱ７
．Ｑ８である。＼第４図の構成では、制御信号−８がＨ
ｉｇｈの時トランジスタＱ３ホオン１トランジスタＱ４
はオフし、入力信号はフィルタ３に入力する。この時ト
ランジスタＱ７の々−ス電位はトランジスタＱ８のペー
ス電位よシ圓くなるためトランジスタＱ７がオフ、トラ
ンジスタＱ８がオンし。
フィルタ３の出力がピンク（ＶＯ）に現われる。
制号信号ｖｓがＬｏｗの時は逆にフィルタ２の出力がピ
ンク（Ｖｏ）に現われる。今、第５図に示すようにフィ
ルり２のトラップ周波数ｆｒ＋を希望値ｉ。
ンク（Ｖｏ）に現われる。今、第５図に示すようにフィ
ルり２のトラップ周波数ｆｒ＋を希望値ｉ。
よシー１５％の値、フィルタ３のトラップ周波数ｆｒｙ
をｆｏよシ＋１５％の値に選んだとする。本発明に示し
た２系統のフィルタを用いない場合のばらつきは、 （１） ｆｏｉ−５５％ となる。これに対し本発明では、ｆｒｌおよびｆｒｌを
中心に±３５％ばらつくことになる。フィルタの具体的
切換方法の一例を第１２図を用いて説明する。
をｆｏよシ＋１５％の値に選んだとする。本発明に示し
た２系統のフィルタを用いない場合のばらつきは、 （１） ｆｏｉ−５５％ となる。これに対し本発明では、ｆｒｌおよびｆｒｌを
中心に±３５％ばらつくことになる。フィルタの具体的
切換方法の一例を第１２図を用いて説明する。
ＩＣの入力端子６を発振器１００と虚続し、ＩＣの出力
端子７．−を周波数判別器１０１と接続する。
端子７．−を周波数判別器１０１と接続する。
スイッチ１０３は、周波数判別器１０１の出力ｇが０の
時端子Ｌｏｗ側に、１の時端子Ｈ７ｇｈ ｍｌＪに切換
わる如く構成されてなるもので、初期設定でばｇが０、
すなわら制御信号Ｖ３をＬｏｗとし、フィルタ２を選択
する。
時端子Ｌｏｗ側に、１の時端子Ｈ７ｇｈ ｍｌＪに切換
わる如く構成されてなるもので、初期設定でばｇが０、
すなわら制御信号Ｖ３をＬｏｗとし、フィルタ２を選択
する。
発振器１０００周波数を変化させると、出力端子７には
、ｆｒ＋±６５％の範囲にトラップ周波数が存在するよ
うなフィルタ特性が得られる。このトラップ周波数ｆｔ
ｒａｐを周波数判別器１０１によって中心値ｆｒｔと比
較し、 λ ｆｔｒａｐ ＞ｆｒ＋ ならば ０ ｆｔｒａｐ≦ｆｒ２ ならば １ のような制御信号ｇを出力する。信号ｇが００時スイッ
チ１０３が端子Ｌｏｗ側に切換えられ、制御信号ｖｓは
Ｌｏｗにあり初期設定のままフィルり２を選択する。
、ｆｒ＋±６５％の範囲にトラップ周波数が存在するよ
うなフィルタ特性が得られる。このトラップ周波数ｆｔ
ｒａｐを周波数判別器１０１によって中心値ｆｒｔと比
較し、 λ ｆｔｒａｐ ＞ｆｒ＋ ならば ０ ｆｔｒａｐ≦ｆｒ２ ならば １ のような制御信号ｇを出力する。信号ｇが００時スイッ
チ１０３が端子Ｌｏｗ側に切換えられ、制御信号ｖｓは
Ｌｏｗにあり初期設定のままフィルり２を選択する。
制御信号ｇが１の時にはスイッチ１０３が端子Ｈｉｇｈ
側に切換えられ、制御信号ｖ３は）（ｉｇｈとなり、ス
イッチ４．５を介してフィルタ３が選択される。たとえ
ば第５図において、 ｆｔｒａｐ ” ｆ＋の場合は、フィルり２が選択され
、出力Ｖ□のトラ、プ周波数はｆｌとな・る。
側に切換えられ、制御信号ｖ３は）（ｉｇｈとなり、ス
イッチ４．５を介してフィルタ３が選択される。たとえ
ば第５図において、 ｆｔｒａｐ ” ｆ＋の場合は、フィルり２が選択され
、出力Ｖ□のトラ、プ周波数はｆｌとな・る。
ｆｔｒａｐ ＝ ｆ２の場合は、′フィルタ３が選択さ
れ、出力ｖｏのトラップ周波数はｆ２’となる。周波数
ｆ＋、ｆ２’は共に 目標１直 ｆｏに対しく２） ｆ
ｏ±２０％ の範［Ｃ入る。
れ、出力ｖｏのトラップ周波数はｆ２’となる。周波数
ｆ＋、ｆ２’は共に 目標１直 ｆｏに対しく２） ｆ
ｏ±２０％ の範［Ｃ入る。
スイッチ１０３はたとえば第１３図の如く構成される。
また、第１４図に示すように制御信号ｇが００時は（ａ
）のごとく制御信号ｖｓをＬｏｗ 、制御信号ｇが１の
時は（ｂ）のごとくＸ部分をレーザ装置（図示せず）に
てレーザカットして制御信号ＶＢをＨｉｇｈとすること
も可能である。ここでＶＣＣは電源である。
）のごとく制御信号ｖｓをＬｏｗ 、制御信号ｇが１の
時は（ｂ）のごとくＸ部分をレーザ装置（図示せず）に
てレーザカットして制御信号ＶＢをＨｉｇｈとすること
も可能である。ここでＶＣＣは電源である。
さらに精度を上げるには連列に設置するフィルタの数を
増せばよい。７ｔたしこの場合には■ＣＦｔ３素子数が
増加しコスト増加につながる。
増せばよい。７ｔたしこの場合には■ＣＦｔ３素子数が
増加しコスト増加につながる。
そこで第６図に示すように、Ｃ１〜Ｃ６をパリキャップ
で構成することが極めて有効である。
で構成することが極めて有効である。
ＩＣ内では素子間のペア性は精度が高く収れるので、′
４Ｉ数個の並列フィルタに用いられるパリキャップの印
加゛電圧を１つの制御電圧ｖｃにょシ可変させることが
可能である。１０は電圧ＶＣのためのＩＣビンである。
４Ｉ数個の並列フィルタに用いられるパリキャップの印
加゛電圧を１つの制御電圧ｖｃにょシ可変させることが
可能である。１０は電圧ＶＣのためのＩＣビンである。
第６図の例では、パリキャップのアノード側電位はトラ
ンジスタＱ５あるいはトランジスタＱ６のエミッタ電圧
に設定され、カソード側電位ｖｃを変化させることによ
シバリキャツプの印加１圧を変化させ、０１〜Ｃ６の値
を変えることができる。パリキャップとシテペース・エ
ミ、り容址を用いた場合、ｊ！ｏｇ Ｃｊ ＝ Ｋ −
（ｌ ｆｌｏｇ （φ十Ｖｊ ）ここで ＣＪ二ペース・エミ、り間接合容量 ＣＮ０）：バイアス０時のペース・エミッタ接合容址 ｖｊ：エミッタ・ペース電圧 （ダイオード逆バイアス゛電圧） φ ：ビルトイン電圧 ａ ： 電圧依存係数 Ｋ ＝ ｊ２ｏｇ （Ｃｊ （０） ／ ）と我わされ
、特性の一例をオフ図に示す。′電源′電圧を５Ｖとし
た場合、Ｖｊは０〜３Ｖの値を取ることかで＃ 、Ｃｊ
はｔｙｐ±２０％以上Ｉｌｖ変でよる。第４図、第５図
に示したフィルタの切換によシ、ばらつきは ｆｏ±２０％ となシ、さらに上記したパリキャップを併用すれは、Ｃ
，ｌ（のばらつきすべてを吸収することが可能になる。
ンジスタＱ５あるいはトランジスタＱ６のエミッタ電圧
に設定され、カソード側電位ｖｃを変化させることによ
シバリキャツプの印加１圧を変化させ、０１〜Ｃ６の値
を変えることができる。パリキャップとシテペース・エ
ミ、り容址を用いた場合、ｊ！ｏｇ Ｃｊ ＝ Ｋ −
（ｌ ｆｌｏｇ （φ十Ｖｊ ）ここで ＣＪ二ペース・エミ、り間接合容量 ＣＮ０）：バイアス０時のペース・エミッタ接合容址 ｖｊ：エミッタ・ペース電圧 （ダイオード逆バイアス゛電圧） φ ：ビルトイン電圧 ａ ： 電圧依存係数 Ｋ ＝ ｊ２ｏｇ （Ｃｊ （０） ／ ）と我わされ
、特性の一例をオフ図に示す。′電源′電圧を５Ｖとし
た場合、Ｖｊは０〜３Ｖの値を取ることかで＃ 、Ｃｊ
はｔｙｐ±２０％以上Ｉｌｖ変でよる。第４図、第５図
に示したフィルタの切換によシ、ばらつきは ｆｏ±２０％ となシ、さらに上記したパリキャップを併用すれは、Ｃ
，ｌ（のばらつきすべてを吸収することが可能になる。
第８図はパリキャップとしてペース・エミ。
夕接合容量を用いる場合のＩＣ１の断面構造を示したも
ので、 ｎｕｎ型半導体（シリコン） ｐ：ｐｉＪ半導体（シリコン） である。１１はエミ、り、１２はペース１３はコレクタ
、１４はサブストレートを表わす。コレクタ１３は電源
に接続されるため、第９図のようにＣｊの他にペース１
２と電源の間にＣ５が存在する。
ので、 ｎｕｎ型半導体（シリコン） ｐ：ｐｉＪ半導体（シリコン） である。１１はエミ、り、１２はペース１３はコレクタ
、１４はサブストレートを表わす。コレクタ１３は電源
に接続されるため、第９図のようにＣｊの他にペース１
２と電源の間にＣ５が存在する。
パリキャップとして使用できるのはＣ」であり１、Ｃ８
をＣｊに対して小さくしておく必要がある。
をＣｊに対して小さくしておく必要がある。
第１０図、第１１図は本発明の曲の実施例を示したもの
で、第３図の実施例と異なる点は、第１０図ではスイッ
チ４のみ、第１１図ではスイ。
で、第３図の実施例と異なる点は、第１０図ではスイッ
チ４のみ、第１１図ではスイ。
テ５のみが存在することである。この場合でもｖｏに、
フィルタ２あるいはフィルタ３の一方を通った信号が出
力される構成とすることが可能である。
フィルタ２あるいはフィルタ３の一方を通った信号が出
力される構成とすることが可能である。
また以上に述べた実施例では、パリキャップとしてトラ
ンジスタのペース・エミッタ接合容量を用いたが、ペー
ス・コレクタ、コレクタ・サブストレート間などの接合
荏虚を用いることもできる。
ンジスタのペース・エミッタ接合容量を用いたが、ペー
ス・コレクタ、コレクタ・サブストレート間などの接合
荏虚を用いることもできる。
以上述べたよう妃、抵抗値および容財値の少なくとも一
方が異なる複数個の並列フィルタ回路とこれらの並列フ
ィルり回路を切換えるスイッチを設けること、およびＩ
Ｃ化谷履としてペース・エミ、り間の接合容量をパリキ
ャップとして用いること罠より、ＩＣ内素子ばらつきに
よるフィルタ特性のばらつきを吸収することができる。
方が異なる複数個の並列フィルタ回路とこれらの並列フ
ィルり回路を切換えるスイッチを設けること、およびＩ
Ｃ化谷履としてペース・エミ、り間の接合容量をパリキ
ャップとして用いること罠より、ＩＣ内素子ばらつきに
よるフィルタ特性のばらつきを吸収することができる。
本発明は実施例で述べたトラップフィルタだけでな（、
Ｒ，Ｃから構成されるあらゆるタイプのフィルタに適用
できることは言うまどもない。
Ｒ，Ｃから構成されるあらゆるタイプのフィルタに適用
できることは言うまどもない。
以上の本発明によれば、従来外付部品としてあった大型
のプロ、クフィルタを集積化でよ、回路の低コスト化、
小型化、部品点数の刷減なと効果は極めて大きい。
のプロ、クフィルタを集積化でよ、回路の低コスト化、
小型化、部品点数の刷減なと効果は極めて大きい。
第１図はＴｗｉｎ−Ｔ型トラップフィルタを示す回路図
、第２図はトラップ周波数のばらつきを示す特性図、第
３図は本発明の一実施例を示すプロ、り図、第４図は第
３図の具体例を示す回路図、第５図はトラ、プ周波数の
ばらつき吸収策の説明に供する図、第６図は本発明の曲
の実施列を示す回路図、オフ図はバリキャップ特性の一
例を示す特性図、第８図、第９図はパリキャップ構造の
説明に供する図、オリ図、第１１図は本発明の更に油の
実施例を示すプロ、り図、第１２図は本発明のフィルタ
の切換回路の一例を示すブロック図、第１３図、第１４
図はスイッチの具体例を示す回路図である。 ２．３＝フイルタ、４，５ ：切換スイッチ、ｖＳ二制
仰信号、 ０１〜Ｃ６：パリキャップ、 Ｃｊ：ペース・エミ、り接合容量、 ｖｊ：バリキャップ印加電圧、 Ｑ ：トランジスタ、 几 ：抵抗。 第 ｌ 図 尺ｌ 〆２ 第 ２図 第 ３図 １ 第 ５ 図 （酢γ）（型１） 第 ７ ロ ン （（ｐｌよしルトイン電圧） 第Ｓ図 第 ′？ 図 第 ７２図 ／ 梵 １３ 図 鳩 ７４図 （の （４） 手続補正書（自発） 事件の表示 昭和 ５８ 年特許願第 １８６７７６ 号発明の名称
フィルタ集積回路 補正をする者 事件との関係 特許出願人 名 称 Ｃ５１０１株式会？、ｌ： Ｅｌ 立 製 イ
乍 新式 理 人 １１・：ＩＩ＋ 〒１００東京都千代田区丸の内−丁目
５番１η゛株式会ン１１］立製ｆ１１ヅｒ内 電話 ’
Ｊ［２１２−１１ｌ ｌ （大代表）第５図、第１２図
）。 補正の内容 別紙の通り。 明 細 書 １、発明の名称 フィルタ集積回路 ２、特許請求の範囲 １ 少なくとも集積化抵抗と集積化容量を含むフィルタ
集積回路において、抵抗値および容量の一方を切換ν且
する一±！−を設けたことを特徴とするフィルタ集積回
路。 求の範囲第１項記載のフィルタ集積回路。 の範囲第１項又は第２項記載のフィルタ集積回路。 ３、発明の詳細な説明 〔発明の利用分野〕 本発明は、シリコンウェハ上などに形成するモノリシッ
クＩＣ内にフィルタを集積化する場合に適したフィルタ
集積回路に関するものである。 〔発明の背景〕 電気回路の集積化（モノリシックＩＣ化、以下単にＩＣ
化と略す）が進むにつれ、外付のブロックフィルタのＩ
Ｃ化が、回路の小型化、低コスト化を実現する上で重要
な課題となシつつめる。 従来のフィルタは大部分がインダクタンスＬ。 容量Ｃ１抵抗Ｒで構成されているが、インダクタンスＬ
はＩＣ化がむずかしく、容量Ｃ９抵抗Ｒのみで構成可能
なアクティブフィルタがＩＣ化には適している。第１図
はＴｗｉｎ−Ｔとしてよく知られたトラップフィルタで
あり、同図において抵抗Ｒ９容量Ｃを Ｒ，、＝Ｒ，＝ ２Ｒ３，、、Ｒ Ｃ＋ ＝Ｃｔ ＝ Ｃｓ／ ２ ＝ Ｃと選ぶとトラッ
プ周波数ｆｒは ｆｒ＝２□ＣＲ”””””””””’″゛゛゛°°゛°
゛゛°”■で表わされる。ｖｉは入力信号、Ｉｌ、は出
力信号である。 斯る構成のトラップフィルタをＩＣ化する場合ばらつき
の問題が生じる。すなわちＩＣ内の容量値、抵抗値は、
半導体内の不純物濃度、マスクずれなどによるばらつき
の影響を受ける。その−例として Ｃの絶対値 ±２０％ Ｒの絶対値 ±１５チ など大きな変動を有する。したがって第１図のトラップ
フィルタのトラップ周波数も第２図のようにα（ｆｒ）
からｈ（ｆｒ′）の範囲で変動する。 上記例では最悪時ｆｒは±６５％変動することになシ、
実用化は極めて困難である。この対策として、ＩＣＣク
ツ士でレーザトリミングなどＫより抵抗値を変化させ、
ばらつきを吸収する方法がおる。しかしこの方法は精度
、歩留まシなどの点でまだ多くの問題を残している。 〔発明の目的〕 本発明の目的は、上記した従来の欠点をなくし、ＩＣ化
容量、ＩＣ化抵抗のばらつきを吸収しかつ性能も確保で
きるフィルタ集積回路を提供するにある。 〔発明の概要〕 上記した目的を達成するために本発明では、抵抗値およ
び容量値の少なくとも一方が異なる複数個の並列フィル
タ回路と、これらの並列フィルタ回路を切換え選択する
手段を設けた。 〔発明の実施例〕 以下本発明の実施例を図面に基づいて説明する。第６図
は本発明の一実施例を示すブロック図である。同図にお
いて、２，３は少なくとも抵抗Ｒと容量Ｃを含むフィル
タを示し、該フィルタは抵抗Ｒおよび容量Ｃの少なくと
も一方の値が異なる同様な形式のフィルタである。４．
５はフィルタ２，３の前後段に設けられたスイッチング
回路を示し、該スイッチング回路は制御ビン８に供給さ
れる制御信号Ｖ、を受けて、前記フィルタ２，３の一方
を切換選択する。スイッチング回路４，５は例えばトラ
ンジスタスイッチング回路で構成される。これらはすべ
てＩＣ化されている。６．７はそのＩＣ１の信号入力ビ
ン、信号出力ビンを示し、該入力ビン６に供給された入
力信号υ、はスイッチング回路４．フィルタ２．スイッ
チング回路５又はスイッチング回路４．フィルタ６、ス
イッチング回路５を介して出力ビン７に導かれる。出力
ビン７には出力信号υ６として現われる。 第４図は第３図の一具体例を示す回路図である。 第４図においてフィルタ２，３は’ｆｗｉｎ−Ｔ型トラ
ップフイトラップフィルタで フィルタ２は フィルタ３は ｆｒ２” ＋ ｒ ・・・・・・・・・・・・・・・・
・・■２πＣＲ のどとく選ばれる。上記式■、■の条件はＩＣでは±１
％の精度で実現し得る。第４図において第６図のスイッ
チング回路４に相当するものはトランジスタＱｓ、Ｑａ
、インバータ９であす、スイッチング回路５に相当する
ものはトランジスタＱｙ 、 Ｑｓである。第４図の構
成では、制御信号ｕ、がＨｉｇｈの時トランジスタＱ３
はオン、トランジスタＱ４はオフし、入力信号ｖｉはト
ランジスタＱ２．Ｑ、を介してフィルタ３に大刀する。 この時トランジスタＱ７のベース電位はトランジスタＱ
８のベース電位よシ低くなるためトランジスタＱ７がオ
フ、トランジスタＱ、がオンし、フィルタ３の出力がピ
ン７（ｖ（１）に現われる。制御信号νＳがＬｏｗの時
は逆にフィルタ２の出力がピン７（ｖｏ）に現われる。 今、第５図に示すようにフィルタ２のトラップ周波数ｆ
ｒ１を希望値ｆ、よ’ｆｉ−１５％の値、フィルタ６の
トラップ周波数ｆγ２を希望値ｆ、よシ＋１５％の値に
選び、フィルタ２，５を次のよ５１こ選択することにょ
シ、前記ばらつきを ｆ、±２０％ の範囲に抑えることが可能である。 即ち、トラップ周波数ｆｔｒαＰがフィルタ２の中心値
（トラップ周波数） ｆｒ、よル大きい（ｆｔｒａｐ＞
ｆｒｌ）ときにはフィルタ２を選択しｆｔｒａｐがｆｒ
＋よυ小さい（ｆ”ａＰ＜ｆｒ＋ ） トキニハ７４
ｋ ｌ’ ５を選択することである。 これらフィルタ２．３の選択は例えば第１２図に示す方
法で行なえる。即ち第１２図において、入力信号ピン６
に発振器１００を接続し、制御ピン８に電圧レベル切換
用スイッチ１０６を接続【７、出力信号ピン７とスイッ
チ１０６間に周波数判別器１０１を接続する。スイッチ
１０６は周波数判別器１０１の出力１が’１ＪＴｎレベ
ルの時、固定端子Ｌｏｗ側に、出力１がＨｉｇｈレベル
の時、固定端子Ｅｉｌｋ側に切換わる如く構成されてな
るもので初期設定では１がＬｑｗ、すなわち制御信号ｖ
３をＬｏｗとし、フィルタ２を選択する。 スイッチ１０５はたとえば第１３図の如く構成される。 また、第１４図に示すように制御信号１がＬｏｗの時は
（α）のごとく制御信号１＋、をＬｏｗ、制御信号ｇ
ｆ）’−Ｈｉｇｈの時は＜ｈ＞のどとくＸ部分をレーザ
装置（図示せず）にてレーザカットして制御信号νＩを
Ｅｉｌｋとすることも可能である０ ここでＶｃｃは電
源である。 斯る構成において、発振器１０００周波数を変化させる
と、出力ピン７には、ｆγ１±６５％ の範囲にトラッ
プ周波数が存在するようなフィルタ特性が得られる。こ
のトラップ周波数ｆｔｒａｐを周波数判別器１０１にお
いてフィルタ２，６の中心値ｆｒｊ 、 ｆｒ２と比較
する。周波数判別器１０１はその比較結果が ｆｔｒｐ＞ｆｒ＋ のとき ｌ、ｏｗ ｆｔｒｐ ｌ ｆｒ＋ のとき Ｈｉｇｈのような制御
信号１を出力する。信号１がＬｏｗの時スイッチ１０３
が端子Ｌｏｗ側に切換えられ、制御信号ｉｔ、はＬｏｗ
にあシ、初期設定のままフィルタ２を選択する。 制御信号１がＨｉｇｈの時にはスイッチ１０３が端子Ｅ
ｉｌｋ側に切換えられ、制御信号υＩはＨすｈとなシ、
フィルタ３が選択される。たとえば第５図において、 ｆｔｒａｐ”ｆｌの場合は、フィルタ２が選択され出力
υ０のトラップ周波数はｆｌとなる。 ｆｔｒａｐ＝ｆ２の場合は、フィルタ３が選択され出カ
シ０のトラップ周波数はｆｌとなる。周波数ｆ１，６は
共に目標値ｆ、に対し ｆ、±２０％ の範囲に入る。 なお、第１２図において、初期設定としてｙがＨすｈす
なわちフィルタ３が選択されている場合には、トラップ
周波数ｆｔｒαＰがｈ２よシ小さい（ｆｔｒａｐ＜ｆｒ
２）ときにはフィルタ６をそのまま選択し、ｆｒ２より
大きい（ｆｔｒａｐ 〉ｆｒ２）ときにはフィルタ２を
選択すればよい。この場合も同様に、出力Ｕ６のトラッ
プ周波数は ｆ、±２０チ の範囲に入る。 さらに精度を上げるには並列に設置するフィルタの数を
増せばよい。ただしこの場合にはＩＣ内素子数が増加し
コスト増加につながる。 そこで第６図に示すように、容量Ｃ１〜Ｃ°６を可変容
量ダイオードＩ）１〜Ｄ６で構成することが極めて有効
である。ＩＣ内では素子間のペア性は精度が冒〈取れる
ので、複数個の並列フィルタに用いられる可変容量ダイ
オードＤ、〜Ｄ６の印加電圧を１つの制御電圧１ｊｃに
ょシ可変させることが可能である。１０は電圧ＩＪｃを
供給するためのＩＣビンである。第６図の例では、可変
容量ダイオードＤ１〜Ｉ）６のアノード側電位はトラン
ジスタＱ５あるいはトランジスタＱ６のエミッタ電圧に
設定され、カソード側電位ｖｃを変化させることにょシ
可変容量ダイオードの印加電圧を変化させ、容量０１〜
Ｃ６の値を変えることができる。 可変容量ダイオードとしてベース・エミッタ容量を用い
た場合、 ＝ Ｃｊ（ｏ）＃“°（φ十り）・ １ｏｇｃ）’ ＝ Ｋ −ａ ｌｏｇ （φ＋ウリ−）
ここで Ｃノ二ベース・エミッタ間接合容量 Ｃｊ（０） ：バイアス０時のベース・エミッタ接合容
量 り：エミッタ・ペース電圧 （ダイオード逆バイアス電圧） φ：ビルトイン電圧 α：電圧依存係数 Ｋ ＝ ｌｏｇ （Ｃ）’ （０）φ“〕と表わされ、
特性の一例を第７図に示す。電源電圧を５Ｖとした場合
、りは０〜３〆の値を取ることができ、ＣｊはｔｙＰ±
２０％以上可変できる。 このように可変容量ダイオードを併用すれば、容量Ｃ°
、抵抗Ｒのばらつきすべてを吸収することが可能になる
。 第８図は可変容量ダイオードとしてベース・エミッタ接
合容量を用いる場合のＩＣ，の断面構造を示したもので
ある。同図において、ルはル型半導体（シリコン）、Ｐ
はｐ型半導体（シリコン）である。１１はエミッタ、１
２はベース、１３はコレクタ、１４はサブストレートを
表わす。コレクタ１３は電源に接続されるため、第９図
のようにＣｊの他にベース１２と電源の間に０３が存在
する。可変容量ダイオードとして使用できるのはＣｊ゛
であｆ、、 、Ｃ，をＣｊに対して小さくしておく必要
がある。 第１０図、第１１図は本発明の他の実施例を示したもの
で、第３図の実施例と異なる点は、第１０図ではスイッ
チング回路４のみ、第１１図ではスイッチング回路５の
みが存在することである。この場合でも出力ｖｏに、フ
ィルタ２あるいはフィルタ６の一方を通った信号が出力
される構成とすることが可能である。 また以上に述べた実施例では、可変容量ダイオードとし
てトランジスタのベース・エミッタ接合容量を用いたが
、ベース・コレクタ、コレクタ・サブストレート間など
の接合容量を用いることもできる。 なお、上記実施例は２つのフィルタを切換えてなるもの
であるが、このフィルタの切換えは例えばフィルタを構
成する抵抗、容量の少なくともいずれかの値を切換えて
１つのフィルタで複数連シのフィルタ特性を得るように
してもよいことは勿論である。容量を切換えて行う場合
には容量として可変容量ダイオードを用いるとよい。 以上述べたように、少なくとも抵抗と容量を含むフィル
タ回路のフィルタ特性を切換え、選択する手段を設ける
こと、およびＩＣ化容量としてベース・エミッタ間の接
合容量を可変容量ダイオードとして用いることにより、
ｌＣ内素子ばらつきによるフィルタ特性のばらつきを吸
収することができる。本発明は実施例で述べたトラップ
フィルタだけでなく、抵抗Ｒ１容量Ｃから構成されるあ
らゆるタイプのフィルタに適用できることは言うまでも
ない。 〔発明の効果〕 以上述べた本発明によれば、従来外付部品としてあった
大型のブロックフィルりを集積化でき、回路の低コスト
化、小型化、部品点数の削減を図ることができる。 またＩＣ化容量、ＩＣ化抵抗のばらつきを吸収すること
ができる。さらにＩｃ化容量として可変容量ダイオード
を用いた場合をこはばらつき吸収範囲の拡大、精度の同
上を達成することができる。 ４、図面の簡単な説明 第１図はＴｗｉｎ −Ｔ型トラップフィルタを示す回路
図、第２図はトラップ周波数のばらつきを示す特性図、
第３図は本発明の一実施例を示すブロック図、第４図は
第６図の具体例を示す回路図、第５図はトラップ周波数
のばらつき吸収策の説明に供する図、第６図は本発明の
他の実施例を示す回路図、第７図はバリキャップ特性の
一例を示す特性図、第８図、第９図はバリキャップ構造
の説明に供する図、第１０図、第１１図は本発明の更に
他の実施例を示すブロック図、第１２図は本発明のフィ
ルタの切換回路の一例を示すブロック図、第１３図、第
１４図はスイッチの具体例を示す回路図である。 ？ ３ 図 ′ｖＳ 壌 ５ 図 憧２５，２） （従τ） 菓 １２団 ！
、第２図はトラップ周波数のばらつきを示す特性図、第
３図は本発明の一実施例を示すプロ、り図、第４図は第
３図の具体例を示す回路図、第５図はトラ、プ周波数の
ばらつき吸収策の説明に供する図、第６図は本発明の曲
の実施列を示す回路図、オフ図はバリキャップ特性の一
例を示す特性図、第８図、第９図はパリキャップ構造の
説明に供する図、オリ図、第１１図は本発明の更に油の
実施例を示すプロ、り図、第１２図は本発明のフィルタ
の切換回路の一例を示すブロック図、第１３図、第１４
図はスイッチの具体例を示す回路図である。 ２．３＝フイルタ、４，５ ：切換スイッチ、ｖＳ二制
仰信号、 ０１〜Ｃ６：パリキャップ、 Ｃｊ：ペース・エミ、り接合容量、 ｖｊ：バリキャップ印加電圧、 Ｑ ：トランジスタ、 几 ：抵抗。 第 ｌ 図 尺ｌ 〆２ 第 ２図 第 ３図 １ 第 ５ 図 （酢γ）（型１） 第 ７ ロ ン （（ｐｌよしルトイン電圧） 第Ｓ図 第 ′？ 図 第 ７２図 ／ 梵 １３ 図 鳩 ７４図 （の （４） 手続補正書（自発） 事件の表示 昭和 ５８ 年特許願第 １８６７７６ 号発明の名称
フィルタ集積回路 補正をする者 事件との関係 特許出願人 名 称 Ｃ５１０１株式会？、ｌ： Ｅｌ 立 製 イ
乍 新式 理 人 １１・：ＩＩ＋ 〒１００東京都千代田区丸の内−丁目
５番１η゛株式会ン１１］立製ｆ１１ヅｒ内 電話 ’
Ｊ［２１２−１１ｌ ｌ （大代表）第５図、第１２図
）。 補正の内容 別紙の通り。 明 細 書 １、発明の名称 フィルタ集積回路 ２、特許請求の範囲 １ 少なくとも集積化抵抗と集積化容量を含むフィルタ
集積回路において、抵抗値および容量の一方を切換ν且
する一±！−を設けたことを特徴とするフィルタ集積回
路。 求の範囲第１項記載のフィルタ集積回路。 の範囲第１項又は第２項記載のフィルタ集積回路。 ３、発明の詳細な説明 〔発明の利用分野〕 本発明は、シリコンウェハ上などに形成するモノリシッ
クＩＣ内にフィルタを集積化する場合に適したフィルタ
集積回路に関するものである。 〔発明の背景〕 電気回路の集積化（モノリシックＩＣ化、以下単にＩＣ
化と略す）が進むにつれ、外付のブロックフィルタのＩ
Ｃ化が、回路の小型化、低コスト化を実現する上で重要
な課題となシつつめる。 従来のフィルタは大部分がインダクタンスＬ。 容量Ｃ１抵抗Ｒで構成されているが、インダクタンスＬ
はＩＣ化がむずかしく、容量Ｃ９抵抗Ｒのみで構成可能
なアクティブフィルタがＩＣ化には適している。第１図
はＴｗｉｎ−Ｔとしてよく知られたトラップフィルタで
あり、同図において抵抗Ｒ９容量Ｃを Ｒ，、＝Ｒ，＝ ２Ｒ３，、、Ｒ Ｃ＋ ＝Ｃｔ ＝ Ｃｓ／ ２ ＝ Ｃと選ぶとトラッ
プ周波数ｆｒは ｆｒ＝２□ＣＲ”””””””””’″゛゛゛°°゛°
゛゛°”■で表わされる。ｖｉは入力信号、Ｉｌ、は出
力信号である。 斯る構成のトラップフィルタをＩＣ化する場合ばらつき
の問題が生じる。すなわちＩＣ内の容量値、抵抗値は、
半導体内の不純物濃度、マスクずれなどによるばらつき
の影響を受ける。その−例として Ｃの絶対値 ±２０％ Ｒの絶対値 ±１５チ など大きな変動を有する。したがって第１図のトラップ
フィルタのトラップ周波数も第２図のようにα（ｆｒ）
からｈ（ｆｒ′）の範囲で変動する。 上記例では最悪時ｆｒは±６５％変動することになシ、
実用化は極めて困難である。この対策として、ＩＣＣク
ツ士でレーザトリミングなどＫより抵抗値を変化させ、
ばらつきを吸収する方法がおる。しかしこの方法は精度
、歩留まシなどの点でまだ多くの問題を残している。 〔発明の目的〕 本発明の目的は、上記した従来の欠点をなくし、ＩＣ化
容量、ＩＣ化抵抗のばらつきを吸収しかつ性能も確保で
きるフィルタ集積回路を提供するにある。 〔発明の概要〕 上記した目的を達成するために本発明では、抵抗値およ
び容量値の少なくとも一方が異なる複数個の並列フィル
タ回路と、これらの並列フィルタ回路を切換え選択する
手段を設けた。 〔発明の実施例〕 以下本発明の実施例を図面に基づいて説明する。第６図
は本発明の一実施例を示すブロック図である。同図にお
いて、２，３は少なくとも抵抗Ｒと容量Ｃを含むフィル
タを示し、該フィルタは抵抗Ｒおよび容量Ｃの少なくと
も一方の値が異なる同様な形式のフィルタである。４．
５はフィルタ２，３の前後段に設けられたスイッチング
回路を示し、該スイッチング回路は制御ビン８に供給さ
れる制御信号Ｖ、を受けて、前記フィルタ２，３の一方
を切換選択する。スイッチング回路４，５は例えばトラ
ンジスタスイッチング回路で構成される。これらはすべ
てＩＣ化されている。６．７はそのＩＣ１の信号入力ビ
ン、信号出力ビンを示し、該入力ビン６に供給された入
力信号υ、はスイッチング回路４．フィルタ２．スイッ
チング回路５又はスイッチング回路４．フィルタ６、ス
イッチング回路５を介して出力ビン７に導かれる。出力
ビン７には出力信号υ６として現われる。 第４図は第３図の一具体例を示す回路図である。 第４図においてフィルタ２，３は’ｆｗｉｎ−Ｔ型トラ
ップフイトラップフィルタで フィルタ２は フィルタ３は ｆｒ２” ＋ ｒ ・・・・・・・・・・・・・・・・
・・■２πＣＲ のどとく選ばれる。上記式■、■の条件はＩＣでは±１
％の精度で実現し得る。第４図において第６図のスイッ
チング回路４に相当するものはトランジスタＱｓ、Ｑａ
、インバータ９であす、スイッチング回路５に相当する
ものはトランジスタＱｙ 、 Ｑｓである。第４図の構
成では、制御信号ｕ、がＨｉｇｈの時トランジスタＱ３
はオン、トランジスタＱ４はオフし、入力信号ｖｉはト
ランジスタＱ２．Ｑ、を介してフィルタ３に大刀する。 この時トランジスタＱ７のベース電位はトランジスタＱ
８のベース電位よシ低くなるためトランジスタＱ７がオ
フ、トランジスタＱ、がオンし、フィルタ３の出力がピ
ン７（ｖ（１）に現われる。制御信号νＳがＬｏｗの時
は逆にフィルタ２の出力がピン７（ｖｏ）に現われる。 今、第５図に示すようにフィルタ２のトラップ周波数ｆ
ｒ１を希望値ｆ、よ’ｆｉ−１５％の値、フィルタ６の
トラップ周波数ｆγ２を希望値ｆ、よシ＋１５％の値に
選び、フィルタ２，５を次のよ５１こ選択することにょ
シ、前記ばらつきを ｆ、±２０％ の範囲に抑えることが可能である。 即ち、トラップ周波数ｆｔｒαＰがフィルタ２の中心値
（トラップ周波数） ｆｒ、よル大きい（ｆｔｒａｐ＞
ｆｒｌ）ときにはフィルタ２を選択しｆｔｒａｐがｆｒ
＋よυ小さい（ｆ”ａＰ＜ｆｒ＋ ） トキニハ７４
ｋ ｌ’ ５を選択することである。 これらフィルタ２．３の選択は例えば第１２図に示す方
法で行なえる。即ち第１２図において、入力信号ピン６
に発振器１００を接続し、制御ピン８に電圧レベル切換
用スイッチ１０６を接続【７、出力信号ピン７とスイッ
チ１０６間に周波数判別器１０１を接続する。スイッチ
１０６は周波数判別器１０１の出力１が’１ＪＴｎレベ
ルの時、固定端子Ｌｏｗ側に、出力１がＨｉｇｈレベル
の時、固定端子Ｅｉｌｋ側に切換わる如く構成されてな
るもので初期設定では１がＬｑｗ、すなわち制御信号ｖ
３をＬｏｗとし、フィルタ２を選択する。 スイッチ１０５はたとえば第１３図の如く構成される。 また、第１４図に示すように制御信号１がＬｏｗの時は
（α）のごとく制御信号１＋、をＬｏｗ、制御信号ｇ
ｆ）’−Ｈｉｇｈの時は＜ｈ＞のどとくＸ部分をレーザ
装置（図示せず）にてレーザカットして制御信号νＩを
Ｅｉｌｋとすることも可能である０ ここでＶｃｃは電
源である。 斯る構成において、発振器１０００周波数を変化させる
と、出力ピン７には、ｆγ１±６５％ の範囲にトラッ
プ周波数が存在するようなフィルタ特性が得られる。こ
のトラップ周波数ｆｔｒａｐを周波数判別器１０１にお
いてフィルタ２，６の中心値ｆｒｊ 、 ｆｒ２と比較
する。周波数判別器１０１はその比較結果が ｆｔｒｐ＞ｆｒ＋ のとき ｌ、ｏｗ ｆｔｒｐ ｌ ｆｒ＋ のとき Ｈｉｇｈのような制御
信号１を出力する。信号１がＬｏｗの時スイッチ１０３
が端子Ｌｏｗ側に切換えられ、制御信号ｉｔ、はＬｏｗ
にあシ、初期設定のままフィルタ２を選択する。 制御信号１がＨｉｇｈの時にはスイッチ１０３が端子Ｅ
ｉｌｋ側に切換えられ、制御信号υＩはＨすｈとなシ、
フィルタ３が選択される。たとえば第５図において、 ｆｔｒａｐ”ｆｌの場合は、フィルタ２が選択され出力
υ０のトラップ周波数はｆｌとなる。 ｆｔｒａｐ＝ｆ２の場合は、フィルタ３が選択され出カ
シ０のトラップ周波数はｆｌとなる。周波数ｆ１，６は
共に目標値ｆ、に対し ｆ、±２０％ の範囲に入る。 なお、第１２図において、初期設定としてｙがＨすｈす
なわちフィルタ３が選択されている場合には、トラップ
周波数ｆｔｒαＰがｈ２よシ小さい（ｆｔｒａｐ＜ｆｒ
２）ときにはフィルタ６をそのまま選択し、ｆｒ２より
大きい（ｆｔｒａｐ 〉ｆｒ２）ときにはフィルタ２を
選択すればよい。この場合も同様に、出力Ｕ６のトラッ
プ周波数は ｆ、±２０チ の範囲に入る。 さらに精度を上げるには並列に設置するフィルタの数を
増せばよい。ただしこの場合にはＩＣ内素子数が増加し
コスト増加につながる。 そこで第６図に示すように、容量Ｃ１〜Ｃ°６を可変容
量ダイオードＩ）１〜Ｄ６で構成することが極めて有効
である。ＩＣ内では素子間のペア性は精度が冒〈取れる
ので、複数個の並列フィルタに用いられる可変容量ダイ
オードＤ、〜Ｄ６の印加電圧を１つの制御電圧１ｊｃに
ょシ可変させることが可能である。１０は電圧ＩＪｃを
供給するためのＩＣビンである。第６図の例では、可変
容量ダイオードＤ１〜Ｉ）６のアノード側電位はトラン
ジスタＱ５あるいはトランジスタＱ６のエミッタ電圧に
設定され、カソード側電位ｖｃを変化させることにょシ
可変容量ダイオードの印加電圧を変化させ、容量０１〜
Ｃ６の値を変えることができる。 可変容量ダイオードとしてベース・エミッタ容量を用い
た場合、 ＝ Ｃｊ（ｏ）＃“°（φ十り）・ １ｏｇｃ）’ ＝ Ｋ −ａ ｌｏｇ （φ＋ウリ−）
ここで Ｃノ二ベース・エミッタ間接合容量 Ｃｊ（０） ：バイアス０時のベース・エミッタ接合容
量 り：エミッタ・ペース電圧 （ダイオード逆バイアス電圧） φ：ビルトイン電圧 α：電圧依存係数 Ｋ ＝ ｌｏｇ （Ｃ）’ （０）φ“〕と表わされ、
特性の一例を第７図に示す。電源電圧を５Ｖとした場合
、りは０〜３〆の値を取ることができ、ＣｊはｔｙＰ±
２０％以上可変できる。 このように可変容量ダイオードを併用すれば、容量Ｃ°
、抵抗Ｒのばらつきすべてを吸収することが可能になる
。 第８図は可変容量ダイオードとしてベース・エミッタ接
合容量を用いる場合のＩＣ，の断面構造を示したもので
ある。同図において、ルはル型半導体（シリコン）、Ｐ
はｐ型半導体（シリコン）である。１１はエミッタ、１
２はベース、１３はコレクタ、１４はサブストレートを
表わす。コレクタ１３は電源に接続されるため、第９図
のようにＣｊの他にベース１２と電源の間に０３が存在
する。可変容量ダイオードとして使用できるのはＣｊ゛
であｆ、、 、Ｃ，をＣｊに対して小さくしておく必要
がある。 第１０図、第１１図は本発明の他の実施例を示したもの
で、第３図の実施例と異なる点は、第１０図ではスイッ
チング回路４のみ、第１１図ではスイッチング回路５の
みが存在することである。この場合でも出力ｖｏに、フ
ィルタ２あるいはフィルタ６の一方を通った信号が出力
される構成とすることが可能である。 また以上に述べた実施例では、可変容量ダイオードとし
てトランジスタのベース・エミッタ接合容量を用いたが
、ベース・コレクタ、コレクタ・サブストレート間など
の接合容量を用いることもできる。 なお、上記実施例は２つのフィルタを切換えてなるもの
であるが、このフィルタの切換えは例えばフィルタを構
成する抵抗、容量の少なくともいずれかの値を切換えて
１つのフィルタで複数連シのフィルタ特性を得るように
してもよいことは勿論である。容量を切換えて行う場合
には容量として可変容量ダイオードを用いるとよい。 以上述べたように、少なくとも抵抗と容量を含むフィル
タ回路のフィルタ特性を切換え、選択する手段を設ける
こと、およびＩＣ化容量としてベース・エミッタ間の接
合容量を可変容量ダイオードとして用いることにより、
ｌＣ内素子ばらつきによるフィルタ特性のばらつきを吸
収することができる。本発明は実施例で述べたトラップ
フィルタだけでなく、抵抗Ｒ１容量Ｃから構成されるあ
らゆるタイプのフィルタに適用できることは言うまでも
ない。 〔発明の効果〕 以上述べた本発明によれば、従来外付部品としてあった
大型のブロックフィルりを集積化でき、回路の低コスト
化、小型化、部品点数の削減を図ることができる。 またＩＣ化容量、ＩＣ化抵抗のばらつきを吸収すること
ができる。さらにＩｃ化容量として可変容量ダイオード
を用いた場合をこはばらつき吸収範囲の拡大、精度の同
上を達成することができる。 ４、図面の簡単な説明 第１図はＴｗｉｎ −Ｔ型トラップフィルタを示す回路
図、第２図はトラップ周波数のばらつきを示す特性図、
第３図は本発明の一実施例を示すブロック図、第４図は
第６図の具体例を示す回路図、第５図はトラップ周波数
のばらつき吸収策の説明に供する図、第６図は本発明の
他の実施例を示す回路図、第７図はバリキャップ特性の
一例を示す特性図、第８図、第９図はバリキャップ構造
の説明に供する図、第１０図、第１１図は本発明の更に
他の実施例を示すブロック図、第１２図は本発明のフィ
ルタの切換回路の一例を示すブロック図、第１３図、第
１４図はスイッチの具体例を示す回路図である。 ？ ３ 図 ′ｖＳ 壌 ５ 図 憧２５，２） （従τ） 菓 １２団 ！
Claims (1)
- 【特許請求の範囲】 １ 集積化抵抗と集積化容緻とを少なくとも含むフィル
タ集積回路において、抵抗値および容量値の少なくとも
一方が異なる複数個の並列フィルタ回路と、該並列フィ
ルタ回路を切換えるスイッチと、該スイ、ｆを切換え、
前記フィルタ回路を選択する手段を設けたことを特徴と
するフィルタ集積回路。 ２、 前記集積化容遥を可変容量ダイオードで構成し、
前記選択手段に制御電圧を加えることによシ容量値を可
変とすることを特徴とする特許請求の範囲第１項記載の
フィルタ集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186776A JPS6090411A (ja) | 1983-10-07 | 1983-10-07 | フイルタ集積回路 |
| EP84111944A EP0137462A3 (en) | 1983-10-07 | 1984-10-05 | Integrated filter circuit |
| US06/863,244 US4724407A (en) | 1983-10-07 | 1986-05-14 | Integrated filter circuit having switchable selected parallel filter paths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186776A JPS6090411A (ja) | 1983-10-07 | 1983-10-07 | フイルタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6090411A true JPS6090411A (ja) | 1985-05-21 |
Family
ID=16194409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186776A Pending JPS6090411A (ja) | 1983-10-07 | 1983-10-07 | フイルタ集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4724407A (ja) |
| EP (1) | EP0137462A3 (ja) |
| JP (1) | JPS6090411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337707A (ja) * | 1986-08-01 | 1988-02-18 | Rohm Co Ltd | 微分回路 |
| JP2013504963A (ja) * | 2009-09-16 | 2013-02-07 | メディア テック シンガポール ピーティーイー．リミテッド | ミキサ回路、集積回路装置及び無線周波数通信ユニット |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU604797B2 (en) * | 1986-12-27 | 1991-01-03 | Sony Corporation | Filter adjustment apparatus and method |
| JP2745417B2 (ja) * | 1989-02-16 | 1998-04-28 | 株式会社リコー | ファクシミリ装置 |
| IT1238521B (it) * | 1989-11-07 | 1993-08-18 | Marelli Autronica | Circuito per il trattamento del segnale generato da un sensore elettromagnetico di rotazione a riluttanza variabile |
| US5142255A (en) * | 1990-05-07 | 1992-08-25 | The Texas A&M University System | Planar active endfire radiating elements and coplanar waveguide filters with wide electronic tuning bandwidth |
| JPH04299610A (ja) * | 1991-03-27 | 1992-10-22 | Rohm Co Ltd | フィルタ装置 |
| US5528682A (en) * | 1995-01-30 | 1996-06-18 | Harris Corporation | Double duty capacitor circuit and method |
| US5859908A (en) * | 1996-03-28 | 1999-01-12 | At&T Corp. | Method and apparatus for applying multiple speech processing features to a telephone call |
| US5673003A (en) * | 1996-03-29 | 1997-09-30 | Motorola, Inc. | Amplifier circuit having a variable bandwidth |
| US6167246A (en) * | 1997-05-09 | 2000-12-26 | Micrel Incorporated | Fully integrated all-CMOS AM receiver |
| JP3411016B2 (ja) * | 2000-12-01 | 2003-05-26 | 株式会社東芝 | フィルタ回路 |
| US7596195B2 (en) * | 2004-03-31 | 2009-09-29 | Broadcom Corporation | Bandpass filter with reversible IQ polarity to enable a high side or low side injection receiver architecture |
| US7603098B2 (en) * | 2004-03-31 | 2009-10-13 | Broadcom Corporation | Programmable IF frequency filter for enabling a compromise between DC offset rejection and image rejection |
| WO2006063257A2 (en) * | 2004-12-09 | 2006-06-15 | Wispry, Inc. | Micro-electro-mechanical system (mems) capacitors, inductors, and related systems and methods |
| DE102005046445B4 (de) * | 2005-09-28 | 2019-10-10 | Snaptrack, Inc. | Bandpassfilter |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3411098A (en) * | 1965-10-22 | 1968-11-12 | Halliburton Co | Variable q notched filter |
| DE1296226C2 (de) * | 1967-12-09 | 1978-03-16 | Philips" Patentverwaltung GmbH, 2000 Hamburg | Abstimm-schaltungsanordnung mit einer schaltdiode |
| US3533020A (en) * | 1969-01-13 | 1970-10-06 | Us Air Force | Reduction of intermodulation in varactor-tuned filters |
| DE1923893A1 (de) * | 1969-05-09 | 1970-11-19 | Siemens Ag | Bandfilter in der Art eines N-Pfad-Filters |
| US3582835A (en) * | 1969-07-28 | 1971-06-01 | Oak Electro Netics Corp | Filter switching circuit |
| US3742395A (en) * | 1970-10-21 | 1973-06-26 | Nippon Columbia | Variable bandwidth apparatus for transmission system |
| US4197515A (en) * | 1977-10-05 | 1980-04-08 | Gafvert Karl O U | Synchronous filter |
| FR2448250A1 (fr) * | 1979-02-02 | 1980-08-29 | Commissariat Energie Atomique | Filtre suiveur a commutation |
| FR2460564A1 (fr) * | 1979-06-29 | 1981-01-23 | Commissariat Energie Atomique | Ensemble de filtrage par commutation |
| US4302738A (en) * | 1980-04-11 | 1981-11-24 | Tektronix, Inc. | Noise rejection circuitry for a frequency discriminator |
| US4480338A (en) * | 1982-03-01 | 1984-10-30 | Zenith Electronics Corporation | Lowpass-highpass electronic switch |
| US4580161A (en) * | 1982-11-22 | 1986-04-01 | Pico Products, Inc. | Cable television subscriber control system including addressable filters having a variable pole |
-
1983
- 1983-10-07 JP JP58186776A patent/JPS6090411A/ja active Pending
-
1984
- 1984-10-05 EP EP84111944A patent/EP0137462A3/en not_active Withdrawn
-
1986
- 1986-05-14 US US06/863,244 patent/US4724407A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337707A (ja) * | 1986-08-01 | 1988-02-18 | Rohm Co Ltd | 微分回路 |
| JP2013504963A (ja) * | 2009-09-16 | 2013-02-07 | メディア テック シンガポール ピーティーイー．リミテッド | ミキサ回路、集積回路装置及び無線周波数通信ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0137462A2 (en) | 1985-04-17 |
| EP0137462A3 (en) | 1986-10-08 |
| US4724407A (en) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6090411A (ja) | フイルタ集積回路 | |
| DE69815706T2 (de) | Quarzoszillator mit automatischer verstärkungsregelung und on-chip-abstimmung | |
| JPH0752838B2 (ja) | 集積回路 | |
| JPH0516696B2 (ja) | ||
| DE19630404A1 (de) | Spannungsgesteuerter Oszillator für Aufwärts-/Abwärtswandler in digitalen Funkkommunikationssystemen | |
| US20070132491A1 (en) | Phase-locked loop with compensated loop bandwidth | |
| US7782160B2 (en) | Central frequency adjustment device and adjustable inductor layout using trimmable wire | |
| CN1726640B (zh) | 可调谐跟踪滤波器 | |
| JP2008294844A (ja) | テレビジョンチューナの複同調回路 | |
| JPS5827562Y2 (ja) | Ｖｈｆチユ−ナ | |
| JPS60229415A (ja) | フイルタ集積回路 | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| JPH01289317A (ja) | Ｐｌｌ回路 | |
| DE102005007310B3 (de) | Integrierter CMOS-Taktgenerator mit einer PLL-Schaltung mit eigener Ladestromeinstellung | |
| JP2003309777A (ja) | テレビジョンチューナ | |
| JPH042500Y2 (ja) | ||
| SU1190452A1 (ru) | Перестраиваемый двухчастотный автогенератор | |
| JPS6017937Y2 (ja) | 増幅器 | |
| KR0130389Y1 (ko) | 튜너의 발진회로 | |
| KR910001651Y1 (ko) | 전자 동조튜너의 aft 가변범위 안정화 회로 | |
| JPS6012815B2 (ja) | 位相制御回路 | |
| JPS60239114A (ja) | フイルタ回路 | |
| JPS6143293Y2 (ja) | ||
| JP2911977B2 (ja) | 発振回路 | |
| JPS623949Y2 (ja) |