[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6066843A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS6066843A
JPS6066843A JP58175958A JP17595883A JPS6066843A JP S6066843 A JPS6066843 A JP S6066843A JP 58175958 A JP58175958 A JP 58175958A JP 17595883 A JP17595883 A JP 17595883A JP S6066843 A JPS6066843 A JP S6066843A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
integrated circuit
silicon carbide
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58175958A
Other languages
English (en)
Other versions
JPH0363824B2 (ja
Inventor
Satoru Ogiwara
荻原　覚
Hironori Kodama
弘則 児玉
Nobuyuki Ushifusa
信之 牛房
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58175958A priority Critical patent/JPS6066843A/ja
Priority to EP84111297A priority patent/EP0137385B1/en
Priority to DE8484111297T priority patent/DE3469646D1/de
Publication of JPS6066843A publication Critical patent/JPS6066843A/ja
Priority to US07/364,537 priority patent/US4965660A/en
Publication of JPH0363824B2 publication Critical patent/JPH0363824B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明ｔよ集積回路パッケージに係り、４・ｊに一ビラ
ミックスパッケージに放熱ツイン′などの放熱体が接合
された放熱性のよい集積口ｌＩ’ｉＳ用ノクツケージに
関する。
〔発明の背景〕
セラミックス系の絶縁基板、キャップ、封止拐および放
熱フィンからなるパッケージによって気密に囲われた小
室内に、半導体素子並びに外部から導入されたリード端
部と両者を電気的に接続した接合部とを収容した構造に
なる集積回路パッケージ（パッケージされた集積回路製
品を指す）は今日広く使われている。
そのようなセラミックスのパッケージを用いた際のケ「
１点とじ−Ｃ１半導体素子に生じた熱の放熱特性が極め
て悪いという問題が指摘されている。このことは半導体
２；５子の大容量化、高集坑化および小〃、ＩＪ比を図
るうえで大きな障害となっている。従って、集積回路パ
ッケージにおいて、半導体素子をとりつける絶縁基板に
使われるセラミックスに＆；ｌ：電気絶縁性とともに優
れた熱伝導性を有することが要求される。１だ、基板用
材料としては、熱膨張ｂ？＋　ｆ＆がケイ素半導体のそ
れに近似すること、大きな機械的強度を有することなど
の条件を満すことも望まれる。
現在、これらの条件にある程度かなう絶縁基板材料とし
て、アルミナ焼結体が使用されている。
しかし、その熱伝導率は低（０，０５Ｃａ７１７ｃｒｒ
ｒ　Ｓ　−Ｃ程度である。従って、アルミナ焼結体は半
導体素子の熱放散特性の観点からは好ましい拐料でｔま
ない。他方、セラばツクス・パッケージを用いながら半
導体素子の熱放散特性を摺造面から改善する提案として
、第１図に示すように、絶縁基板４を貫通してパッケー
ジの外部に延びる銅スタッド３１の上に、半導体素子１
を取り１・］ける方法が知られている（　ＩＥＥＥ　Ｖ
ｏｔＣＨ，Ｍ’、［’）　−４、Ｉｎ２゜１６６（１９
８１）。基板４、キャップ５：１．−よび制止４Ｊ６か
らなるパッケージ内において、半導体素子１は銅スタッ
ド３１に両者間の熱膨張の差に起因する応力を緩和する
ためにモリブテン製支持板３２を介して接着され、該素
子１は、基板４上に接着されたリード片３の端部にボン
ディングワイヤ２によって電気的に接続されている。半
導体素子１に発生した熱は支持板３２、銅スタッド３１
を経てパッケージ外伝わシ、さらに、冷却フィン９によ
って放散されるっこのような構造にあっては、半導体索
子１から冷却フィン９に至る伝熱路が全て、熱伝導性の
優れた金属からなるので、高い熱放散特性をもつ集積回
路パッケージが得られる。
しかし反面、この方式には（１）部品点数が増加し、（
７ｉ造が複雑であるために組立て工数が多くなること、
（２）銅、モリブデンなどの比重の大きい部品を使用す
るために製品が重くなり、プリント配線板等への取付け
が面側になるなどの欠点がある。
このような状況を打開すべく、本発明者らは種独研究を
進め、既述の条件にそって従来に勝る高い熱伝導率とケ
イ素に近似した熱膨張係数を有する炭化ケイ素り１セラ
εツクスを開発し、それを絶縁基板に適用して、熱放散
特性の良好な集積回路パッケージの製作を可能にした。
（特願昭５８−７３０６） しかし、該炭化ケイ素質基板の適用に関する検削の進行
に伴い、炭化ケイ素質基板に放熱用の冷却用のＡｔ４Ｎ
’ｉ’支のフィンをエポキシ系接着剤で取り付は冷熱サ
イクルをかけるとガラスで封止したパッケージのガラス
層に亀裂を生ずるという問題が起った。
〔発明の目的〕
本発明の目的は、炭化ケイ素ｌ（基板などの熱放散特性
に優れた絶縁基板と冷却フィンなどの放熱体との接合部
の信頼性を高めた集積回路パツク−−ジを提供すること
にある。
〔発明の概要〕 上記した制止用ガラスに生ずる亀裂は、炭化ケイ素質基
板とＡｔ製フィンとの熱膨１１ｊりの差に起因する熱応
力によるものと考えられる。
そこで炭化ケイ素質基板などの絶縁基板とＡｔ製フィン
などの放熱体との接合強度を維持しつつ、両者の熱膨張
の差に起因する熱応力を緩和する／（めに、弾力性の高
い所定の接着剤を用いることによって上記した目的が達
成しうろことを見い出した。
本発明は、このような知見から到達されたものであって
、絶縁基板、キャップおよび封止用ガラスによって気密
に囲まれたケース内に、前記絶縁基板に搭載された半導
体素子と前記ケース外から導入された電気的リードの端
部と前記半導体素子および前記電気的リードの端部を接
続する接続部とが、収納され、前記絶縁基板のケース外
側に相当する面に放熱体が接合されてなる集積回路パッ
ケージにおいて、前記絶縁基板と前記放熱体とを膜が形
成されたときのヤング率が５００にり／Ｑｎ２以Ｆとな
る接着剤を介して接合したことを特徴とする県債回路パ
ッケージである。
本発明において、半導体素子が搭載される絶縁基板には
、熱伝導率が大きく、半導体素子の熱膨張係数に近い熱
膨張係数を有する絶縁基板が用いられる。このような絶
縁基板としては、炭化ケイ素タブ（セラミックス基板、
ベリリア系セラミックス基板がよい。’Ｆにベリリウム
およびベリリウム化合物のうちから選ばれた少なくとも
１種をベリリウム量にして０．０５〜５重凧チを含み炭
化ケイ素を主成分とする絶縁性の炭化ケイ素質セラミッ
クスであって、かつ、理論密度の９０％以上の相対密度
を有する焼結体が有効である。この焼結体の熱膨張係数
は３５〜４０ＸＩＯ−７／Ｃであってケイ素の熱膨張係
数値に近く、また、その熱伝導率は０．２〜０．７　ｃ
ａｔ／　ｃｍ−ｓ　Ｃである。この値は従来のアルミナ
セラミックス基板の熱伝導率の４倍から１２倍の値であ
る。また、該炭化ケイ素セラミックスの熱膨張係数がケ
イ素のそれに近いので半導体素子が絶縁基板に接着層を
介してとりつけられた場合に、両者の熱膨張の差によっ
て生ずる熱応力は小さい。従って、第１図のような応力
緩衝材を基板・素子間に挿入することも必要としない。
また前記の炭化ケイ素質セラミックスを絶縁基板を用い
ると、半導体素子の熱放散性を高める上で好適である。
したがって、このような炭化ケイ素質セラミックス基板
上に直接半導体素子を搭載し、更に炭化ケイ素質セラミ
ックス基板に放熱体を接着剤を介して接合することによ
り半導体素子に発生する熱を効率よく放熱することが可
能となる。
本発明において、放熱体には従来用いられている材料を
いずれも用いることができる。例えば軽液で熱伝導性が
よい点からアルミ材料が好適であるが、鋼材料や他の金
属、及び合金も使用できる。
神だ放熱体は、板状でもよいが、熱放散性の点からフィ
ン構造を有するものが好適である。
このような放熱体と炭化ケイ素質セラミックスなどから
なる絶縁基板とを接合するための接着剤にｔ」２、接着
剤層としての膜を形成したときのヤング率が５００　Ｋ
９／　（、Ｔｌ！　’以下のものが使用される。
ヤング率が５００Ｒｇ／ａｎ２以下の弾力性を有する接
着剤を用いることによって、パッケージト放熱体との熱
膨張差に伴う熱応力を緩和することができる。
すなわち、し１］えは炭化ケイ素基板とキャップ材とか
らなるパッケージの熱膨張係数は、炭化ケイ素基板の熱
膨張係数に影響され、３５×４０×１０−’、Ｑ：で・
りる。一方、アルミニウム拐料からなる放熱体の６１５
膨張係数は２３７Ｘ１０−’／ｌ、銅イ２刺からなる放
熱体の熱膨張係数は１７０Ｘ１０−７／ｌｒである、こ
のようにパッケージと放熱体との間の熱膨張係数の差は
大きいため、使用時の温度変化によシ熱応力が発生する
。この熱応力は弾力性を有する接着剤により緩和される
結果、／くツケージの封止用ガラスのクラック、放熱体
接合部の接着剤の剥離などの発生を防止できる、 ヤング率が５００Ｋｙ／ｃｍ”以下の接着剤としてハ、
シリコーン系、ニトリルゴム・フェノール系、ネオプレ
ン・フェノール系が挙げられ、特にシリコーン系接着剤
が接着強度、耐熱性の面から好適である。これらの接着
剤には熱伝７５性を向上させる点から、７　／ｌ／　ミ
ナ（ｋｔ２０３　）、ベリリーフ　（Ｂｅｄ）、炭化ケ
イ素（ＳｉＣ）、シリカ（８ｉ０２）、ボロンナイトラ
イド（ＢＮ）などのフィシを充填するＱとができる。本
発明において、接ｌｈ剤のヤング率は、上記のようなフ
ィンが充填された場合、フィンを含む接着剤で膜を形成
したときのヤング率を示す。
フィンの充填によって接着剤層の熱１尺導性は向上する
が、フィンの充填１住が多ずぎると、接メ“１強度を損
うので熱伝導性および接着強１１などを考１促し、適正
な充填量を選定すべきである。
〔発明の実施例〕
第２図に本発明の集積回路パッケージの一例を示す。第
２図において、炭化ケイ素質セラミックスからなる基板
４の一方の面の中央部に半導体素子１が金属ソルダ層７
によって接着され、同面」二に封止ガラス層６によって
接着された複数個のリード片３の一端と半導体素子１と
の間は、ボンディングワイヤ２によって′屯気的に接続
されている。
リード片３の他の端は基板４０周縁から外方に延びてい
る５素子１１ボンデイングワイヤ２およびリード片３の
端部は絶縁基板４とキャップ５によって囲われ、該ギャ
ップ５と基板４およびリード片３との間隙はソルダガラ
ス層６を介して気密に封着されている。また、冷却フィ
ン９は基板４の他の裏面に接着剤で接着される。
この中で使用される材料の中で基板に用いる炭化ケイ素
質セラミックスはベリリウム量にして００５〜５　ｋ　
ｌｉｔ　％の酸化べＩＪ　ＩＪウムを含むほかは実質的
に炭化ケイ素からなり、理論密度の９０％以上の密度を
もつ焼結体である。それは抵抗率（室温）１０８Ω−副
板上の電気絶縁性と、熱伝導率０．２〜０．７　Ｃａ４
／２ｙｙ＋　・ｓ−’Ｃ％曲は強さ３０に７ｆ／訪２以
上、熱膨張係数３５Ｘ１０−７／ｌ？という特性をもっ
ている。
ギャップ材は炭化ケイ素質セラミックスに近い熱膨張係
数をもつノ、ライト系セラミックス（熱膨張係数４０〜
５ｓｘｘＯ−７／ｒ）、炭化ケイ素質セラミックス（３
３〜４０Ｘ１０−７／ｌ：）、コージェライト質セラミ
ックス（２５〜３５Ｘ１０−７／Ｃ）などが用いられる
。封着用ガラスはパッケージに入れられるシリコン半導
体チップは高密度になシ接合幅が狭くなってきているた
め、その耐熱性が４５５Ｃ以下に限定されている６、こ
のためＪ？Ｊ止用ガラスは少なくとも４５５Ｃ以下で封
止できることが要求される。また、熱膨張係数は基板の
炭化ケイ素及びキャップ材料の熱膨張係数に近い４０〜
５５　Ｘ　１０−７／Ｃをもつガラスが要求される。こ
のように封止温度が低く、且つ熱膨張係数が低いガラス
は単独では得られず、低熱膨張を示すβ−ユークリプタ
イト、チタン酸鉛またはぞの両者を含むホウ酸鉛系のガ
ラスが使用される。
冷却用のフィン材には熱伝導性、価格などの点からアル
ミニウムが使用される。
第１表はパッケージの構成を同一にして、ヤング率の異
なる接着剤を用いて作製したパッケージの一５５Ｃ〜＋
１５０Ｃの冷熱サイクル１００回かけた後のパッケージ
の破損及びＨｅ　’Ｊ−りの有無をみたものである。
ヤング率が２０００　ＫＬｙｃｍ　２以上のエポキシ樹
脂系、フェノール樹脂系、メラミン樹脂系及びブダジエ
ン・スチレン系接着剤を用いたパッケージは封止後のリ
ーク及び亀裂はないが温度サイクル後、ガラスによって
刺止した部分６に亀裂が入りはがれを生ずるか、−マだ
はＩ−１ｅリークがみられるものがある。接着剤のヤン
グ率が５００　Ｋ１７ｃｍ２以下のシＩＪ　−ｚ　−ン
系、二ｌ・リルゴムーフェノール系及ヒネオプレン・フ
ェノール系接着剤はアルミニウム製冷却フィンを接着し
た後、−５５ｔＺ’〜＋１５０Ｃの冷熱ザイクルを１０
０回かけた後もガラス部に亀裂またはＨｅ　ｌ）−りが
みられず信頼性のあるノ（ツケージが得られる。
第２表は、シリコーン系接着剤にフィンを充填し２だ際
、接着剤ｌｌ（へのヤング率を示したものである。
第２表 第２表において、Ａ９，１０，１１．１２はそれぞれ第
１表のＡ９〜Ａ１２の接着剤に充填されたフィンの種類
と充填量を示している。
また、炭化ケイ素基板の形状２１．６＋ｕ　２１．６ｍ
ＸＯ８６ｗ１１、アルミニウム製冷却フィンの放熱面績
１３、６　ｃｍ”　、接着剤にアルミナを充填材にした
シリコーン系接着剤を用い、風速５ｍで熱抵抗を測定し
た結果、７．７Ｔ：：／Ｗを達成Ｌ／　／ｉ−１因みに
第１図に示した構造のパッケージに幻し上記と同一条件
で熱抵抗を測定した結果、１２Ｕ／ＷｆＡりつた。
したがって、本実施例では熱抵抗の点でも優れているこ
とがわかる。
第３図および第４図はそれぞれ本発明の他の例を示す。
箱形に成形された絶縁基＆４の内側底面の中央部にメタ
ライズ層８を介して半導体素子工が接着されている。リ
ード片３Ｖｉポンデイングワイヤ２によって−；’Ｊを
半導体素子１に電気的に接続され、他方の絶縁苓板内面
に沿い立上シ、基板周縁に引出されている。そして、該
基板４の開口部に蓋状のギャップ５がはめ込凍れ、基板
・キャップまたＣＬリード片間の隙はガラス６をもって
封止される。
また、基板４の反対１１１１１にはアルミニウムの冷却
フィン９が、アルミナ充填材を入れたシリコーン系接着
剤１０を用いて接着する。第４図においては、絶縁基板
４の周縁に引き出されてリード片３はソルダ一層７を介
してリードフレ　ム１１と接合されているっ 絶縁基板はベリリウムを０．０５〜５Ｍ■チを含む炭化
ケイ素質セラミックスで、キャップは熱膨張係数４ｓｘ
：ｔｏ−７／ｃを有するムライト質セラミックスでそれ
ぞれ作成された。１だ、封止には熱膨張係数４９Ｘ１０
“７／Ｃ１封止温度４５０Ｃを有するガラスが用いられ
た。
製作された集積回路パッケージは一５５〜＋１５０Ｃの
冷熱サイクル１００回の試験にＨｊオ１、破損やリーク
、電気特性の異常を起さなかった。
〔発明の効果〕
以上のように本発明によれば、絶縁基板とｈ（熱体はヤ
ング率５００Ｋｙ／ｃｍ’以下の弾力性を有する接着剤
によって接合されているので両部イ：４の熱膨張の差に
よる熱応力を緩和できるので接合部の信頼性が高いもの
となる。
【図面の簡単な説明】
第１図は従来の集積回路パッケージの１）１１而図、第
２．３．４図はそれぞれ本発明の集積回路ペソケージの
断面図である。 １・・・半導体素子、２・・・ボンディングワイヤ、３
・・・リード片、４・・・絶縁基板、５・・、・）・ヤ
ップ、６０．、封止ガラス、７・・・金属ソルダ層、８
・・・メタライズＩＦＦ、９・・・冷却フィン、１０・
・・接着剤層、１１・・・リードフレーム、３２・・・
モリブデン板、３１・・・銅スタッド。 代理人　弁理士　鵜沼辰之 第　１　固 ム 第　３　目

Claims (1)

  1. 【特許請求の範囲】 １　絶縁基板、キャップおよび封止用ガラスによって気
    密に囲まれたケース内に、前記絶縁基板に搭載された半
    導体素子と前記ケース外から導入された電気的リードの
    端部と前記半導体素子および前記を狂気的リードの端部
    を接続する接続部とが収納され、前記絶縁基板のケース
    外側に相当する面に放熱体が接合されてなる集積回路パ
    ッケージにおいて、前記絶縁基板と前記放熱体とを膜が
    形成されたときの−Ｖング率が５００Ｋｇ１０ｎ′以下
    となる接着剤を介して接合し／ζことを！１”４徴とす
    る集積回路パッケージ。 ２、ｌｌケＷＦ　請求の範囲第１項において、前記絶縁
    基板が、炭化ケイ＝）ル質基板であることを特徴とする
    集ＡＪｌｉ回路パッケージ。 ３、特許請求のＩＩＩＩＬ囲第１項において、前記接着
    剤が、ノリ、コーンコム不接）’ｔｅｌ剤であることを
    特徴とする集積回路パノケー′）、 ４．７侍許請求の範囲第１項において、［Ｊ’＋Ｊ記放
    熱体が、フィン構造を有することを１１４Ｆ徴とする集
    積回路パッケージ。 ５　、　Ｉｔ？許請求の範囲第２項において、前記炭化
    ケイ素質基板が、ベリリウムおよびべＩＪ　ＩＪウム化
    合物のうちから選ばれた少なくとも１抽をベリリウムと
    して０．０５〜５重量％を含み、残余か１！げｔ的に炭
    化ケイ素からなり、かつ理論密度の９０チ以上の密度を
    有する焼結体であることを特徴と１−る集積回路パンケ
    ージ。 ６、％Ｗｒ請求の範囲第３亀に、ｋ・いて、０１１記シ
    リコーンゴム、１１１が、シリコーンコ゛ムに−導電性
    フィンを含有させてなることをＴｔ　向と一３′か１さ
    績沖１路パッケージ。
JP58175958A 1983-09-22 1983-09-22 集積回路パツケ−ジ Granted JPS6066843A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58175958A JPS6066843A (ja) 1983-09-22 1983-09-22 集積回路パツケ−ジ
EP84111297A EP0137385B1 (en) 1983-09-22 1984-09-21 Integrated circuit package (1111111)
DE8484111297T DE3469646D1 (en) 1983-09-22 1984-09-21 Integrated circuit package (1111111)
US07/364,537 US4965660A (en) 1983-09-22 1989-06-12 Integrated circuit package having heat sink bonded with resinous adhesive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58175958A JPS6066843A (ja) 1983-09-22 1983-09-22 集積回路パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS6066843A true JPS6066843A (ja) 1985-04-17
JPH0363824B2 JPH0363824B2 (ja) 1991-10-02

Family

ID=16005227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58175958A Granted JPS6066843A (ja) 1983-09-22 1983-09-22 集積回路パツケ−ジ

Country Status (4)

Country Link
US (1) US4965660A (ja)
EP (1) EP0137385B1 (ja)
JP (1) JPS6066843A (ja)
DE (1) DE3469646D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291158A (ja) * 1986-06-11 1987-12-17 Toshiba Corp Ｉｃパツケ−ジ
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8509439D0 (en) * 1985-04-12 1985-05-15 Artus R G C Heat sink
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ
GB2222721B (en) * 1988-08-23 1993-07-28 Nobuo Mikoshiba Cooling semiconductor devices
DE69018846T2 (de) * 1989-02-10 1995-08-24 Fujitsu Ltd Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ｉｃ用窒化アルミニウムパッケージ
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JP2918328B2 (ja) * 1990-11-26 1999-07-12 株式会社デンソー 樹脂の選定方法及びこの選定方法により選定された樹脂を有する樹脂封止型半導体装置
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5459348A (en) * 1991-05-24 1995-10-17 Astec International, Ltd. Heat sink and electromagnetic interference shield assembly
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05136304A (ja) * 1991-11-14 1993-06-01 Mitsubishi Electric Corp 半導体モジユール及びそれを用いたパワー制御装置
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
US5344795A (en) * 1992-09-22 1994-09-06 Microelectronics And Computer Technology Corporation Method for encapsulating an integrated circuit using a removable heatsink support block
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
US5583295A (en) * 1994-03-14 1996-12-10 Nippondenso Co., Ltd. Pressure sensor having gauge resistors and temperature compensating resistors on the same surface
US6081028A (en) * 1994-03-29 2000-06-27 Sun Microsystems, Inc. Thermal management enhancements for cavity packages
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5665473A (en) * 1994-09-16 1997-09-09 Tokuyama Corporation Package for mounting a semiconductor device
DE19727913A1 (de) * 1997-07-01 1999-01-07 Daimler Benz Ag Keramikgehäuse und Verfahren zu seiner Herstellung
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6022616A (en) * 1998-01-23 2000-02-08 National Starch And Chemical Investment Holding Corporation Adhesive composition with small particle size for microelectronic devices
US6369452B1 (en) 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
DE10009678C1 (de) 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US20030183369A1 (en) * 2002-04-02 2003-10-02 John Makaran Heat sink and method of removing heat from power electronics components
US7227257B2 (en) * 2002-12-09 2007-06-05 Intel Corporation Cooling micro-channels
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package
JP4393312B2 (ja) * 2004-08-27 2010-01-06 富士通株式会社 半導体装置
US7105920B2 (en) * 2004-11-12 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design to improve chip package reliability
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
EP2071620A1 (en) * 2007-12-12 2009-06-17 Wen-Long Chyn Heat sink having enhanced heat dissipation capacity
WO2011030517A1 (ja) * 2009-09-09 2011-03-17 株式会社日立製作所 接続材料、半導体装置及びその製造方法
US8895871B2 (en) * 2009-12-17 2014-11-25 Conti Temic Microelectronic Gmbh Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
KR20240144478A (ko) * 2019-04-25 2024-10-02 아메리칸 액슬 앤드 매뉴팩쳐링, 인코포레이티드 전기 구동 모듈

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2850687A (en) * 1953-10-13 1958-09-02 Rca Corp Semiconductor devices
NL100919C (ja) * 1954-12-16 1900-01-01
NL217849A (ja) * 1956-06-12
US3187226A (en) * 1961-08-07 1965-06-01 Curtiss Wright Corp Miniaturized electrical apparatus with combined heat dissipating and insulating structure
DE2743773A1 (de) * 1976-10-04 1978-04-06 Owens Illinois Inc Elektrische vorrichtung
DE2940917A1 (de) * 1979-10-09 1981-04-23 Wacker-Chemie GmbH, 8000 München Klebstoffe
JPS6038867B2 (ja) * 1981-06-05 1985-09-03 株式会社日立製作所 絶縁型半導体装置
JPS5899172A (ja) * 1981-12-07 1983-06-13 株式会社日立製作所 電気絶縁基板
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291158A (ja) * 1986-06-11 1987-12-17 Toshiba Corp Ｉｃパツケ−ジ
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법

Also Published As

Publication number Publication date
DE3469646D1 (en) 1988-04-07
EP0137385B1 (en) 1988-03-02
JPH0363824B2 (ja) 1991-10-02
US4965660A (en) 1990-10-23
EP0137385A1 (en) 1985-04-17

Similar Documents

Publication Publication Date Title
JPS6066843A (ja) 集積回路パツケ−ジ
EP0421005B1 (en) Process of assembling an electronic package
US4703339A (en) Package having a heat sink suitable for a ceramic substrate
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
JPH07169882A (ja) モールドされた集積回路パッケージ
JPH02174144A (ja) 半導体装置用パッケージ
JPS6146061B2 (ja)
GB2135513A (en) Packaged integrated circuit device
JPH0337308B2 (ja)
JPS59219942A (ja) チツプキヤリア
JPS60241239A (ja) 半導体装置
JP2868868B2 (ja) 半導体装置
JPS63252457A (ja) 半導体整流素子
JPS62117351A (ja) プラスチツク・パツケ−ジ型半導体装置
JP3222348B2 (ja) セラミックパッケージの製造方法
JPS6265350A (ja) 半導体装置
JPS5932142Y2 (ja) 高電力用混成集積回路
JP3335657B2 (ja) 半導体パッケージ
JPH06196614A (ja) リードフレーム
JPS6136961A (ja) マルチチツプ集積回路パツケ−ジ
JPH03234044A (ja) パッケージの組立方法とパッケージ
JPH0621255A (ja) 半導体装置
JPH043967A (ja) 電子部品搭載用基板
JPS60202955A (ja) 半導体装置
JPS61150251A (ja) 半導体装置