[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6066471A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS6066471A
JPS6066471A JP17500683A JP17500683A JPS6066471A JP S6066471 A JPS6066471 A JP S6066471A JP 17500683 A JP17500683 A JP 17500683A JP 17500683 A JP17500683 A JP 17500683A JP S6066471 A JPS6066471 A JP S6066471A
Authority
JP
Japan
Prior art keywords
film
thin film
silicon film
polycrystalline silicon
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17500683A
Other languages
English (en)
Inventor
Wakao Miyazawa
和加雄 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP17500683A priority Critical patent/JPS6066471A/ja
Publication of JPS6066471A publication Critical patent/JPS6066471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はソーダガラス等の透明基板上に形成される簿膜
トランジスタの特性向上に関する。
薄膜トランジスタは高価なシリコン基板上に形成する半
導体素子に比べ、安価なガラス基板上に形成できると共
に、工程数も少なくできる利点をもっている。
又、透明基板上に簿膜トランジスタアレイを形成し、液
島ディスプレイを構成したフラットパネル等では、裏面
に反射率の良い反射板を七7)する事により、コントラ
ストの良い表示を得ることができる。
第1図(α)(b)を用いて従来の薄膜トランジスタの
641造を示し、その欠点を述べる。
ガラス基板1上に多結晶シリコン膜の島2を形成したの
ち、OVD法等により、ゲート膜3を形成した後ゲート
電極となる多結晶シリコン膜4を形成する。次にイオン
打込み法により、ソース・ドレイン拡散層5を形成する
次に層間絶縁膜6を形成したのちに、コンタクトホール
を開口し、ソース配線、ドレイン電極を透明導電膜によ
り形成する。
この様に形成された薄膜トランジスタは、オン−オフ比
で4桁程度の特性を得るのが精一杯であり、アクティブ
マトリックスパネルを構成し、テレビ画像を表示するに
は不充分である。
薄膜トランジスタのオン−オフ比を大きくするには、能
動素子である半導体薄膜をアニールし、結晶性を改善す
ることにより可能となる。現在研究されている技術では
、レーザーアニールがあるが、レーザービームの制御性
の問題からアニールのバラツキが生じる、又、装置も大
型で高価であると共にスループットも上がらない等の問
題もあり、実用化されていない。次に、ゲート膜を高温
酸化法で形成すると同時に半導体薄膜の結晶性も向上さ
せる高温アニール法もあるが、・この方法では基板温度
が上昇してしまう為、安価なガラス基板が使用できない
等の問題が残る。
本発明は、これらの欠点を解決したものであり、半導体
薄膜を赤外線アニールする仁とにより、半導体薄膜の結
晶性向上を計り、トランジスタ特性を向上させるもので
ある。
周知の如く、赤外線はガラス等の透明基板には吸収され
ず、半導体薄膜等の不透明な膜に吸収され温度上昇させ
る。この性質を利用し、透明基板上に、島状に残した半
導体薄膜をアニールすることができ、透明基板の温度上
昇は起こらない。
第2図(α)Cb)(c)により本発明の第1の実施例
を説明する。
ガラス基板11上に、非晶質シリコン膜あるいは多結晶
シリコン膜の島12を形成する。次に赤外線ランプによ
り不活性ガス豚囲気中でアニールすると、第2図Cb)
の様に非晶質シリコン膜あるいは多結晶シリコン膜の結
晶が成長し12′となる。次にゲート膜となる1酸化シ
リコン膜13を形成したのちにゲート電極となる多結晶
シリコン膜14を形成する。その後イオン打込み法によ
り、ソース・ドレイン拡散層15@形成する。
さらに、層間絶縁膜16を形成したこちに、コンタクト
ホールを開口し、ソース・ドレイン電極を透明導電膜に
より形成する。
この様に形成された薄膜トランジスタは、半導体薄膜が
アニールされて結晶性が向上しているので、トランジス
タのオン−オフ比が6桁以上となる。さらに透明基板を
用いている為、基板自体の温度は上昇しないので、ソー
ダガラス等も用いることができる。
次に第3図(αンCh)により本発明の第2の実施例を
説明する。
ガラス基板21上に、非晶質シリコン族あるいは多結晶
シリコン胸の島22を形成する。次に赤外線ランプによ
り、酸素ガス雰囲気中でアニールすると非晶質シリコン
膜あるいは多結晶シリコン膜の結晶が成長すると同時に
、表面が酸化され、ゲート膜となる酸化シリコン膜が成
長する。次にゲー)を極となる多結晶シリコン膜2,4
を形成する。
以後本発明の第1の実施例に基づいて製作することによ
り、第1の実施例と同じ効果を上げることが可能である
第6の実施例としては、非晶質7リコンあるいは多結晶
シリコン膜の島を形成したのちに、赤外線ランプにより
、シランガス中でアニールすることにより、非晶質シリ
コンあるいは多結晶シリコン膜の上に、結晶性のすぐれ
た多結晶シリコン膜32′を形成することができる。第
4図(α)(b)からも判かる様にこの場合は、非晶シ
リコン膜あるいは多結晶シリコン膜の島62の上のみに
新たな結晶性の良い膜が形成されるので、ホ) IJソ
工程による膜の分離は必要ない。
次に第4の実施例を第5図(α)〔b〕に示すガラス基
板41上に非晶質シリコン膜あるいは多結晶シリコン膜
の島42を形成したのちに、赤外線ランプにより、シラ
ンガス及び酸素ガス雰囲−気中でアニールすることによ
り、表面に酸化シリコン膜が成長し、ゲート膜46が形
成される。以後本発明の第1の実施例に基づいて製作す
ることにより第1の実施例と同じ効果を上げることがで
きる。
さらには第3の実施例と第4の実施例を組み合せること
も可能である。この場合は、シランガス中でアニールし
、結晶性の良い薄膜を形成したのちに、酸素ガスとシラ
ンガスを流せば酸化シリコンMが形成される。
又、シランガス中でアニールしたのちに、酸素雰囲気中
でアニールすることにより、表面に酸化シリコン膜が形
成され、この場合は、第3の実施例と第2の実施例を組
合せたものである。この様に、半導体薄膜を形成したの
ちに連続的にゲート膜である酸化シリコン膜を形成する
ことにより、プロセス中に入る汚れを防止できる。特に
半導体薄膜とゲート膜の界面p汚れはトランジスタ特性
に大きく影響するので、本発明の様に連続的に形成する
事により、トランジスタの特性の劣下防止に役立つ。
以上説明した如く一本発明によれば、トランジスタ特性
の向上につながるばかりでなく、種々の優れた効果をも
たらす。
【図面の簡単な説明】
第1図(α)(b)は従来の薄膜トランジスタの断面図
及び平面図である。1はガラス基板、2は非晶質シリコ
ンあるいは多結晶シリコン膜、3はゲート膜、4はゲー
)11f極、5はソース−ドレイン拡散層、6は層間絶
縁膜、7はソース配線、8はドレイン電極。 第2図(α)Cb)(C)は本発明による第1の実施例
による断面図であり、11はガラス基板、12は非晶質
シリコン膜あるいは多結晶シリコ/膜、12′は結晶性
が改善された多結晶シリコン族、15はゲート膜、14
はゲート電極、15はソース・ドレイン拡散層、16は
層間絶縁膜、17はソース配線、18はドレイン電極で
ある。 第3図(cL)Cb)は本発明による第2の実施例であ
る。 第4図(α)Cb)は本発明による第3の実施例であり
、 第5図(α)(h)は本発明による第4の実施例である
。 図中、 21.51.41・・・・・・ガラス基板22.32,
42・・・・・・非晶質シリコンあるいは多結晶シリコ
ン膜 23.45.・・・・・・・・・・・・ゲート膜である
。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第1目 第3図 、ヤ〉

Claims (4)

    【特許請求の範囲】
  1. (1) ソーダガラス等の透明基板上に形成する薄膜ト
    ランジスタにおいて、該基板上に非晶質シリコン膜ある
    いは、多結晶シリコン膜の島を形成したのちに、不活性
    ガス雰囲気中で赤外線加熱により、シリコン膜の島をア
    ニールすることを特徴とする薄膜トランジスタの製造方
    法。
  2. (2) 酸素雰囲気中でアニールし、シリコン膜の表面
    を酸化シリコン膜とすることを特徴とする特許請求の範
    囲第1項記載の薄膜トランジスタの製造方法。
  3. (3) シランガス中でアニールし、非晶質あるいは多
    結晶シリコン膜の島の表面に多結晶シリコン膜を形成す
    ることを特徴とする特rFFM求の範囲第1項記載の薄
    膜トランジスタの製造方法。
  4. (4) 酸素ガスおよびシランガス中でアニールスルこ
    とにより、シリコン膜の表面に酸化シリコン膜を形成す
    ることを特徴とする特許請求の範囲第1項記載のN膜ト
    ランジスタの製造方法。
JP17500683A 1983-09-21 1983-09-21 薄膜トランジスタの製造方法 Pending JPS6066471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17500683A JPS6066471A (ja) 1983-09-21 1983-09-21 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17500683A JPS6066471A (ja) 1983-09-21 1983-09-21 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS6066471A true JPS6066471A (ja) 1985-04-16

Family

ID=15988562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17500683A Pending JPS6066471A (ja) 1983-09-21 1983-09-21 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6066471A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01136373A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method
US6329229B1 (en) 1993-11-05 2001-12-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN108468019A (zh) * 2018-04-09 2018-08-31 陕西煤业化工技术研究院有限责任公司 一种采用红外线加热退火优化透明导电薄膜质量的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01136373A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method
US6329229B1 (en) 1993-11-05 2001-12-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN108468019A (zh) * 2018-04-09 2018-08-31 陕西煤业化工技术研究院有限责任公司 一种采用红外线加热退火优化透明导电薄膜质量的方法

Similar Documents

Publication Publication Date Title
JP3240258B2 (ja) 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JP3364197B2 (ja) 半導体装置の作製方法
JPH0577303B2 (ja)
JPH0261032B2 (ja)
JP3421882B2 (ja) 多結晶半導体薄膜の作成方法
JPH05203977A (ja) 電気光学的表示装置
TW200419676A (en) Method of manufacturing an electronic device comprising a thin film transistor
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPS6066471A (ja) 薄膜トランジスタの製造方法
JPH06250214A (ja) アクティブマトリックス型液晶表示装置
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
JPH11265000A (ja) 液晶表示装置およびその製造方法
JPS6336574A (ja) 薄膜トランジスタ
JPH07169973A (ja) 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置
JPH059794B2 (ja)
JP2697730B2 (ja) アクティブマトリクス基板の製造方法
JP2001156295A (ja) 半導体装置の作製方法
JP2514166B2 (ja) アクティブマトリックス液晶表示装置の製造方法
JP2001028441A (ja) Soiのlcd投影型ディスプレイ用tftアレイ基板
JPS5961183A (ja) 薄膜トランジスタの製造方法
JPH0982982A (ja) 薄膜トランジスタ及びアクティブマトリクス表示装置
JPH03114030A (ja) 液晶表示装置の製造方法
JPH07131031A (ja) 表示用薄膜半導体装置の製造方法
JPH0915637A (ja) 電気光学的表示装置の製造方法
JPH0360043A (ja) 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法