JPS6042843A - Semiconductor wafer - Google Patents
Semiconductor waferInfo
- Publication number
- JPS6042843A JPS6042843A JP58151871A JP15187183A JPS6042843A JP S6042843 A JPS6042843 A JP S6042843A JP 58151871 A JP58151871 A JP 58151871A JP 15187183 A JP15187183 A JP 15187183A JP S6042843 A JPS6042843 A JP S6042843A
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor wafer
- scribe line
- pellet
- metal coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
Description
【発明の詳細な説明】 本発明は半導体ウェア7に関する。[Detailed description of the invention] The present invention relates to semiconductor ware 7.
従来、蒸着配線された半導本ウェファは、機械的な接触
探釧を有する、いわゆるマルチプローブ装置によって特
性試験が行なわれる。この特性試験を行なう場合、先ず
最初に半導体ウェファを試験装置による試験位置に設定
することが必要である。そのためには半導体ウェファを
設置した場合、その設置位1冒か読取り可能であること
および読取った位置にしたがってその設置位置が調整自
在であることか必要である。このようにすれば半導体ウ
ェファを所要の試験位置に設置することかでb、いった
ん設置されたあとは前記試験装置の自動運転にしたがっ
て個・々のチップにつき、所要の試験か自動的かつ連続
的に可能となる。設置位置の読みとりは、半導体ウェフ
ァ上の任意の基点(又は基線)を選び、これを光学的に
読みとるようにし、この読取り位置の、縦方向及び横方
向の基準線からの位置を知れば可能である。Conventionally, semiconductor wafers with vapor-deposited wiring are subjected to characteristic tests using a so-called multi-probe device having a mechanical contact probe. When performing this characteristic test, it is first necessary to set the semiconductor wafer at a test position using a test device. To this end, when a semiconductor wafer is installed, it is necessary to be able to read its installation position and to be able to adjust the installation position according to the read position. In this way, the semiconductor wafer can be placed in the required test position, and once installed, the required test or test is automatically and continuously carried out for each individual chip according to the automatic operation of the test equipment. becomes possible. The installation position can be read by selecting an arbitrary base point (or base line) on the semiconductor wafer, reading it optically, and knowing the position of this reading position from the vertical and horizontal reference line. be.
従来から、この基線としてスクライブラインを使用して
いる。このスクライブラインは、半導体ウェファを基盤
目状にスクライブするためのものであり、従来のスクラ
イブラインについて説明する。第1図は従来の半導本ウ
ェファ(A)の平面図であり、スクライブライン(a)
が基盤目状に形成されている。第2図(、)は、第1図
の半導体ウェファ(A)の部分拡大図であり、第2図(
l〕)は第2図(a)の■−■線に沿う断面図である。Conventionally, a scribe line has been used as this baseline. This scribe line is for scribing a semiconductor wafer in the shape of a substrate, and a conventional scribe line will be explained. FIG. 1 is a plan view of a conventional semiconductor wafer (A), with scribe lines (a)
is formed in the shape of a base. FIG. 2(,) is a partially enlarged view of the semiconductor wafer (A) in FIG.
1]) is a sectional view taken along the line ■-■ in FIG. 2(a).
このスクライブラインaはプラズマエツチングにより形
成されるものであるため、そのibかスクライブライン
方向に対して凹凸が激しい形状となっている。Since the scribe line a is formed by plasma etching, the scribe line ib has a highly uneven shape in the direction of the scribe line.
このようなスクライブラインElに基線検出のために光
を照射し、その反射光によりスクライブラインaを検出
しようとしてもその光が前記凹凸の縁l)により乱反射
が生じ、このためその検出の信号Cの波形が第2図(c
)のように変化する。即ち、基線検出信号0の検出中心
位置dと、スクライブラインaの中心位置eとが一致せ
ず両位置d、 e開に距離fの誤差が生じる。したがっ
て従来例で′は基線をスクライブラインによって検出さ
せる場合には、帖線検出信号Cによる検出中心位置dを
、スクライブラインaの中心位Neとして検出するとき
に検出ミスが生じ易く、また上記両位置d。Even if such scribe line El is irradiated with light for base line detection and an attempt is made to detect scribe line a using the reflected light, the light will be diffusely reflected by the edge l) of the unevenness, and as a result, the detection signal C The waveform of is shown in Figure 2 (c
). That is, the detection center position d of the baseline detection signal 0 does not match the center position e of the scribe line a, and an error of distance f occurs between the two positions d and e. Therefore, in the conventional example, when the base line ' is detected by the scribe line, a detection error is likely to occur when the detection center position d by the scribe line detection signal C is detected as the center position Ne of the scribe line a, and position d.
eの差を考慮して両位置の一致を行うようにする。The two positions are matched by taking into account the difference in e.
と検出に長時間要することになる等の難点があった。
本発明は、上述の技術的課題を解決し、半導体ウェファ
のチップの特性試験のための位置検出か容易な半導体ウ
ェファを提供することを目的とする。However, there were some drawbacks such as the long time required for detection.
An object of the present invention is to solve the above-mentioned technical problems and provide a semiconductor wafer whose position can be easily detected for testing the characteristics of chips on the semiconductor wafer.
以下、図面によって本発明の実施例について詳細に説明
する。第3図は本発明の一実施例の平面図であり、菓4
図はその一部の拡大した平面図であり、第5図は第2図
に対応した図であり、第5図(、)はスクライブライン
(2)の破線円(B)の拡大平面図、第5図(1))は
第5図(、)のV−V線に沿う断面図、第5図(c)は
マルチプローブ装置の基線検出信号を示す。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 3 is a plan view of one embodiment of the present invention.
The figure is an enlarged plan view of a part thereof, and FIG. 5 is a view corresponding to FIG. 2, and FIG. FIG. 5(1)) is a sectional view taken along the line V-V in FIG. 5(,), and FIG. 5(c) shows the base line detection signal of the multi-probe device.
本発明に従う半導体ウェファ(1)には、溝状のスクラ
イブライン(2)に沿って、かつスクライブライン(2
)の中央部(2a)を除いてアルミニウムなどの金属被
膜(3)がたとえばフォトエツチングなどの手法によっ
て形成されている。この金属被膜(3)は、第5図(b
)に示されるようにスクライブライン(2)から半導体
チップ(4)の周縁まで延在する。この金属被膜(3)
は、スクライブライン(2)に沿って基盤目状に形成さ
れる。The semiconductor wafer (1) according to the present invention has a groove-shaped scribe line (2) and
) A metal coating (3) made of aluminum or the like is formed by a method such as photo-etching, except for the central part (2a). This metal coating (3) is shown in FIG.
), it extends from the scribe line (2) to the periphery of the semiconductor chip (4). This metal coating (3)
are formed in the shape of a base along the scribe line (2).
このように本発明に従う半導体ウェファ(1)では、ス
クライブライン(2)の中央部(2a)を除いて金属被
膜(3)を形成したので、スクライブライン(2)を半
導体ウェア7上の基線としてマルチプローブ装置によっ
て特性試験を行なう場合にスクライブライン(2)で光
が乱反射することがない。その結果第5図(’C)に示
されるように基線検出信号(7)が示す検出中心(9)
と真の中心(8)とは正確に一致し、これにより位置検
出が確実に行われることになる。なお、この金属被膜(
3)が形成篩た部分に一定の表示、たとえばコード番号
や、フェイルマークの表示を行なうことが可能となる。As described above, in the semiconductor wafer (1) according to the present invention, since the metal coating (3) is formed on the scribe line (2) except for the central part (2a), the scribe line (2) can be used as the base line on the semiconductor wafer 7. When performing a characteristic test using a multi-probe device, light is not diffusely reflected at the scribe line (2). As a result, as shown in Figure 5 ('C), the detection center (9) indicated by the baseline detection signal (7)
and the true center (8) exactly match, which ensures reliable position detection. Note that this metal coating (
3) It becomes possible to display a certain display, such as a code number or a fail mark, on the screened portion.
また、この金属被膜(3)は、外部からのイオン注入を
防11−する力−ドにもなる。さらに金属被膜(3)を
全面に形成した場合にはシールド効果も有することにな
る。Further, this metal coating (3) also serves as a force guard to prevent ion implantation from the outside. Furthermore, if the metal coating (3) is formed over the entire surface, it will also have a shielding effect.
前述の実施例では、金属被膜(3)としてアルミニウム
について述べたけれども、本発明の飢の実施例として、
タンタルを蒸着して形成してもよく、これによって半導
体ウェア7(1)をスクライブすると外のダイサの目詰
まりを防ぐことが可能となる。この蒸着の代わりにスパ
ッタリングによって金属被膜(3)を形成してもよい。In the above embodiment, aluminum was described as the metal coating (3), but as a further embodiment of the present invention,
It may be formed by vapor depositing tantalum, which makes it possible to prevent clogging of the outer dicer when the semiconductor wafer 7(1) is scribed. The metal coating (3) may be formed by sputtering instead of this vapor deposition.
なお、スクライブラインの認識手段としては、レーザを
用いたものがあるが、テレビやC,C,D、を用いるこ
ともできる。In addition, as a means for recognizing the scribe line, there is a method using a laser, but a television or C, C, D can also be used.
以上のように本発明によれば、スクライブラインに沿っ
て、かつ該スクライブラインの中央部を除いて金属被膜
を形成したので、スクライブラインに照射された光が乱
反射することかなく、これによって半導体ウェア7のチ
ップの特性試験の位置検出が確実に、しかも容易に可能
となる。さらに金属被膜の部分に、一定のマークを表示
することが可能となる。As described above, according to the present invention, since the metal coating is formed along the scribe line and except for the central part of the scribe line, the light irradiated to the scribe line is not diffusely reflected, and thereby the semiconductor It is possible to reliably and easily detect the position of the wear 7 chip for characteristic testing. Furthermore, it becomes possible to display a certain mark on the metal coating.
第1図および第2図は従来例を示し、第1図は平面図、
第2図(a)は第1図の部分拡大図、第2図(1))は
第2図(8)の■−■線に沿う断面図、第2図(C)は
基線検出信号を示す波形図、第3図〜第5図は本発明の
一実施例を示し、第3図は平面図、第4図は第3図の部
分拡大図、第5図は第2プ
出願人 ローム株式会社
代 理 人 弁理士 岡 1)和 秀
第1図 第3図
第2図
第4IA
9七Figures 1 and 2 show a conventional example; Figure 1 is a plan view;
Figure 2 (a) is a partially enlarged view of Figure 1, Figure 2 (1)) is a sectional view taken along the line ■-■ in Figure 2 (8), and Figure 2 (C) shows the baseline detection signal. 3 to 5 show an embodiment of the present invention, FIG. 3 is a plan view, FIG. 4 is a partially enlarged view of FIG. 3, and FIG. Co., Ltd. Agent Patent Attorney Oka 1) Hide Kazu Figure 1 Figure 3 Figure 2 Figure 4IA 97
Claims (1)
インの中央部を除いて金属被膜を形成してなる半導1本
・ンエフ7゜(1) One semiconductor with a metal coating formed along the scribe line and excluding the central part of the scribe line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58151871A JPS6042843A (en) | 1983-08-18 | 1983-08-18 | Semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58151871A JPS6042843A (en) | 1983-08-18 | 1983-08-18 | Semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6042843A true JPS6042843A (en) | 1985-03-07 |
Family
ID=15528034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58151871A Pending JPS6042843A (en) | 1983-08-18 | 1983-08-18 | Semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6042843A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63297994A (en) * | 1987-05-12 | 1988-12-05 | ボルジヒ ゲーエムベーハー | Heat exchanger for cooling cracked gas |
EP0480775A2 (en) * | 1990-10-12 | 1992-04-15 | Seiko Instruments Inc. | An image sensor and a method of inspecting image sensors |
JPH07305975A (en) * | 1994-05-13 | 1995-11-21 | Schmidt Sche Heissdampf Gmbh | Heat exchanger |
JP2016018952A (en) * | 2014-07-10 | 2016-02-01 | 住友電気工業株式会社 | Semiconductor device manufacturing method and semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56152248A (en) * | 1980-04-28 | 1981-11-25 | Mitsubishi Electric Corp | Semiconductor pellet |
JPS57188844A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor wafer |
-
1983
- 1983-08-18 JP JP58151871A patent/JPS6042843A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56152248A (en) * | 1980-04-28 | 1981-11-25 | Mitsubishi Electric Corp | Semiconductor pellet |
JPS57188844A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor wafer |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63297994A (en) * | 1987-05-12 | 1988-12-05 | ボルジヒ ゲーエムベーハー | Heat exchanger for cooling cracked gas |
EP0480775A2 (en) * | 1990-10-12 | 1992-04-15 | Seiko Instruments Inc. | An image sensor and a method of inspecting image sensors |
US5329149A (en) * | 1990-10-12 | 1994-07-12 | Seiko Instruments Inc. | Image sensor with non-light-transmissive layer having photosensing windows |
JPH07305975A (en) * | 1994-05-13 | 1995-11-21 | Schmidt Sche Heissdampf Gmbh | Heat exchanger |
JP2016018952A (en) * | 2014-07-10 | 2016-02-01 | 住友電気工業株式会社 | Semiconductor device manufacturing method and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3530158B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003060119A (en) | Semiconductor device and method for manufacturing the same | |
US7213447B2 (en) | Method and apparatus for detecting topographical features of microelectronic substrates | |
KR20080072388A (en) | Method of sorting good dies using discrimination region | |
JPH0442944A (en) | Semiconductor device | |
JPS6042843A (en) | Semiconductor wafer | |
JP3346744B2 (en) | Plating growth apparatus and plating growth method | |
JP2003318335A (en) | Semiconductor device, manufacturing method thereof and position measuring method of semiconductor device | |
KR20070070485A (en) | Method for detecting wafer having a abnormal pattern defect in limited area | |
KR20050067992A (en) | Apparatus and method for detecting particles on a wafer | |
JPH0595034A (en) | Semiconductor manufacturing equipment | |
JPS62105438A (en) | Surface inspection of semiconductor wafer | |
JPS5828862A (en) | Tape carrier | |
JPH0684755A (en) | Device and method for detecting alignment mark | |
KR200177315Y1 (en) | Surface inspection apparatus for semiconductor wafer | |
KR100478200B1 (en) | Peak Type Standard Reference Material | |
JPH0567549A (en) | Position judging pattern | |
KR20050060177A (en) | Method to inspect surface of wafer | |
JPH04130643A (en) | Semiconductor device | |
JPH0424937A (en) | Defect inspecting device and prober using the same | |
CN116705640A (en) | Test method | |
JP2001345369A (en) | Substrate sensor and method for sensing substrate | |
KR20040022588A (en) | A detector of wafer edge damage | |
JPS6235541A (en) | Semiconductor integrated circuit | |
KR20060002338A (en) | Wafer stage of a thickness measurement instrument |