JPS6029131B2 - Diagnostic method - Google Patents
Diagnostic methodInfo
- Publication number
- JPS6029131B2 JPS6029131B2 JP52129268A JP12926877A JPS6029131B2 JP S6029131 B2 JPS6029131 B2 JP S6029131B2 JP 52129268 A JP52129268 A JP 52129268A JP 12926877 A JP12926877 A JP 12926877A JP S6029131 B2 JPS6029131 B2 JP S6029131B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- address
- ram
- diagnostic
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Between Computers (AREA)
Description
【発明の詳細な説明】
本発明は診断方式、具体的にはファームウェアによる診
断処理のオーバーヘッドを減じた周辺装置乃至処理装置
の診断機能試験に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a diagnostic method, and more particularly to a diagnostic function test for peripheral devices or processing devices that reduces the overhead of diagnostic processing by firmware.
一般に周辺装置の診断機能試験を行う為診断命令をその
他の命令と分離して定義し、診断命令実行用ファームウ
ェアはリードオンリイメモリに固定化されていた。Generally, in order to test the diagnostic function of peripheral devices, diagnostic instructions are defined separately from other instructions, and the firmware for executing the diagnostic instructions is fixed in read-only memory.
従って通常の命令を処理する場合、診断命令の実行処理
ルーチンは無用のオーバーヘッドとなり診断の解析能力
も高いものを得にくいという欠点があった。Therefore, when normal instructions are processed, the diagnostic instruction execution processing routine becomes unnecessary overhead and has the disadvantage that it is difficult to obtain a high diagnostic analysis ability.
本発明は上記欠点に鑑みてなされたものであり、主記憶
装置から診断用のファームウェアを周辺装置乃至他の処
理装置へローディングし、該ローディングされたファー
ムウェアにより診断を実行するもので、更に該ファーム
ウェアが正しくロードされたか杏かのチェックを行う診
断方式を提供することを目的とする。The present invention has been made in view of the above-mentioned drawbacks, and is to load diagnostic firmware from a main storage device to a peripheral device or other processing device, execute a diagnosis using the loaded firmware, and The purpose is to provide a diagnostic method to check whether or not the file has been loaded correctly.
以下、図面を使用して本発明の診断方式につき説明する
。Hereinafter, the diagnostic method of the present invention will be explained using the drawings.
第1図は本発明の構造を理解するための図であり、基本
的な電子計算機の概念図である。FIG. 1 is a diagram for understanding the structure of the present invention, and is a conceptual diagram of a basic electronic computer.
図において、1は中央処理装置CPU、2は主記憶装置
MMU、3はダイレクトメモリアクセスコントローラD
MAC、4は入出力制御装置1/oC、5は入出力装置
1/o、6は前記中央処理装置CPUIとダイレクトメ
モリアクセスコントローフDMCA3を接続するCPU
バス、7は前記中央処理装置CPUIと前記主記憶装置
MMU2を結ぶメモリバス、8は前記ダイレクトメモリ
アクセスコントローラDMAC3と前記主記憶装置MM
U2とを接続するメモリバス、9は前記ダイレクトメモ
リアクセスコントローラDMAC3と各種入出力制御装
置1/o4を結ぶバスである。各ブロックにおける機能
動作については周知である為省略する。第2図は本発明
における診断方式を具体化すべく構成された周辺装置内
部における構成である。In the figure, 1 is a central processing unit CPU, 2 is a main memory device MMU, and 3 is a direct memory access controller D.
MAC, 4 is an input/output control device 1/oC, 5 is an input/output device 1/o, 6 is a CPU that connects the central processing unit CPUI and the direct memory access controller DMCA3.
7 is a memory bus connecting the central processing unit CPUI and the main memory device MMU2; 8 is a memory bus connecting the direct memory access controller DMAC3 and the main memory device MM;
A memory bus 9 connects U2 and a bus 9 connects the direct memory access controller DMAC3 and various input/output control devices 1/o4. The functional operations of each block are well known and will therefore be omitted. FIG. 2 shows the internal configuration of a peripheral device configured to embody the diagnostic method of the present invention.
図において、11は外部より入出力命令が発すると該命
令を解読し、通常命令とロードファームウェア命令とに
分離するデコーダDEC1,12は該命令がロードファ
ームウェア命令であるときに所定の値がセットされるカ
ウンタCOUNT、13は主記憶装置MMU2からロー
ディングされる診断用のファームウェアが格納される。
−カルメモリLM、14は周辺装置の各種制御を行うフ
ァームウェアが格納されるリードオンリィメモリROM
、15は該フア−ムウェアのフェッチアドレスを指示す
るアドレスレジスタAR、16はフェッチされたファー
ムウェアを解読し、各種レジスタ・ゲートの制御を指示
するデコーダDEC2である。又、17,18はゲート
であり、19は通常の命令、2川まロードファームウェ
ア命令を示す。以下、第2図の動作につき説明する。ま
ず外部より入出力命令が発生し、これが周辺装置の命令
デコーダDEC1,11により解読され、通常命令とロ
ードファームウェア命令に分離される。In the figure, when an input/output command is issued from the outside, decoders DEC1 and 12 decode the command and separate it into a normal command and a load firmware command. When the command is a load firmware command, a predetermined value is set. The counter COUNT, 13 stores diagnostic firmware loaded from the main storage device MMU2.
- Cal memory LM, 14 is a read-only memory ROM in which firmware for controlling various peripheral devices is stored.
, 15 is an address register AR for instructing the fetch address of the firmware, and 16 is a decoder DEC2 for decoding the fetched firmware and instructing control of various registers and gates. Further, 17 and 18 are gates, and 19 indicates a normal instruction and a load firmware instruction. The operation shown in FIG. 2 will be explained below. First, an input/output instruction is generated from the outside, which is decoded by the instruction decoders DEC1 and DEC11 of the peripheral device and separated into a normal instruction and a load firmware instruction.
命令がロードファームウヱフ命令であると、タウン夕C
OUNT12に初期値がセットされる。If the command is a load farm wuf command, Town YuC
An initial value is set in OUNT12.
カウンタCOUNT12は周辺装置内のローカルメモリ
LM13にアドレッシングを行い主記憶装置MMU2か
ら所定の長さ分だけローカルメモリLM1 3へデータ
をローディングする。所定の長さ分のローディングが終
了するとカウンタCOUNT12は所定の値をアドレス
レジスタAR1 5へセットしてフアームウエアのフエ
ツチ動作を行う。The counter COUNT12 addresses the local memory LM13 in the peripheral device and loads data from the main memory device MMU2 to the local memory LM13 by a predetermined length. When loading for a predetermined length is completed, the counter COUNT12 sets a predetermined value in the address register AR15 and performs a firmware fetch operation.
該フェッチ動作によりフェッチされたファームウェア命
令は今の動作がロードファームウェア命令である為、ゲ
ート17によりローカルメモリLM1 3のファームウ
ェアがフェツチされ、ゲート18によりリードオンリイ
メモリROM14内におけるファームウェアはフェツチ
されない。Since the current operation of the firmware instruction fetched by the fetch operation is a load firmware instruction, the firmware in the local memory LM13 is fetched by the gate 17, and the firmware in the read-only memory ROM 14 is not fetched by the gate 18.
ローカルメモリLM13内には主記憶装置MMU2から
フェツチして来たところの診断用のファームウェアが格
納されている為、以降のファームウェアは全て診断動作
を行うことになる。Since the diagnostic firmware fetched from the main storage device MMU2 is stored in the local memory LM13, all subsequent firmware will perform diagnostic operations.
フェッチされた診断用ファームウェア命令は通常のファ
ームウェアと同様にデコーダDEC2,16により解読
され、各種レジスタ、ゲートの制御を行う。従ってこの
様な機構によりソフトウェアは診断用のファームウェア
を主記憶装贋へ用意しておき、周辺装置乃至処理装置へ
ロードファームウェア命令を出すことにより診断が多種
多様に渡って実行できる。The fetched diagnostic firmware instructions are decoded by decoders DEC2 and DEC16 in the same way as normal firmware, and control various registers and gates. Therefore, with such a mechanism, software can execute a wide variety of diagnoses by preparing diagnostic firmware in the main memory and issuing a load firmware command to a peripheral device or a processing device.
尚、上述した実施例では周辺装置の診断のみについて述
べて来たが各種リモート端末又は複数の処理装置同志で
も応用可能なものであり、第3図にこの例を示してある
。In the above-described embodiment, only the diagnosis of peripheral devices has been described, but it can also be applied to various remote terminals or a plurality of processing devices, and an example of this is shown in FIG.
以下第3図における処理装置間の応用を用いてファーム
ウェアのチェックについて述べる。The firmware check will be described below using the application between the processing devices shown in FIG.
図において2 1,22は処理装置PUA・PUB、2
3は主記憶装置MMUで、該主記憶装置MMU23内の
特定のエリアに処理装置PUA2 1・PUB22のフ
ァームウエアがストアされている。又、前記処理装置P
UA21・PUB22内部に前記主記憶装置MMU23
におけるファームウェアがロードされるRAM(ランダ
ムアクセスメモIJ)25,26が存在する。In the figure, 2 1 and 22 are processing units PUA and PUB, 2
3 is a main memory device MMU, and firmware for the processing devices PUA21 and PUB22 is stored in a specific area within the main memory device MMU23. Moreover, the processing device P
The main storage device MMU23 is inside the UA21/PUB22.
There are RAMs (Random Access Memories IJ) 25 and 26 into which firmware is loaded.
尚、27は前記ファームウェアの移動径路となるバスで
ある。Note that 27 is a bus that serves as a transfer path for the firmware.
この様な構成にてまず処理装置PUA21は処理装置P
UB22に対して前記のロードファームウェア命令が出
たものとする。In such a configuration, first, the processing device PUA21 is the processing device PUA21.
Assume that the above load firmware command is issued to the UB22.
そうすると処理装置PUB22は主記憶装置MMU23
の記憶領域Aにストアされているファームウェアがフェ
ッチされ、処理装置PUB22内のRAM26にローデ
イングされる。Then, the processing device PUB22 will be transferred to the main storage device MMU23.
The firmware stored in the storage area A of is fetched and loaded into the RAM 26 in the processing device PUB22.
つづいて処理装置PLA21は処理装置PUB22に対
してストアファームウェア命令を出す。Subsequently, the processing device PLA21 issues a store firmware command to the processing device PUB22.
そうすると処理装置PUB22はいまRAM26にロー
ドされたファームウェアを主記憶装置MMU23の領域
Bにストアする。そして処理装置PUB22は主記憶装
置MMU23の領域Aに格納された内容と領域Bに格納
された内容とを比較し異っていればファームウェアのロ
ーデイングが正しく行なわれなかったことになる。この
様にファームウェアのローデイング時、ファームウェア
が正しくロードされたか否かのチェックを行うことによ
り不正確なファームウェアで動作させる危険を防ぐこと
ができる。Then, the processing device PUB22 stores the firmware currently loaded into the RAM 26 in area B of the main storage device MMU23. Then, the processing device PUB22 compares the contents stored in area A and the contents stored in area B of the main storage device MMU23, and if they are different, it means that the firmware was not loaded correctly. In this way, when loading firmware, by checking whether the firmware has been correctly loaded, it is possible to prevent the risk of operating with incorrect firmware.
又、前記情報処理装置間の診断方法によると1つの情報
処理装置に対してロードファームウェア命令とストアフ
ァームウェア命令の2命令を出し得る他の情報処理装置
が必要であり、2命令による動作の後に他の情報処理装
置はロード乃至ストアされたデータを比較診断する能力
をも持たなければらない。Further, according to the above-mentioned method for diagnosing information processing devices, another information processing device that can issue two instructions, a load firmware instruction and a store firmware instruction, to one information processing device is required. The information processing device must also have the ability to compare and diagnose loaded or stored data.
この様にファームウェアが正しくローディングされたは
否かの診断を他の情報処理装置にたよることなく自身に
より簡単に行えるものが第4図の実施例である。図にお
いて、31,33は情報処理装置
PUA,PUBであり、情報処理装置PUB33内には
システム内の動作をコントロールする単のプロセッサユ
ニットPU34およびそのプロセッサユニットPU34
をコントロールするファームウェアが内蔵されたROM
35,RAM36がある。The embodiment shown in FIG. 4 allows the user to easily diagnose whether or not the firmware has been correctly loaded without relying on other information processing devices. In the figure, numerals 31 and 33 are information processing devices PUA and PUB, and inside the information processing device PUB33 there is a single processor unit PU34 that controls the operation within the system and its processor unit PU34.
ROM with built-in firmware to control
There are 35 and RAM36.
又、32は主記憶装置MMUである。この様な構成にお
いて、初期状態で、情報処理装置PUB33はROM3
5内のファームウェアで動作している。まず、情報処理
装置PUA31が、情報処理装暦PUBiiにロードフ
ァームウェア命令を出す。Further, 32 is a main storage device MMU. In such a configuration, in the initial state, the information processing device PUB33 uses the ROM3
It is running on firmware 5. First, the information processing device PUA31 issues a load firmware command to the information processing device PUBii.
ここで情報処理装置PUB33はROM35内のファー
ムウェアによって命令が通常命令か。ードフアームウェ
ア命令かを判別し、ロードファームウェア命令ならば所
定の主記憶装置MMU32領域Aよりファームウェアデ
ータを自装置のRAM36内に転送する。転送が終れば
、転送されたファームウェアデータに対して垂直パリテ
ィチェックを行い、転送が正常に終了したか否かを情報
処理装置PUA31に割込む。Here, the information processing device PUB33 determines whether the command is a normal command or not depending on the firmware in the ROM35. If it is a load firmware command, the firmware data is transferred from a predetermined main storage device MMU 32 area A into the RAM 36 of the own device. When the transfer is completed, a vertical parity check is performed on the transferred firmware data, and an interrupt is sent to the information processing device PUA 31 to determine whether the transfer has been completed normally.
以上の動作は全てROM35内のファームウェアで行う
。All of the above operations are performed by firmware in the ROM 35.
次に情報処理装置PUA31から出された命令が通常命
令であればファームウェアはROM35からRAM36
へ移り、RAM36内のローディングされたファームウ
エアによってプロセッサユニットPU34が動作を開始
する。Next, if the command issued from the information processing device PUA31 is a normal command, the firmware is transferred from the ROM35 to the RAM36.
Then, the processor unit PU34 starts operating according to the loaded firmware in the RAM36.
尚ローデイングされるファームウェアデータには垂直パ
リティチェック用キャラクタを付加しておく。Note that a vertical parity check character is added to the firmware data to be loaded.
この様にしてファームウェアが正しくローディングされ
たか否かの診断が他の情報処理装置に頼ることなく簡単
に行えるものである。In this way, it is possible to easily diagnose whether or not the firmware has been correctly loaded without relying on other information processing devices.
以上説明の如く本発明によると容易且つ高性能にファー
ムウエアのローデイングチェツクが行えると共に、主記
憶装置から診断用のファームウェアを周辺装置乃至他の
処理装置へローディングし、このローデイソグされたフ
ァームウエアにより診断を実行する構成となっている為
にオーバーヘッドの減少さらには解析能力の高い診断を
行うことができる。As explained above, according to the present invention, it is possible to easily and efficiently check the loading of firmware, and also to load the diagnostic firmware from the main memory to the peripheral device or other processing device, and to use the loaded firmware. Since the configuration is configured to execute diagnosis, overhead can be reduced and diagnosis with high analysis ability can be performed.
第1図は本発明の構成を理解する為の基本的な電子計算
機の概念図、第2図は本発明の診断方式を具体化する為
の構成例、第3図及び第4図は処理装置間における診断
の実施例であり、両処理装置間のファームウェアチェッ
クの概念図である。
11,16・・・・・・デコーダDEC、12……カウ
0ンタCOUNT、13・・・・・・ローカルメモリL
M、14,35….・.ROM、1 5・…・・アドレ
スレジスタAR、1 7,18”””ゲート、2 1,
2 2,31,33・・・・・・処理装置PUA・PU
B、23,32・・・・・・主記憶装置MMU、25,
26,36・・…・RAM、2 7…・・・/ゞスライ
ン。
第1図
第2図
第3図
第4図Figure 1 is a conceptual diagram of a basic electronic computer for understanding the configuration of the present invention, Figure 2 is a configuration example for embodying the diagnostic method of the present invention, and Figures 3 and 4 are processing devices. This is an example of diagnosis between the two processing devices, and is a conceptual diagram of firmware check between the two processing devices. 11, 16...Decoder DEC, 12...Counter COUNT, 13...Local memory L
M, 14, 35….・.. ROM, 1 5... Address register AR, 1 7, 18""" gate, 2 1,
2 2, 31, 33... Processing device PUA/PU
B, 23, 32... Main storage unit MMU, 25,
26, 36...RAM, 2 7.../ゞSline. Figure 1 Figure 2 Figure 3 Figure 4
Claims (1)
た診断用フアームウエアが用意される主記憶装置と、
この主記憶装置を使用する第1の制御装置と、 上記主
記憶装置を使用する制御装置であつて、上記診断用フア
ームウエアを格納するためのRAMと、制御用フアーム
ウエアが格納されているROMと、このROMまたは上
記RAMに対する読出しアドレスを指定するアドレスレ
ジスタと、上記RAMに上記診断用フアームウエアをロ
ーデイングする際の書込みアドレスを指定すると共に、
上記RAMにローデイングされた上記診断用フアームウ
エアを実行するための先頭アドレスが設定されるカウン
タと、上記第1の制御装置より与えられた入出力命令が
ロードフアームウエア命令であるか否かを判断する命令
判断手段と、この命令判断手段の判断結果に応じて、上
記アドレスレジスタを上記ROMまたはRAMのいずれ
かに切替える切替え手段と、上記入出力命令がロードフ
アームウエア命令であることが上記命令判断手段により
判断された場合、上記カウンタを制御して、上記RAM
の所定アドレスから始まる所定領域に、上記主記憶装置
の領域Aより上記診断用フアームウエアをローデイング
すると共にそのフアームウエアデータに対してパリテイ
・チエツクを行ない、しかる後上記カウンタより上記ア
ドレスレジスタに所定の読出しアドレスを設定する手段
とを備えた第2の制御装置とを具備し、上記アドレスレ
ジスタが上記RAM側に切替えられている場合には、同
アドレスレジスタにより指定される上記RAMのアドレ
スから読出される診断用フアームウエアにより診断が行
なわれ、上記アドレスレジスタが上記ROM側に切替え
られている場合には、同アドレスレジスタにより指定さ
れる上記ROMアドレスから読出される制御用フアーム
ウエアにより装置の制御が行なわれることを特徴とする
診断方式。1. A main memory device in which diagnostic firmware with a parity check character added to area A is prepared;
a first control device using the main memory; a control device using the main memory; a RAM for storing the diagnostic firmware; and a ROM for storing the control firmware; and an address register that specifies a read address for this ROM or the above-mentioned RAM, and a write address when loading the above-mentioned diagnostic firmware into the above-mentioned RAM,
A counter in which a start address for executing the diagnostic firmware loaded in the RAM is set, and a judgment as to whether an input/output command given from the first control device is a load firmware instruction. a switching means for switching the address register to either the ROM or the RAM according to the determination result of the instruction determining means; and a switching means for determining that the input/output instruction is a load firmware instruction. If determined by the means, the counter is controlled and the RAM is
The diagnostic firmware is loaded from area A of the main memory into a predetermined area starting from a predetermined address of and a second control device having means for setting a read address, and when the address register is switched to the RAM side, the read address is read from the address of the RAM specified by the address register. If the diagnosis is performed by the diagnostic firmware and the address register is switched to the ROM side, the control firmware read from the ROM address specified by the address register controls the device. A diagnostic method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52129268A JPS6029131B2 (en) | 1977-10-28 | 1977-10-28 | Diagnostic method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52129268A JPS6029131B2 (en) | 1977-10-28 | 1977-10-28 | Diagnostic method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5462748A JPS5462748A (en) | 1979-05-21 |
JPS6029131B2 true JPS6029131B2 (en) | 1985-07-09 |
Family
ID=15005368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52129268A Expired JPS6029131B2 (en) | 1977-10-28 | 1977-10-28 | Diagnostic method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6029131B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58134345A (en) * | 1982-02-05 | 1983-08-10 | Usac Electronics Ind Co Ltd | Diagnosing system of microcomputer |
JPS62229339A (en) * | 1986-03-17 | 1987-10-08 | Fujitsu Ltd | Diagnosis system for microprogram |
-
1977
- 1977-10-28 JP JP52129268A patent/JPS6029131B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5462748A (en) | 1979-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
JPH08161279A (en) | Multiprocessor system | |
JPS6029131B2 (en) | Diagnostic method | |
AU714669B2 (en) | Peripheral device control | |
JPS6319058A (en) | Memory device | |
JP2597409B2 (en) | Microcomputer | |
JPS63184147A (en) | Method for initializing channel controller | |
JPH04280334A (en) | One chip microcomputer | |
JPH022176B2 (en) | ||
JP3139310B2 (en) | Digital signal processor | |
JP3127737B2 (en) | Digital signal processor | |
JPH0320834A (en) | Initial diagnostic method for information processor | |
KR960011685A (en) | Data processing device and method for handling interrupt request | |
JP3036449B2 (en) | Memory diagnostic device | |
JPH0426913Y2 (en) | ||
JP2632859B2 (en) | Memory access control circuit | |
JPS58186853A (en) | Initial diagnostic system | |
JPH03182949A (en) | Diagnostic system for main storage device in computer system | |
JPS61196336A (en) | Interruption object recognizing system | |
JPS5822765B2 (en) | Program loading method in electronic computer system | |
JPS63282852A (en) | Stand-by system diagnosing system in duplex processing system | |
JPH0417200A (en) | Ram provided with self diagnostic function | |
JPS6225353A (en) | Microprogram loading system | |
JPH05189332A (en) | Information processor | |
JPH03136143A (en) | Incircuit emulator |