[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6027049B2 - 論理動作追跡装置 - Google Patents

論理動作追跡装置

Info

Publication number
JPS6027049B2
JPS6027049B2 JP54091974A JP9197479A JPS6027049B2 JP S6027049 B2 JPS6027049 B2 JP S6027049B2 JP 54091974 A JP54091974 A JP 54091974A JP 9197479 A JP9197479 A JP 9197479A JP S6027049 B2 JPS6027049 B2 JP S6027049B2
Authority
JP
Japan
Prior art keywords
logical
write
information
information processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54091974A
Other languages
English (en)
Other versions
JPS5616251A (en
Inventor
洋二 橋本
秀勝 橋本
二三男 後藤
康雄 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP54091974A priority Critical patent/JPS6027049B2/ja
Publication of JPS5616251A publication Critical patent/JPS5616251A/ja
Publication of JPS6027049B2 publication Critical patent/JPS6027049B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は論理装置、特に情報処理装置の論理動作に関連
する情報(被診断情報)を記憶保持する論理動作追跡装
置に関する。
情報処理装置に対する従釆の論理動作追跡装置は、情報
処理装置から得られる被診断情報を記憶装置に一定時間
間隔で逐次書込み、、情報処理装置に障害が発生して障
害検知信号が出ると記憶装置への書込み停止することに
より、障害発生までの一定期間のハードウェア履歴情報
を記録するようになっている。
しかしか)る構成では、情報処理装置のハングアップや
ループ状態では情報処理装置の動作が休止しているにも
か)わらず書込みが続けられるので、障害検知信号が出
た時点では有効な被診断情報が消えてしまったり、また
そのような不都合を避けるために記憶装置の記憶容量を
大きくする必要があるなどの不都合があった。本発明の
目的は叙上の如き不都合を解消した論理動作追跡装置を
提供することにある。しかして本発明の特徴は、情報処
理装置(一般的には論理装置)の休止状態に出される休
止信号を検出して一定時間後に記憶装置の書込みを抑止
する手段と、該休止信号が無くなり、しかも障害0の検
出がされないときは該記憶装置の書込み動作を再開する
手段とを具備することである。
こ)で、情報処理装置の休止状態とはある処理から次の
処理へ進むための待状態をい)、具体的には、メモリー
こ講出し要求を出してからデータが読出さ夕れてくるま
での期間、論理アドレスから実アドレスへの変換動作期
間、何らかの理由により命令が実行できない状態(障害
としては検出されない)等である。次に、本発明の実施
例につき図面を用いて詳細0に説明する。
第1図は本発明の一実施例である論理動作追跡装置のブ
ロック図である。
被診断論理装置としての情報処理装鷹から与えられる被
診断情報1を保持するデータレジスタ2、記憶装置3、
その書込夕みアドレスを選択するアドレスカウンタ5お
よびアドレスデコーダ4と、書き込み制御回路6とから
本実施例装置は構成されている。書込み制御回路6には
、情報処理装置からの休止信号および障害検知信号と、
記憶装置3の書込みタイミングである書込みパルスが与
えられている。第2図は書込み制御回路6の詳細図であ
る。
書込み制御回路6は、情報処理菱薄からの休止信号が“
1”の時のみ一定時間間隔ごとに十1するカウンタ6a
と、このカウンタ6aの内容をデコードし該カウンタの
値が一定値に達した時のみ、例えば“16’’の時のみ
“1”出力を出すデコーダ6b及びこのデコーダの出力
を保持するラツチ6cを具備する。また書込み制御回路
6は、障害検知信号をラツチするラツチ6dとこのラツ
チの出力と書込みパルスとのアンドをとるアンドゲート
6fを有するが、これらは従来装置と同様である。ラッ
チ6dは装置電源の投入時等に出されるリセツト信号で
リセットされる。ラツチ6c,6dの出力はオアゲート
6eでオアされてアンドゲート6fで書込みパルスとア
ンドをとちれる。アンドゲート6fの出力は記憶装置3
に対する書込み許可信号としてまたアドレスカウン夕5
に対する十1信号として送出される。尚、インバータ6
gは休止信号が“0”の時にカウンタ6dにリセットを
かける目的で設けられている。次に動作を説明する。
情報処理装置(被診断論理装置)から障害検知信号も休
止信号も出されない時(両信号がいずれも“0”の時)
は、ラツチ6c,6dが共にリセツトしており、アンド
ゲート6fを介して一定周期の書込みパルスが書込み許
可信号および十1信号として送出される。
したがって、記憶装置3にアドレスを順次十1しながら
被診断情報が書込まれる。情報処理装置で障害が発生し
て障害検知信号が出ると、ラツチ6dが直ちにセットさ
れアンドゲート6fが抑止される。
したがって書込み許可信号と十1信号の送出が抑止され
、記憶装置3の書込み動作が停止する。こ)までの動作
は従来装置と同様であり新しい4ものではない。
本発明による特徴は、以下の動作にある。すなわち、被
診断情報の書込み動作を実行中に情報処理装置から休止
信号が出ると(障害検知信号は出ない)、カウンタ6a
が一定周期でカウントアップし、カウント値が“16’
に達するとデコーダ6bの出力が“1”になり、ラツチ
6cがセットされる。
すなわち、休止信号の発生からカウンタ6aとデコーダ
6bの論理で決まる一定時間後にラッチ6cがセットさ
れる。この時間はデコーダ6bの出力が“1”になるカ
ウンント値によって任意に設定できる。ラッチ6cのセ
ットによりアンドゲート6fが抑止され、書込み許可信
号と十1信号が送出されなくなり、記憶装置3の書込み
動作が停止する。この状態は休止信号が無くなるぐ0”
になる)まで継続する。休止信号が無くなると、インバ
ータ6gの出力によってカウンタ6aがリセツトされ、
同時にラツチ6cがリセツトされてアンドゲート6fの
抑止が解かれ、記憶装置3の書込み動作が再開される。
このように、情報処理装置が休止状態になると一定時間
後に記憶装置3への書込みを停止する。
か)る情報は従来装置では書込みが行なわれており、記
憶装置の記憶容量を十分に大きくする必要があったもの
である。本発明の論理動作追跡装置は以上の如く障害状
態と休止状態を分け、休止状態中の無用の情報を書込ま
ないようにした結果、被診断情報記憶用の記憶装置をそ
れ程大容量にしなくても情報処理装置等の障害解析に有
用な被診断情報を得ることができる。
尚、記憶装置の記憶容量を減らせるということは、記憶
装置内の記憶情報の総量が減って無駄な情報が少なくな
るということであり、記憶情報に基づく障害解析の効率
改善を期待できるという利益もある。
【図面の簡単な説明】
第1図は本発明による論理動作追跡装置の一実施例を示
すブロック図、第2図は第1図中の書込み制御回路の詳
細ブロック図である。 2・・・データレジスタ、3・・・記憶装置、4・・・
アドレスデコーダ、5・・・アドレスカウンタ、6・・
・書込み制御回路、6a…カウンタ、6b…デコーダ、
6c,6d…ラツチ、6e…オアゲート、6f…アンド
ゲート。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1 論理装置の論理動作に関する情報を記憶手段に逐次
    書込み、障害が検知されると該書込み動作を停止する論
    理動作追跡装置において、該論理装置がある論理動作か
    ら次の論理動作へ進むための待状態にある時に該論理装
    置から出される休止信号を検出すると予め決められた時
    間後に該記憶手段の書込み動作を抑止する手段と、該休
    止信号が無くなり、かつ障害が検知されない場合、該記
    憶手段の書込み動作を再開させる手段とを具備すること
    を特徴とする論理動作追跡装置。
JP54091974A 1979-07-19 1979-07-19 論理動作追跡装置 Expired JPS6027049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54091974A JPS6027049B2 (ja) 1979-07-19 1979-07-19 論理動作追跡装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54091974A JPS6027049B2 (ja) 1979-07-19 1979-07-19 論理動作追跡装置

Publications (2)

Publication Number Publication Date
JPS5616251A JPS5616251A (en) 1981-02-17
JPS6027049B2 true JPS6027049B2 (ja) 1985-06-27

Family

ID=14041488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54091974A Expired JPS6027049B2 (ja) 1979-07-19 1979-07-19 論理動作追跡装置

Country Status (1)

Country Link
JP (1) JPS6027049B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386395U (ja) * 1986-11-26 1988-06-06

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850053A (ja) * 1981-09-19 1983-03-24 Fujitsu Ltd ヒストリメモリの制御方式
DE19841772A1 (de) 1998-09-11 2000-03-23 Siemens Ag Eingangsfenster eines Röntgenbildverstärkers und Verfahren zu dessen Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386395U (ja) * 1986-11-26 1988-06-06

Also Published As

Publication number Publication date
JPS5616251A (en) 1981-02-17

Similar Documents

Publication Publication Date Title
JPS6027049B2 (ja) 論理動作追跡装置
JPS5925307B2 (ja) 記憶装置
JPH05100847A (ja) 情報処理装置のメモリ保護方式
JPS58105363A (ja) 記憶装置
JP3013517B2 (ja) ライトバッファエラーアドレス検出回路
JP2628588B2 (ja) Dramのリフレッシュ回路
JPH0731439Y2 (ja) スタティック・カラムdramアクセス装置
JPH0635747A (ja) デバッグ支援装置
JPS6045853A (ja) 履歴診断方式
GB2261537A (en) Computer
JPS6010368A (ja) アドレス変換バツフア制御方式
JP2602909B2 (ja) Cpu暴走時の書き込み禁止方式
JPS59112494A (ja) メモリテスト方式
JP2993731B2 (ja) ハードウェアトレース情報の制御方式
JPH02171935A (ja) マイクロプロセッサの暴走防止回路
JPH0535455B2 (ja)
JPH06259337A (ja) データ保護方式
JPS626341A (ja) 情報処理装置
JPS60235259A (ja) 記憶装置システム
JPH04289558A (ja) ディスク装置における電源瞬断時の書き込みデータ保護方式
JPS6273345A (ja) 情報処理装置
JPH0553929A (ja) 障害情報保存機能付き中央処理装置
JPH0497459A (ja) キャッシュ一致処理方式
JPH06250860A (ja) データ処理装置
JPH0512049A (ja) 障害情報採取方式