JPS60254338A - マルチプロセツサの異常検出方式 - Google Patents
マルチプロセツサの異常検出方式Info
- Publication number
- JPS60254338A JPS60254338A JP59111374A JP11137484A JPS60254338A JP S60254338 A JPS60254338 A JP S60254338A JP 59111374 A JP59111374 A JP 59111374A JP 11137484 A JP11137484 A JP 11137484A JP S60254338 A JPS60254338 A JP S60254338A
- Authority
- JP
- Japan
- Prior art keywords
- command
- sub
- processing unit
- subprocessor
- spu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主処理装置及び従処理装置で構成されるシステ
ムにおける従処理装置に発生した障害をマクロに検出し
得るマルチプロセッサの異常検出方式に関する。
ムにおける従処理装置に発生した障害をマクロに検出し
得るマルチプロセッサの異常検出方式に関する。
最近、Ｐ ＯＳ （Ｐｏｉｎｔ Ｏｆ ５ａｌｅｓ）端
末装置の制御に用いられるＰＯ８制御用プロセッサ（以
下、Ｓ Ｌ Ｐ （Ｓｔｏｒｅ Ｌｅｖｅｌ Ｐｒｏｃ
ｅｓｓｏｒ ）と略称する。）は通常の汎用電算機の構
成部分（主処理装置（ＭＰＵ））とｐｏｓ特有の制御を
行なう副処理装置（ＳＰＵ）とから構成されている。
末装置の制御に用いられるＰＯ８制御用プロセッサ（以
下、Ｓ Ｌ Ｐ （Ｓｔｏｒｅ Ｌｅｖｅｌ Ｐｒｏｃ
ｅｓｓｏｒ ）と略称する。）は通常の汎用電算機の構
成部分（主処理装置（ＭＰＵ））とｐｏｓ特有の制御を
行なう副処理装置（ＳＰＵ）とから構成されている。
このような構成の下において、副処理装置に障゛害が発
生した場合に、その障害発生を可及的速や２かに検出し
得ることが必要になる。これはそれに接続されるｐｏｓ
端末装置の正常な稼働を確保する上から要請される事項
である。
生した場合に、その障害発生を可及的速や２かに検出し
得ることが必要になる。これはそれに接続されるｐｏｓ
端末装置の正常な稼働を確保する上から要請される事項
である。
そして、その要求は副処理装置に発生する障害のマクロ
的な検出を行ない得ることがシステム全体の正常な稼働
を維持する上で必要になって来る事柄である。
的な検出を行ない得ることがシステム全体の正常な稼働
を維持する上で必要になって来る事柄である。
従来における上述のような副処理装置に生ずる障害検出
は主処理装置と副処理装置との間に設けられるインター
フェース部のハードウェア信号線レベルで行なわれてい
た。即ち、副処理装置の状態を監視するのに応答待ちタ
イマを主記憶装置に設け、そのタイマがハードウェア信
号線を経て返される応答信号に応答するように構成され
、その応答信号がタイマに設定された時間内に返らない
場合には副処理装置に障害発生と判断していた。
は主処理装置と副処理装置との間に設けられるインター
フェース部のハードウェア信号線レベルで行なわれてい
た。即ち、副処理装置の状態を監視するのに応答待ちタ
イマを主記憶装置に設け、そのタイマがハードウェア信
号線を経て返される応答信号に応答するように構成され
、その応答信号がタイマに設定された時間内に返らない
場合には副処理装置に障害発生と判断していた。
しかし、副処理装置がプロセッサ、メモリ等を備えるよ
うになると、上述のような単なるインターフェース部の
障害だけでは不十分なものとなって来ている。
うになると、上述のような単なるインターフェース部の
障害だけでは不十分なものとなって来ている。
即ち、副処理装置がプロセッサ等を備えるに至ると、そ
のプログラムまでを含めたマクロな監視の必要性が出て
来る。
のプログラムまでを含めたマクロな監視の必要性が出て
来る。
そのため、従来においては、すべてのコマンドについて
その終結に至るまでの時間を監視するような技法がとら
れていた。
その終結に至るまでの時間を監視するような技法がとら
れていた。
従って、発生する障害を短時間の内に検出し得ないばか
６か、その監視間隔の自由なる設定性に欠けている。
６か、その監視間隔の自由なる設定性に欠けている。
本発明は障害検出時間の短縮化を為し得てその監視間隔
を自由に設定し得るマルチプロセッサの異常検出方式を
提供するもので、その手段は各々プロセッサを有する主
処理装置及び副処理装置を備えて構成されるシステムに
おいて、前記主処理装置から前記副処理装置へ発行され
るコマンドの中に前記副処理装置のための状態通知要求
コマンドを設け、前記主処理装置から前記副処理装置へ
他の通常コマンドに混在させて前記状態通知要求コマン
ドを転送し、該状態通知要求コマンドの転送時点から予
め決められた時間内に前記状態通知要求コマンドに対す
る前記副処理装置の状態通翅レスポンスが前記副処理装
置の各種レスポンス中に見い出されないとき前記副処理
装置に異當が発生していると判断するようにしたもので
ある。
を自由に設定し得るマルチプロセッサの異常検出方式を
提供するもので、その手段は各々プロセッサを有する主
処理装置及び副処理装置を備えて構成されるシステムに
おいて、前記主処理装置から前記副処理装置へ発行され
るコマンドの中に前記副処理装置のための状態通知要求
コマンドを設け、前記主処理装置から前記副処理装置へ
他の通常コマンドに混在させて前記状態通知要求コマン
ドを転送し、該状態通知要求コマンドの転送時点から予
め決められた時間内に前記状態通知要求コマンドに対す
る前記副処理装置の状態通翅レスポンスが前記副処理装
置の各種レスポンス中に見い出されないとき前記副処理
装置に異當が発生していると判断するようにしたもので
ある。
〔実施例〕。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明を実施するシステム構成を示す。
この図において、ｌはＰＯ８制御用プロセッサＳＬＰで
、こればシリアルインターフェース２を介して複数のｐ
ｏｓ端末装置３ｔ、３２、・・・が接続されている。そ
して、プロセッサＳＬＰは主処理装置Ｑ ｐ ｕと副処
理装置ＳＰ’Ｕとを備夫、これらはいずれもその内部に
プロセッサ、メモリ等を有する。プロセッサＳＬＰは主
処理装置ＭＰＵから副処理装置ＳＰＵへ通常コマンドを
発行して副処理装置ＳＰＵに処理を依頼し、コマンドに
応答した副処理装置ＳＰＵはｐｏｓ端末装置へポーリン
グを行ない、夫々のＰＯ８端末装置のデータ収集を行な
ってこれをレスポンスの形式で主処理装置ＭＰＵへ返す
ように構成されると共に、上述の通常コマンドに混在さ
せて主処理装置ＭＰＵから状態通知要求コマンドを発行
し得るように構成されたことに本発明の要部がある。そ
して、この状態通知要求コマンドの発行時に起動される
カウンタが主処理装置に設けられて本発明の特徴部分が
構成されている。
、こればシリアルインターフェース２を介して複数のｐ
ｏｓ端末装置３ｔ、３２、・・・が接続されている。そ
して、プロセッサＳＬＰは主処理装置Ｑ ｐ ｕと副処
理装置ＳＰ’Ｕとを備夫、これらはいずれもその内部に
プロセッサ、メモリ等を有する。プロセッサＳＬＰは主
処理装置ＭＰＵから副処理装置ＳＰＵへ通常コマンドを
発行して副処理装置ＳＰＵに処理を依頼し、コマンドに
応答した副処理装置ＳＰＵはｐｏｓ端末装置へポーリン
グを行ない、夫々のＰＯ８端末装置のデータ収集を行な
ってこれをレスポンスの形式で主処理装置ＭＰＵへ返す
ように構成されると共に、上述の通常コマンドに混在さ
せて主処理装置ＭＰＵから状態通知要求コマンドを発行
し得るように構成されたことに本発明の要部がある。そ
して、この状態通知要求コマンドの発行時に起動される
カウンタが主処理装置に設けられて本発明の特徴部分が
構成されている。
このように構成されることによって、主処理装置ＭＰＵ
から発行された通常コマンドと、この通常コマンドによ
って処理、例えばＰＯ３端末装置３ｉ（＋は複数のｐｏ
ｓ端末装置の１つ）から入力された取引データを分類、
ブロッキング（成る一定量のデータにまとめること）し
た後主処理装置ＭＰＵへ送り返すことを依頼された副処
理装置ＳＰＵがその依頼事項の処理つまりｐｏｓ端末装
置３量へポーリングを行ない、一定量のデータを収集し
て主処理装置ＭＰＵへ返すレスポンスとの間隔がたとえ
処理内容によって異なって来たとしても、そのような間
隔の相異によるレスポンスの遅れが副処理装置ＳＰＵで
の正常な処理であって且つその処理が所要時間の長きＧ
こ亘るものに起因するのか、又は副処理装置ＳＰＵに発
生した障害によって無応答状態に陥っていることに起因
するのかを判別することができる。
から発行された通常コマンドと、この通常コマンドによ
って処理、例えばＰＯ３端末装置３ｉ（＋は複数のｐｏ
ｓ端末装置の１つ）から入力された取引データを分類、
ブロッキング（成る一定量のデータにまとめること）し
た後主処理装置ＭＰＵへ送り返すことを依頼された副処
理装置ＳＰＵがその依頼事項の処理つまりｐｏｓ端末装
置３量へポーリングを行ない、一定量のデータを収集し
て主処理装置ＭＰＵへ返すレスポンスとの間隔がたとえ
処理内容によって異なって来たとしても、そのような間
隔の相異によるレスポンスの遅れが副処理装置ＳＰＵで
の正常な処理であって且つその処理が所要時間の長きＧ
こ亘るものに起因するのか、又は副処理装置ＳＰＵに発
生した障害によって無応答状態に陥っていることに起因
するのかを判別することができる。
即ち、本発明によれば、主処理装置ＭＰＵは通常コマン
ドを副処理装置ＳＰＵへ発行すると共に、これらｊｆｆ
ｉ常コマンドに混在させて所定間隔で状態通知要求コマ
ンドＴを発行する（第２図参照）。
ドを副処理装置ＳＰＵへ発行すると共に、これらｊｆｆ
ｉ常コマンドに混在させて所定間隔で状態通知要求コマ
ンドＴを発行する（第２図参照）。
この状態通知要求コマンドＴの発行時に主処理袋Ｗ Ｍ
Ｐ Ｕはタイマを起動する。副処理装置ＳＰＵではコ
マンドＴを受信すると、時間Ｔ ａｎｓ後にレスポンス
Ｔを主処理装置に返す。レスポンスＴを返すのに要する
時間Ｔ ａｎｓは副処理装置ＳＰＵのソフトウェアを含
めた検査対象を総合的にチェックするためである。
Ｐ Ｕはタイマを起動する。副処理装置ＳＰＵではコ
マンドＴを受信すると、時間Ｔ ａｎｓ後にレスポンス
Ｔを主処理装置に返す。レスポンスＴを返すのに要する
時間Ｔ ａｎｓは副処理装置ＳＰＵのソフトウェアを含
めた検査対象を総合的にチェックするためである。
副処理装置ＳＰＵが正常に動作している限り、カウンタ
で計時する時間ＴｏｕｔはＴｏｕｔ ＞Ｔａｎ５になる
ように設定されているから、カウンタは必ずリセットさ
れる。これにより、副処理装置ＳＰＵの正常な動作は確
認し得ることになる。
で計時する時間ＴｏｕｔはＴｏｕｔ ＞Ｔａｎ５になる
ように設定されているから、カウンタは必ずリセットさ
れる。これにより、副処理装置ＳＰＵの正常な動作は確
認し得ることになる。
又、第２図に示されるように、レスポンスＴが時間Ｔｏ
ｕｔ以内に返って来ない場合には、他のコマンドのレス
ポンスも同時に返らないこととなるが、時間Ｔａｎ５以
内に返される筈のレスポンスＴが主処理装置ＭＰＳに返
されないことから、副処理装置ＳＰＵが障害であると判
断することができる。
ｕｔ以内に返って来ない場合には、他のコマンドのレス
ポンスも同時に返らないこととなるが、時間Ｔａｎ５以
内に返される筈のレスポンスＴが主処理装置ＭＰＳに返
されないことから、副処理装置ＳＰＵが障害であると判
断することができる。
このような判断は可及的短時間内に行なうことができる
から、その異字検出が遅れたなら大量のデータを失って
しまう可能性のあるシステム環境、例えば上述のような
主処理装置によるＰＯ３端末装置からのデータを集積を
要する場合等に本発明の機能が十分に発揮し得ることに
なる。
から、その異字検出が遅れたなら大量のデータを失って
しまう可能性のあるシステム環境、例えば上述のような
主処理装置によるＰＯ３端末装置からのデータを集積を
要する場合等に本発明の機能が十分に発揮し得ることに
なる。
このような作用効果はコマンドＴの発行される間隔を自
在に変えることにより、その意図する効果を最も良く発
揮させることができる。
在に変えることにより、その意図する効果を最も良く発
揮させることができる。
以上説明したように、本発明によれば、■副処理装置に
生じた障害の検出時間の短縮化を果たし、検出遅れから
生ずる弊害の可及的除去を図り、 ■又、このような効果を検出間隔の自在な設定により高
揚させ得る、等の効果が得られる。
生じた障害の検出時間の短縮化を果たし、検出遅れから
生ずる弊害の可及的除去を図り、 ■又、このような効果を検出間隔の自在な設定により高
揚させ得る、等の効果が得られる。
第１図は本発明を実施するシステム構成を示す図、第２
図は本発明を説明するための信号方式を示す図である。 図中、１はＰＯ８制御用プロセッサ、２はシリアルイン
ターフェース、３１．’３２ ・・・はＰ。 Ｓ端末装置、ＭＰＵは主処理装置、ＳＰＵは副処理装置
である。 第１図
図は本発明を説明するための信号方式を示す図である。 図中、１はＰＯ８制御用プロセッサ、２はシリアルイン
ターフェース、３１．’３２ ・・・はＰ。 Ｓ端末装置、ＭＰＵは主処理装置、ＳＰＵは副処理装置
である。 第１図
Claims (1)
- 各々プロセッサを有する主処理装置及び副処理装置を備
えて構成されるシステムにおいて、前記主処理装置から
前記副処理装置へ発行されるコマンドの中に前記副処理
装置のための状態通知要求コマンドを設け、前記主処理
装置から前記副処理装置へ他の通常コマンドに混在させ
て前記状態通知要求コマンドを転送し、該状態通知要求
コマンドの転送時点から予め決められた時間内に前記状
態通知要求コマンドに対する前記副処理装置の状態通知
レスポンスが前記副処理装置の各種レスポンス中に見い
出されないとき前記副処理装置に異常が発生していると
判断するようにしたことを特徴とするマルチプロセッサ
の異常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111374A JPS60254338A (ja) | 1984-05-31 | 1984-05-31 | マルチプロセツサの異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111374A JPS60254338A (ja) | 1984-05-31 | 1984-05-31 | マルチプロセツサの異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254338A true JPS60254338A (ja) | 1985-12-16 |
Family
ID=14559569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111374A Pending JPS60254338A (ja) | 1984-05-31 | 1984-05-31 | マルチプロセツサの異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177645A (ja) * | 1988-01-07 | 1989-07-13 | Ricoh Co Ltd | 制御システムの暴走検知方法 |
| JPH03269759A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | マルチプロセッサ制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558134A (en) * | 1978-07-04 | 1980-01-21 | Oki Electric Ind Co Ltd | Fault detection system |
-
1984
- 1984-05-31 JP JP59111374A patent/JPS60254338A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558134A (en) * | 1978-07-04 | 1980-01-21 | Oki Electric Ind Co Ltd | Fault detection system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177645A (ja) * | 1988-01-07 | 1989-07-13 | Ricoh Co Ltd | 制御システムの暴走検知方法 |
| JPH03269759A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | マルチプロセッサ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPH01166161A (ja) | マルチプロセッサシステムの相互監視方式 | |
| JP2744113B2 (ja) | 計算機システム | |
| JP2967824B2 (ja) | マルチプロセツサシステム | |
| JPS59202527A (ja) | バス制御方式 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS6128146B2 (ja) | ||
| JPH0426914Y2 (ja) | ||
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH07230432A (ja) | 計算装置 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPS58114145A (ja) | 主マイクロプロセツサ障害監視方式 | |
| JPS62162155A (ja) | 情報処理システム | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 | |
| JPH0797327B2 (ja) | 故障検出方法 | |
| JPS61221849A (ja) | バス制御方式 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH0750464B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPH01224848A (ja) | マルチプロセッシングシステム | |
| JPH02176944A (ja) | 故障エージエント検出方式 | |
| JPS63240666A (ja) | リソ−ス状態検査方式 | |
| JPH1153222A (ja) | 多重系計算機システムにおける自己診断方式 | |
| JPS61135293A (ja) | 遠方監視制御システム |