JPS60212900A - 半導体固定記憶装置 - Google Patents
半導体固定記憶装置Info
- Publication number
- JPS60212900A JPS60212900A JP59070414A JP7041484A JPS60212900A JP S60212900 A JPS60212900 A JP S60212900A JP 59070414 A JP59070414 A JP 59070414A JP 7041484 A JP7041484 A JP 7041484A JP S60212900 A JPS60212900 A JP S60212900A
- Authority
- JP
- Japan
- Prior art keywords
- cell block
- circuit
- memory cell
- rewriting
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は書換え回数を増加しても信頼性の低下を招くこ
とのない電気的消去可能な半導体固定記憶装置(以下E
EPROMと称す)に関する。
とのない電気的消去可能な半導体固定記憶装置(以下E
EPROMと称す)に関する。
(従来技術)
従来、フローティフグゲート構造を有するEEPR,O
Mは、記憶用トラフ′)スタの制御ゲートに20V程度
の高電圧を印加し、トノネル効果によりドレイン上に形
成された薄い酸化膜を通して電子をドレインからフロー
ティフグゲートへ到達させることにより記憶を行ってい
る。このため高電圧印加の回数、いわゆる書換え回数が
増加すると薄い酸化膜が次第に劣化しついには破壊に到
る欠点を有していた。このためこのEEPROMは書き
換え頻度の高い応用には不向きであるという問題が6っ
た。
Mは、記憶用トラフ′)スタの制御ゲートに20V程度
の高電圧を印加し、トノネル効果によりドレイン上に形
成された薄い酸化膜を通して電子をドレインからフロー
ティフグゲートへ到達させることにより記憶を行ってい
る。このため高電圧印加の回数、いわゆる書換え回数が
増加すると薄い酸化膜が次第に劣化しついには破壊に到
る欠点を有していた。このためこのEEPROMは書き
換え頻度の高い応用には不向きであるという問題が6っ
た。
(発明の目的)
本発明の目的は、このような欠点を解決し、チップ内部
に書換え回数判定回路を設け、ある規定書換回数以上に
なると予め準備された他のメモリセルブロックに切換え
ることにより、書換え頻度の高い回路にも使用できるよ
うにしたEEPROMを提供することにある。
に書換え回数判定回路を設け、ある規定書換回数以上に
なると予め準備された他のメモリセルブロックに切換え
ることにより、書換え頻度の高い回路にも使用できるよ
うにしたEEPROMを提供することにある。
(発明の構成)
本発明のEEFROMは、複数に分割された電気的書換
可能なメモリセルブロックと、これらメモリセルブロッ
クのうちの1個への書換を選択しかつあるメモリセルブ
ロックへの書換回数が所定最大書換回数より大きくなっ
たことを判定して他のメモリセルブロックへ順次切換え
る書換回数判定回路と、前記各メモリセルブロックの各
出力を入力して外部出力端子に出力するOR回路とを含
み構成される。
可能なメモリセルブロックと、これらメモリセルブロッ
クのうちの1個への書換を選択しかつあるメモリセルブ
ロックへの書換回数が所定最大書換回数より大きくなっ
たことを判定して他のメモリセルブロックへ順次切換え
る書換回数判定回路と、前記各メモリセルブロックの各
出力を入力して外部出力端子に出力するOR回路とを含
み構成される。
(実施例)
次に本発明を図面により詳細に説明する。
第1図は本発明の実施例のブロック図である。
図において、1はメモリセル部分で、本実施例では10
0〜103の4ブロツクが準備されている。
0〜103の4ブロツクが準備されている。
2は書換回数判定回路で、メモリセルブロック(以下セ
ルブロックと称す)に対応し4回路準備されている。ま
た、3はEEFROMの書込みおよび読出し動作を制御
するブロック、4は各々のセルブロックからのデータを
出力へ伝達するOR回路である。なお、その他メモリの
動作に必要なアドレスデコーダ、センスア/グ等は省略
している。
ルブロックと称す)に対応し4回路準備されている。ま
た、3はEEFROMの書込みおよび読出し動作を制御
するブロック、4は各々のセルブロックからのデータを
出力へ伝達するOR回路である。なお、その他メモリの
動作に必要なアドレスデコーダ、センスア/グ等は省略
している。
次に主要ブロックの動作を説明する。書換回数判定回路
2は紫外線消去型EPROM に使用実績のおるフロー
ティングゲート構造のMOSトランジスタとアナログコ
ンパレータから構成されている。この回路2のMOSト
ランジスタのスレッシュホールド電圧VTRは、フロー
ティングゲートに加えられる電圧VPPと、印加回数N
および印加時間tに比例し、次式で表わ、される。
2は紫外線消去型EPROM に使用実績のおるフロー
ティングゲート構造のMOSトランジスタとアナログコ
ンパレータから構成されている。この回路2のMOSト
ランジスタのスレッシュホールド電圧VTRは、フロー
ティングゲートに加えられる電圧VPPと、印加回数N
および印加時間tに比例し、次式で表わ、される。
VTR=f (vII)P r N + t )したが
ってゲート電圧Vpp の電圧値および印加時間tが一
定であれはスレッシュホールド電圧VTRは書換回数に
比例することになる。
ってゲート電圧Vpp の電圧値および印加時間tが一
定であれはスレッシュホールド電圧VTRは書換回数に
比例することになる。
本実施例の場合、メモリセルが破壊に到る最大書換回数
に対するマージンの程度を設定するものであるから、ス
レッシュホールド電圧VTHの精度すなわち書換え回数
検出の精度は必ずしも高い必要はない。
に対するマージンの程度を設定するものであるから、ス
レッシュホールド電圧VTHの精度すなわち書換え回数
検出の精度は必ずしも高い必要はない。
次に番号100.101.102.103の4ブロツク
に等分されているメモリセル1の各セルブロックは、書
換回数判定回路2により選択され、まfc4ブロックと
も同時にセルブロック内の同−ロクーションが外部から
アドレッシングされる構成となっている。
に等分されているメモリセル1の各セルブロックは、書
換回数判定回路2により選択され、まfc4ブロックと
も同時にセルブロック内の同−ロクーションが外部から
アドレッシングされる構成となっている。
いま、EEPROMの書換回数の最大値Nと設定してお
くと、セルブロック100のある番地でN回目の書換え
が終了した後は、次回からセルブロック101内の同一
番地が新たに選択される。
くと、セルブロック100のある番地でN回目の書換え
が終了した後は、次回からセルブロック101内の同一
番地が新たに選択される。
具体的にバイト単位で書換えが行われている例について
第2図を用いて説明する。
第2図を用いて説明する。
第2図は4ブロツク100〜103から成るEEROM
のメモリセル部の構成図であり、各々のセルブロック1
00〜103はう乃−ドx8ビットで構成されている。
のメモリセル部の構成図であり、各々のセルブロック1
00〜103はう乃−ドx8ビットで構成されている。
ここでセルブロック100 は最大書換回数N回使用済
のパターンの状態を示し、セルブロック101はN−z
回目の書込み後のパターンを示し、セルブロック102
.103は未使用状態を示している。このセルブロック
100で、AK番地のデータがN+1回目の書換対象に
選ばれたが、セルブロック100の最大書換回数Nを越
えているため、該当するワードAKのデータが0に消去
された後、セルブロック101 が選択され同一ワード
に書換希望のデータが書込まれることになる。第2図の
ROMバター/はこの状態を表わしている。
のパターンの状態を示し、セルブロック101はN−z
回目の書込み後のパターンを示し、セルブロック102
.103は未使用状態を示している。このセルブロック
100で、AK番地のデータがN+1回目の書換対象に
選ばれたが、セルブロック100の最大書換回数Nを越
えているため、該当するワードAKのデータが0に消去
された後、セルブロック101 が選択され同一ワード
に書換希望のデータが書込まれることになる。第2図の
ROMバター/はこの状態を表わしている。
次に、書換えられるN+2回目から2N回までは、セル
ブロック101の各ワードの書換回数がNに達してなく
ても、指定されたアドレスに対応する8ビツトデータが
一旦消去された後、セルブロック102の対応するアド
レスにデータを書き込む。この制御はすべて書換回数検
出回路2と書込制御回路3によって自動的に行うことが
できる。
ブロック101の各ワードの書換回数がNに達してなく
ても、指定されたアドレスに対応する8ビツトデータが
一旦消去された後、セルブロック102の対応するアド
レスにデータを書き込む。この制御はすべて書換回数検
出回路2と書込制御回路3によって自動的に行うことが
できる。
このブロック内での書込前の一旦消去する方法について
は、既存のEEFROMに採用されているものが用いら
れる。
は、既存のEEFROMに採用されているものが用いら
れる。
なお、データの続出しは、各セルブロック100〜10
3内の8ビツトデータがOR回路4に接続されているた
め、任意の有効データが出方される。
3内の8ビツトデータがOR回路4に接続されているた
め、任意の有効データが出方される。
これは、未使用のセルはすべてデータ「O」であり、1
旦セルブロツクで無効となったワードはデータ「0」に
消去されているからである。なお、以上の説明の中でメ
モリセルの消去状態は論理「0」とし、書込状態は論理
rIJと割当てている。
旦セルブロツクで無効となったワードはデータ「0」に
消去されているからである。なお、以上の説明の中でメ
モリセルの消去状態は論理「0」とし、書込状態は論理
rIJと割当てている。
(発明の効果)
以上説明した様に、本発明によれば、1ワードでも最大
書換回数Nを越える書換回数が与えられた場合には、そ
の後の書換えは新しいセルブロックを使用することによ
り制御回路が簡易化され、また書換えの制御をチップ内
部で自動的に処理するため、外部端子を増加させること
がなく、従来品種との端子互換性を有しながら実現でき
る。
書換回数Nを越える書換回数が与えられた場合には、そ
の後の書換えは新しいセルブロックを使用することによ
り制御回路が簡易化され、また書換えの制御をチップ内
部で自動的に処理するため、外部端子を増加させること
がなく、従来品種との端子互換性を有しながら実現でき
る。
このように本発明によれば、EEPROMの書換回数を
予備セルブロックの数だけ増加させることができ、応用
分野の拡大が期待できる。
予備セルブロックの数だけ増加させることができ、応用
分野の拡大が期待できる。
第1図は本発明の実施例の主要ブロック図、第2図は第
1図のメモリセルブロックのROMパターン図である。 図において 1・・・・・・メモリセルブロック、2・・・・・・書
換回数判定回路、3・・・・・・制御回路、4・・・・
・・08回路、100゜101.102.103・・・
・・・4等分されたセルブロック である。
1図のメモリセルブロックのROMパターン図である。 図において 1・・・・・・メモリセルブロック、2・・・・・・書
換回数判定回路、3・・・・・・制御回路、4・・・・
・・08回路、100゜101.102.103・・・
・・・4等分されたセルブロック である。
Claims (1)
- 複数に分割された電気的書換可能なメモリセルブロック
と、これらメモリセルブロックのうちの1個への書換を
選択しかつあるメモリセルブロックへの書換回数が所定
最大書換回数より大きくなったことを判定して他のメモ
リセルブロックへ順次切換える書換回数判定回路と、前
記各メモリセルブロックの各出力を入力して外部出方端
子に出力するOR回路とを含む半導体固定記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59070414A JPS60212900A (ja) | 1984-04-09 | 1984-04-09 | 半導体固定記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59070414A JPS60212900A (ja) | 1984-04-09 | 1984-04-09 | 半導体固定記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60212900A true JPS60212900A (ja) | 1985-10-25 |
Family
ID=13430785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59070414A Pending JPS60212900A (ja) | 1984-04-09 | 1984-04-09 | 半導体固定記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60212900A (ja) |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62283496A (ja) * | 1986-05-31 | 1987-12-09 | Canon Inc | プログラマブルリ−ドオンリメモリの書き込み回数管理方式 |
JPS62283497A (ja) * | 1986-05-31 | 1987-12-09 | Canon Inc | メモリ書き込み制御方法 |
JPS63292496A (ja) * | 1987-05-25 | 1988-11-29 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ装置 |
JPS6462900A (en) * | 1987-09-02 | 1989-03-09 | Hitachi Ltd | Method for evaluating nonvolatile storage element and data processor using it |
JPH01109596A (ja) * | 1987-10-22 | 1989-04-26 | Fuji Electric Co Ltd | Eepromへのデータ書込み方法 |
JPH0670119A (ja) * | 1992-06-12 | 1994-03-11 | Ricoh Co Ltd | ファクシミリ装置 |
JPH06302194A (ja) * | 1993-01-20 | 1994-10-28 | Canon Inc | 情報処理装置 |
JPH06338195A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 電気的消去可能な不揮発性メモリの書き込み回数管理装置 |
US5568439A (en) * | 1988-06-08 | 1996-10-22 | Harari; Eliyahou | Flash EEPROM system which maintains individual memory block cycle counts |
US5602987A (en) * | 1989-04-13 | 1997-02-11 | Sandisk Corporation | Flash EEprom system |
US5838614A (en) * | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US5930815A (en) * | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6115785A (en) * | 1995-07-31 | 2000-09-05 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
US6141249A (en) * | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
US6262918B1 (en) | 1999-04-01 | 2001-07-17 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6567307B1 (en) | 2000-07-21 | 2003-05-20 | Lexar Media, Inc. | Block management for mass storage |
US6813678B1 (en) | 1998-01-22 | 2004-11-02 | Lexar Media, Inc. | Flash memory system |
US6850443B2 (en) | 1991-09-13 | 2005-02-01 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
KR100485550B1 (ko) * | 2001-10-29 | 2005-04-28 | 미쓰비시덴키 가부시키가이샤 | 백업 메모리 블록을 갖는 비휘발성 반도체 기억 장치 |
US6898662B2 (en) | 2001-09-28 | 2005-05-24 | Lexar Media, Inc. | Memory system sectors |
US7492660B2 (en) | 1989-04-13 | 2009-02-17 | Sandisk Corporation | Flash EEprom system |
JP2011028793A (ja) * | 2009-07-22 | 2011-02-10 | Toshiba Corp | 半導体記憶装置 |
US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
US9032134B2 (en) | 2001-09-28 | 2015-05-12 | Micron Technology, Inc. | Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased |
US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
-
1984
- 1984-04-09 JP JP59070414A patent/JPS60212900A/ja active Pending
Cited By (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62283497A (ja) * | 1986-05-31 | 1987-12-09 | Canon Inc | メモリ書き込み制御方法 |
JPS62283496A (ja) * | 1986-05-31 | 1987-12-09 | Canon Inc | プログラマブルリ−ドオンリメモリの書き込み回数管理方式 |
JPS63292496A (ja) * | 1987-05-25 | 1988-11-29 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ装置 |
JPS6462900A (en) * | 1987-09-02 | 1989-03-09 | Hitachi Ltd | Method for evaluating nonvolatile storage element and data processor using it |
JPH01109596A (ja) * | 1987-10-22 | 1989-04-26 | Fuji Electric Co Ltd | Eepromへのデータ書込み方法 |
US5712819A (en) * | 1988-06-08 | 1998-01-27 | Harari; Eliyahou | Flash EEPROM system with storage of sector characteristic information within the sector |
US5909390A (en) * | 1988-06-08 | 1999-06-01 | Harari; Eliyahou | Techniques of programming and erasing an array of multi-state flash EEPROM cells including comparing the states of the cells to desired values |
US5862081A (en) * | 1988-06-08 | 1999-01-19 | Harari; Eliyahou | Multi-state flash EEPROM system with defect management including an error correction scheme |
US5568439A (en) * | 1988-06-08 | 1996-10-22 | Harari; Eliyahou | Flash EEPROM system which maintains individual memory block cycle counts |
US5835415A (en) * | 1988-06-08 | 1998-11-10 | Harari; Eliyahou | Flash EEPROM memory systems and methods of using them |
US5936971A (en) * | 1989-04-13 | 1999-08-10 | Sandisk Corporation | Multi-state flash EEprom system with cache memory |
US6373747B1 (en) | 1989-04-13 | 2002-04-16 | Sandisk Corporation | Flash EEprom system |
US7492660B2 (en) | 1989-04-13 | 2009-02-17 | Sandisk Corporation | Flash EEprom system |
US5602987A (en) * | 1989-04-13 | 1997-02-11 | Sandisk Corporation | Flash EEprom system |
US8040727B1 (en) | 1989-04-13 | 2011-10-18 | Sandisk Corporation | Flash EEprom system with overhead data stored in user data sectors |
US6850443B2 (en) | 1991-09-13 | 2005-02-01 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US7353325B2 (en) | 1991-09-13 | 2008-04-01 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
JPH0670119A (ja) * | 1992-06-12 | 1994-03-11 | Ricoh Co Ltd | ファクシミリ装置 |
JPH06302194A (ja) * | 1993-01-20 | 1994-10-28 | Canon Inc | 情報処理装置 |
JPH06338195A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 電気的消去可能な不揮発性メモリの書き込み回数管理装置 |
US6172906B1 (en) | 1995-07-31 | 2001-01-09 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6912618B2 (en) | 1995-07-31 | 2005-06-28 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
US6115785A (en) * | 1995-07-31 | 2000-09-05 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
US5838614A (en) * | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US6128695A (en) * | 1995-07-31 | 2000-10-03 | Lexar Media, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US6393513B2 (en) | 1995-07-31 | 2002-05-21 | Lexar Media, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
US6145051A (en) * | 1995-07-31 | 2000-11-07 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5930815A (en) * | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
US6223308B1 (en) | 1995-07-31 | 2001-04-24 | Lexar Media, Inc. | Identification and verification of a sector within a block of mass STO rage flash memory |
US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
US6327639B1 (en) | 1997-12-11 | 2001-12-04 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6813678B1 (en) | 1998-01-22 | 2004-11-02 | Lexar Media, Inc. | Flash memory system |
US6134151A (en) * | 1999-04-01 | 2000-10-17 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6141249A (en) * | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6262918B1 (en) | 1999-04-01 | 2001-07-17 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6567307B1 (en) | 2000-07-21 | 2003-05-20 | Lexar Media, Inc. | Block management for mass storage |
US9032134B2 (en) | 2001-09-28 | 2015-05-12 | Micron Technology, Inc. | Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased |
US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
US6898662B2 (en) | 2001-09-28 | 2005-05-24 | Lexar Media, Inc. | Memory system sectors |
US9489301B2 (en) | 2001-09-28 | 2016-11-08 | Micron Technology, Inc. | Memory systems |
KR100485550B1 (ko) * | 2001-10-29 | 2005-04-28 | 미쓰비시덴키 가부시키가이샤 | 백업 메모리 블록을 갖는 비휘발성 반도체 기억 장치 |
US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
US10049207B2 (en) | 2004-04-30 | 2018-08-14 | Micron Technology, Inc. | Methods of operating storage systems including encrypting a key salt |
JP2011028793A (ja) * | 2009-07-22 | 2011-02-10 | Toshiba Corp | 半導体記憶装置 |
US8687420B2 (en) | 2009-07-22 | 2014-04-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60212900A (ja) | 半導体固定記憶装置 | |
US5424993A (en) | Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device | |
US6965526B2 (en) | Sectored flash memory comprising means for controlling and for refreshing memory cells | |
JP2504743B2 (ja) | 半導体記憶装置 | |
US6137729A (en) | Method for erasing memory cells in a flash memory device | |
US5327384A (en) | Flash memory | |
JP2000011670A (ja) | 不揮発性メモリを有する機器 | |
US6826081B2 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
US6542410B2 (en) | Nonvolatile semiconductor memory device capable of reducing pre-erase write time and erase method therefor | |
JP2654596B2 (ja) | 不揮発性記憶装置 | |
KR20050007817A (ko) | 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치 | |
US6172915B1 (en) | Unified erase method in flash EEPROM | |
US5347486A (en) | Nonvolatile memory device having self-refresh function | |
JPH06215584A (ja) | 不揮発性半導体記憶装置およびこれを用いた記憶システム | |
JP2004319065A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
JPH10107231A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4068247B2 (ja) | プログラム動作を選択する不揮発性半導体メモリ装置 | |
KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
JPH113594A (ja) | 不揮発性メモリおよびデータ書込み、読出し方法 | |
JP3268732B2 (ja) | 不揮発性半導体メモリ | |
US5838626A (en) | Non-volatile memory | |
JPH10125082A (ja) | 不揮発性半導体記憶装置 | |
US6125056A (en) | Fast program mode for non-volatile memory | |
US6768675B1 (en) | Stack-gate flash memory array |