JPS6017484A - Display - Google Patents
DisplayInfo
- Publication number
- JPS6017484A JPS6017484A JP58125056A JP12505683A JPS6017484A JP S6017484 A JPS6017484 A JP S6017484A JP 58125056 A JP58125056 A JP 58125056A JP 12505683 A JP12505683 A JP 12505683A JP S6017484 A JPS6017484 A JP S6017484A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- display
- ruled line
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、情報処理装置などに用いられる表示装置に関
する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a display device used in an information processing device or the like.
〈従来例の構成とその問題点シ
一般に、漢字などの文字情報以外に図形や画像をも処理
できる情報処理装置においては、図形や画像の所望領域
に文字や別の図形を発生したり、異なる画像を挿入する
などの操作を表示装置の画面上において行うことが多い
。この場合、オペレータは所望領域に発生可能な文字数
や、挿入可能な画像の大きさを知る必要がある。つまり
所望領域の距離情報または面積情報を知る必要があるが
、従来はそのような情報をつぎのイないし)・の方法に
よって得ている。<Conventional configuration and its problems> In general, in information processing devices that can process figures and images in addition to character information such as kanji, characters or other figures may be generated in desired areas of figures or images, or different Operations such as inserting images are often performed on the screen of a display device. In this case, the operator needs to know the number of characters that can be generated in the desired area and the size of the image that can be inserted. In other words, it is necessary to know the distance information or area information of the desired area, but conventionally such information has been obtained by the following methods.
イ 表示装置の画面に一文字長のカーソルを表示させ、
このカーソルを所望領域内に水平方向、垂直方向に移動
することにより、その移動量から上記の距離または面積
情報を得る。B Display a one character long cursor on the screen of the display device,
By moving this cursor horizontally and vertically within the desired area, the distance or area information described above is obtained from the amount of movement.
口 第1図に示すように、画面1の隅にスケ−ルパター
ン2を表示し、このスケールパターンを基準として所望
領域の距離または面積情報を得る。As shown in FIG. 1, a scale pattern 2 is displayed at the corner of a screen 1, and distance or area information of a desired area is obtained using this scale pattern as a reference.
ハ 第2図に示すように、画面1に1文字ピ・ソテの格
子状のパターン(罫線パターン)3を発生し、このパタ
ーンから上記距離または面積情報を知る。C. As shown in FIG. 2, a grid-like pattern (ruled line pattern) 3 of one character is generated on the screen 1, and the above-mentioned distance or area information is obtained from this pattern.
しかしながら、イの方法はカーソルを移動させる操作が
必要であ知オペレータの負担が大きいという問題がある
。口の方法は画面が大型化すると、所望領域からスケー
ルパターンが遠くなるため、オペレータの視線の移動量
が増加しオペレータの疲労度が大きいこと、さらに距離
または面積情報を誤まって認識する危険が大きいという
欠点がある。ハの方法は、所定領域以外にも格子状パタ
ーンが表示されるため、表示文字が読みにくくなる外、
表示画像の点部分においては格子状パターンを識別でき
なくなるという問題点がある。However, method A has a problem in that it requires an operation to move the cursor, which places a heavy burden on the operator. With this method, as the screen becomes larger, the scale pattern becomes farther away from the desired area, which increases the amount of movement of the operator's line of sight and increases operator fatigue, and there is also a risk of erroneously recognizing distance or area information. It has the disadvantage of being large. In method C, the grid pattern is displayed in areas other than the designated area, which makes the displayed characters difficult to read.
There is a problem in that the grid pattern cannot be identified in the dotted portion of the displayed image.
〈発明の目的〉
本発明は、上記従来の問題点を解消するもので、画面の
任意の領域にのみ格子状の罫線パターンを発生させるこ
とができ、かつ、そのパターンを表示画像にかかわらず
容易に識別可能とした表示装置を提供することを目的と
する。<Object of the Invention> The present invention solves the above-mentioned conventional problems. It is possible to generate a lattice-like ruled line pattern only in an arbitrary area of the screen, and to easily create the pattern regardless of the displayed image. The purpose of the present invention is to provide a display device that can be identified.
〈発明の構成〉
本発明は、表示手段の画面走査と同期をとって記憶手段
から読出したデータをパターン変換手段によって対応す
るパターンの信号に変換し、表示手段に入力し表示させ
る表示装置において、表示手段の画面走査と同期をとっ
て罫線パターンの信号を発生し、出力するパターン発生
手段と、パターン変換手段の出力信号とパターン発生手
段の出力信号との論理演算信号を出力する論理演算手段
と、論理演算手段の出力信号またはパターン変換手段の
出力信号の一方を選択して表示手段に入力する信号選択
手段とをもうけ、その信号選択を記憶手段から読み出さ
れたデータの一部のビットの値により制御することによ
って上述の目的を達成せんとするものである。<Structure of the Invention> The present invention provides a display device in which data read out from a storage means is synchronized with screen scanning of the display means, is converted into a signal of a corresponding pattern by a pattern conversion means, and is input to the display means for display. pattern generating means for generating and outputting a ruled line pattern signal in synchronization with screen scanning of the display means; and logical operation means for outputting a logical operation signal of the output signal of the pattern conversion means and the output signal of the pattern generation means. , signal selection means for selecting either the output signal of the logic operation means or the output signal of the pattern conversion means and inputting the selected signal to the display means; The purpose is to achieve the above-mentioned purpose by controlling the value.
〈実施例の説明〉 以下、図面を参照し本発明の詳細な説明する。<Explanation of Examples> Hereinafter, the present invention will be described in detail with reference to the drawings.
第3図は、本発明の一実施例による表示装置のブロック
図である。この図において、11はCRTユニットであ
り、画面をラスク走査しながらマルチプレクサ12より
入力される信号に対応するパターンを表示する。13は
表示メモリ、14はそのアドレスカウンタである。この
アドレスカウンタの値はCRTユニット11の画面走査
と同期して更新されるものであシ、表示メモリ13の記
憶データはアドレスカウンタ14の値で指定されるアド
レスよjj)CRTユニー、 ト11の画面走査と同期
して順次読み出される。表示メモリ13の記憶データは
、CRTユニット11の画面に表示すべきパターンを指
定するアドレス情報ビットAと、後述の罫線パターンの
表示を制御するための罫線表示を制御するための罫線制
御情報ピッ)Bとがらなシ、アドレス情報ビットへはパ
ターンメモリ16に入力され、罫線表示制御情報ピッ)
Bは同期化回路16に入力される。パターンメモリ16
はパターン変換手段として働くものであり、アドレスカ
ウンタ14の出力信号(走査線番号情報)によって指定
されるアドレスにより、特定のドツトパターンの信号を
シリアルに出力する。このドツトパターンの信号はマル
チプレクサ12と排他的論理和ゲート17に入力される
。FIG. 3 is a block diagram of a display device according to an embodiment of the present invention. In this figure, 11 is a CRT unit, which displays a pattern corresponding to a signal input from a multiplexer 12 while scanning the screen. 13 is a display memory, and 14 is its address counter. The value of this address counter is updated in synchronization with the screen scanning of the CRT unit 11, and the data stored in the display memory 13 is updated at the address specified by the value of the address counter 14. They are read out sequentially in synchronization with screen scanning. The data stored in the display memory 13 includes address information bit A for specifying a pattern to be displayed on the screen of the CRT unit 11, and ruled line control information bit A for controlling the display of a ruled line pattern (to be described later). B and the address information bits are input to the pattern memory 16, and the ruled line display control information bits are input to the pattern memory 16.
B is input to the synchronization circuit 16. pattern memory 16
serves as a pattern conversion means, and serially outputs a signal of a specific dot pattern according to the address specified by the output signal (scanning line number information) of the address counter 14. This dot pattern signal is input to multiplexer 12 and exclusive OR gate 17.
18は罫線パターンを記憶している罫線パターンメモリ
、19はアドレスカウンタ14の値から罫線パターンメ
モリ1已に対するアドレス信号を作成するアドレス変換
回路である。これらの罫線パターンメモリ1Bとアドレ
ス変換回路19、およびアドレスカウンタ14は、CR
Tユニット11の画面走査と同期をとって罫線パターン
(ドツトパターン)の信号をシリアルに発生するための
パターン発生手段を構成している。発生された罫線パタ
ーンの信号は排他的論理和ゲート17に入力され、この
ゲートの出力信号はマルチプレクサ12に入力される。18 is a ruled line pattern memory that stores ruled line patterns; 19 is an address conversion circuit that creates an address signal for one side of the ruled line pattern memory from the value of the address counter 14; These ruled line pattern memory 1B, address conversion circuit 19, and address counter 14 are
It constitutes a pattern generating means for serially generating a ruled line pattern (dot pattern) signal in synchronization with the screen scanning of the T unit 11. The generated ruled line pattern signal is input to the exclusive OR gate 17, and the output signal of this gate is input to the multiplexer 12.
同期化回路16からは、罫線表示制御情報ピッ)Bが表
示メモリ13の読出し動作と同期化されてマルチプレク
サに入力される。マルチプレクサ12は、罫線表示制御
情報ビットがonの時はパターンメモリ16の出力信号
を選択してCRTユニット11に入力し、罫線表示制御
情報ビットが1”の時、排他的論理和ゲート17の出力
信号を選択してCRTユニット11に入力する。From the synchronization circuit 16, the ruled line display control information PIP)B is synchronized with the read operation of the display memory 13 and input to the multiplexer. The multiplexer 12 selects the output signal of the pattern memory 16 and inputs it to the CRT unit 11 when the ruled line display control information bit is on, and selects the output signal of the exclusive OR gate 17 when the ruled line display control information bit is 1''. A signal is selected and input to the CRT unit 11.
第4図は上記パターン発生手段によって発生される罫線
パターンの単位ブロックを示す図であり、第5図は罫線
パターンメモリ18に記憶されているパターンを示す図
である。この図に示されるように、mX1ビツトの3つ
のパターンPA 、 PB 。FIG. 4 is a diagram showing a unit block of a ruled line pattern generated by the pattern generating means, and FIG. 5 is a diagram showing a pattern stored in the ruled line pattern memory 18. As shown in this figure, three patterns of mX1 bits PA, PB.
PCが罫線パターンメモリ18に記憶されている。PC is stored in the ruled line pattern memory 18.
この場合、アドレス変換回路19の動作は次の通りであ
る。まず、アドレスカウンタ14で示される走査線番号
をO−m −1までの値、すなわち走査線番号をmで除
した時の全数に変換する。次にこの全数を罫線パターン
メモリ18のアドレスに変換する。具体的に言うと、全
数がQまたはm−1の時に、パターンPAを指定するア
ドレス信号を出力し、全数が1から3またはm −4か
らm −2の時にはパターンPBを指定するアドレス信
号を出力し、また全数がそれ以外の値の時はノシターン
PCを指定するアドレス信号を出力する。In this case, the operation of the address translation circuit 19 is as follows. First, the scanning line number indicated by the address counter 14 is converted into a value up to O-m-1, that is, the total number when the scanning line number is divided by m. Next, this total number is converted into an address in the ruled line pattern memory 18. Specifically, when the total number is Q or m-1, an address signal specifying pattern PA is output, and when the total number is 1 to 3 or m -4 to m -2, an address signal specifying pattern PB is output. If the total number is any other value, an address signal specifying the nositane PC is output.
次に第3図を再び参照して動作を説明する。Next, the operation will be explained with reference to FIG. 3 again.
CRTユニット11の画面走査と同期して表示メモリ1
3の記憶データが順次読み出され、それに対応するパタ
ーンの信号がノ(ターンメモリ15より順次送出される
。同時に罫線)くターンメモリ18より、第4図に示す
パターンを単位ブロックとした罫線パターンの信号が1
臓次読み出される。The display memory 1 is synchronized with the screen scanning of the CRT unit 11.
The stored data of No. 3 is sequentially read out, and the corresponding pattern signals are sequentially sent out from the turn memory 15. At the same time, the ruled line pattern is generated from the turn memory 18, with the pattern shown in FIG. 4 as a unit block. signal is 1
Viscerally read out.
表示メモリ13より読出されるデータの罫線表示制御情
報ビットがaO#の場合、ツクターンメモリ16の出力
信号がマルチプレクサ12を経由してCRTディスプレ
イ11に送られ、画面に表示される。When the ruled line display control information bit of the data read from the display memory 13 is aO#, the output signal of the turn memory 16 is sent to the CRT display 11 via the multiplexer 12 and displayed on the screen.
罫線表示制御情報ビットが1”の時は、排他的論理和ゲ
ート17の出力信号がマルチプレクサ12を介してCR
Tユニット11に送られ画面に表示される。すなわち、
表示メモリ13の記憶データに対応するパターンと、罫
線ノくターンとの排他的論理和パターンがCRTユニッ
ト11の画面に表示される。しだがって1画面の所望の
領域の走査期間を表示メモリ13よシ読出されるデータ
の罫線表示制御情報のビットのみ1”にセットしておけ
ば、その領域でのみ罫線パターンを表示させ、それ以外
の領域には罫線パターンを表示させないようにすること
ができる。When the ruled line display control information bit is 1'', the output signal of the exclusive OR gate 17 is sent to CR via the multiplexer 12.
It is sent to the T unit 11 and displayed on the screen. That is,
An exclusive OR pattern of the pattern corresponding to the data stored in the display memory 13 and the ruled line no turn is displayed on the screen of the CRT unit 11. Therefore, if only the bit of the ruled line display control information of the data read out from the display memory 13 is set to 1'' during the scanning period of a desired area of one screen, the ruled line pattern will be displayed only in that area. It is possible to prevent the ruled line pattern from being displayed in other areas.
第6図は表示例を示す図である。この図において、点線
20で囲んだ領域の走査期間においては、罫線表示制御
情報ビットが1”であり、罫線パターンが図示のように
表示される。ここで21は表示メモリ13の記憶データ
に対応するパターンであり、このパターン21の内部に
おいては、罫線パターンは白ぬきのパターンとして表示
される。FIG. 6 is a diagram showing a display example. In this figure, during the scanning period of the area surrounded by the dotted line 20, the ruled line display control information bit is 1'', and the ruled line pattern is displayed as shown in the figure.Here, 21 corresponds to the data stored in the display memory 13. Inside this pattern 21, the ruled line pattern is displayed as a white pattern.
したがって、表示画像と関係なく、常に罫線パターンは
明瞭に識別可能となる。Therefore, the ruled line pattern can always be clearly identified regardless of the displayed image.
なお、本実施例において罫線パターンメモリ8より全ピ
ット“O# (全ピット白)の信号を常時発生させた場
合、罫線表示制御情報ビソトパ1”に設定した画面領域
でのみ、画像を白黒反転して表示させることができる。In addition, in this embodiment, when the signal of all pits "O# (all pits white)" is constantly generated from the ruled line pattern memory 8, the image is inverted in black and white only in the screen area set in the ruled line display control information bisotopa 1. can be displayed.
また、罫線パターンメモリ18に適当なパターンを記憶
させておくことにより、図形や画像に専用のカーソル(
ブロックカーソル)を表示させることができる。In addition, by storing an appropriate pattern in the ruled line pattern memory 18, a dedicated cursor (
Block cursor) can be displayed.
以上、1実施例について詳細に説明したが、本発明は同
実施例にのみ限定されるものではない。Although one embodiment has been described in detail above, the present invention is not limited to this embodiment.
たとえば、罫線パターンは必要に応じ変更してもよく、
また表示装置の各部の構成も適宜変更し得るものである
。For example, you can change the border pattern as needed.
Further, the configuration of each part of the display device can be changed as appropriate.
〈発明の効果〉
上述のように本発明は、記憶手段の読出しデータに対応
するパターン、またはそのノくターンと罫線パターンと
を論理演算したノくターンを、記憶手段の読出しデータ
の一部ビットの値にしたがって選択的に画面に表示させ
る構成であり、オペレータは記憶手段の記憶データの一
部のビットの設定のみによって、画面の必要な領域に表
示画像との識別が容易な罫線パターンを表示させること
ができるだめ、オペレータは所望領域に発生可能な文字
数や挿入可能な画像の大きさを迅速かつ確実に知ること
ができ、文字発生や画像挿入などの操作の効率を向上し
、かつオペレータの疲労を軽減できるという効果が得ら
れる。<Effects of the Invention> As described above, the present invention uses a pattern corresponding to the read data of the storage means, or a no-turn obtained by logically calculating the no-turn and the ruled line pattern, as part of the bits of the read-out data of the storage means. The screen is configured to selectively display the screen according to the value of , and the operator displays a ruled line pattern that is easily distinguishable from the displayed image in the required area of the screen by simply setting some bits of the data stored in the storage means. This allows the operator to quickly and reliably know the number of characters that can be generated in the desired area and the size of the image that can be inserted, improving the efficiency of operations such as character generation and image insertion, and making it easier for the operator to This has the effect of reducing fatigue.
第1図は従来の表示装置における表示例を示す図、第2
図は従来の表示装装置における他の表示例を示す図、第
3図は本発明の一実施例による表示装置のブロック図、
第4図は罫線パターンの単位ブロックを示す図、第6図
は罫線パターンメモリに記憶されたパターンを示す図、
第6図は同実施例における表示例を示す図である。
11・・・・・・CRTユニット、12・・・・・・マ
ルチフレフサ、13・・・・・・表示メモリ、14・・
・・・・アドレスカウンタ、16・・・・・・パターン
メモリ、16°゛・・・同期化回路、17・・・・・・
排他的論理和ゲート、18・・・・・・罫線パターンメ
モリ、19・・・・・・アドレス変換回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第2図
第3図
第4図
ティ〉
第5図
第6図Figure 1 is a diagram showing an example of display on a conventional display device;
FIG. 3 is a diagram showing another display example in a conventional display device, FIG. 3 is a block diagram of a display device according to an embodiment of the present invention,
FIG. 4 is a diagram showing a unit block of a ruled line pattern, FIG. 6 is a diagram showing a pattern stored in a ruled line pattern memory,
FIG. 6 is a diagram showing a display example in the same embodiment. 11...CRT unit, 12...Multi-Flexer, 13...Display memory, 14...
...Address counter, 16...Pattern memory, 16°゛...Synchronization circuit, 17...
Exclusive OR gate, 18... ruled line pattern memory, 19... address conversion circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Figure 4 Tee Figure 5 Figure 6
Claims (1)
憶データを順次出力する記憶手段と、上記記憶手段の出
力データを対応するパターンの信号に変換し出力するパ
ターン変換手段と、上記表示手段の画面走査と同期をと
って罫線パターンの信号を発生し出力するパターン発生
手段と、上記パターン変換手段の出力信号と上記パター
ン発生手段の出力信号との間で特定の論理演算を行い、
その論理演算の結果の信号を出力する論理演算手段と、
上記記憶手段の出力データの2部ビットの値に従って、
上記パターン変換手段の出力信号または上記論理演算手
段の出力信号の一方を選択して上記表示手段へ入力する
信号選択手段とを有し、上記表示手段は上記信号選択手
段よシ入力される(i4のパターンを画面に表示するよ
うにしてなる表示装置。a display means, a storage means for sequentially outputting stored data in synchronization with screen scanning of the display means, a pattern conversion means for converting output data of the storage means into a signal of a corresponding pattern and outputting the signal, and the display means a pattern generating means for generating and outputting a ruled line pattern signal in synchronization with screen scanning; performing a specific logical operation between the output signal of the pattern converting means and the output signal of the pattern generating means;
a logical operation means that outputs a signal as a result of the logical operation;
According to the value of the second bit of the output data of the storage means,
signal selection means for selecting either the output signal of the pattern conversion means or the output signal of the logic operation means and inputting the selected signal to the display means; the display means is inputted from the signal selection means (i4 A display device that displays a pattern on the screen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125056A JPS6017484A (en) | 1983-07-08 | 1983-07-08 | Display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125056A JPS6017484A (en) | 1983-07-08 | 1983-07-08 | Display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6017484A true JPS6017484A (en) | 1985-01-29 |
Family
ID=14900725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58125056A Pending JPS6017484A (en) | 1983-07-08 | 1983-07-08 | Display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017484A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61272880A (en) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | Graphic editing device |
-
1983
- 1983-07-08 JP JP58125056A patent/JPS6017484A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61272880A (en) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | Graphic editing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5010324A (en) | Sequential page unit image display device having display control memory | |
JPS6017484A (en) | Display | |
JPS644189B2 (en) | ||
JPS5890692A (en) | Display controller for character information processor | |
JPS60144789A (en) | Character/graphic display controller | |
JPS63104085A (en) | Display device | |
JPS6314194A (en) | Editor/register for character pattern | |
JPH0334098B2 (en) | ||
JPH0764524A (en) | Image display device | |
JP2830113B2 (en) | Drawing input method | |
JPS6057378A (en) | Display unit | |
JPS58121090A (en) | Indication controller for display | |
JPS60170892A (en) | Display unit | |
JPH0546137A (en) | Rectangular pattern generating circuit | |
JPS63201820A (en) | Picture layout setting system for interactive computer system | |
JPS58107583A (en) | Display unit | |
JPS62269192A (en) | Rule generator/eraser | |
JPS5887587A (en) | Character display | |
JPS59211130A (en) | Graphic display device | |
JPH0328719B2 (en) | ||
JPH05273954A (en) | Display device | |
JPS63221386A (en) | Crt display system | |
JPH0644479A (en) | Data logger | |
JPH01142914A (en) | Input and output system for character data | |
JPS5866991A (en) | Cursor display control system |