JPS5974648A - スパツタ装置 - Google Patents
スパツタ装置Info
- Publication number
- JPS5974648A JPS5974648A JP18456282A JP18456282A JPS5974648A JP S5974648 A JPS5974648 A JP S5974648A JP 18456282 A JP18456282 A JP 18456282A JP 18456282 A JP18456282 A JP 18456282A JP S5974648 A JPS5974648 A JP S5974648A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- angle
- targets
- sputtered
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスパッタ装置、特に、被スパツタ基板の段差部
の膜質を向上させることのできるスパッタ装置に関する
。
の膜質を向上させることのできるスパッタ装置に関する
。
最近、高集積度の半導体集積回路においては、ワード線
の低抵抗化のためにゲート電極としてポリシリコンとシ
リサイドよりなるポリサイド構造を用ｔ・ることが提案
されて（・る。
の低抵抗化のためにゲート電極としてポリシリコンとシ
リサイドよりなるポリサイド構造を用ｔ・ることが提案
されて（・る。
ところが、このような構造においては、ワード線の段差
部においてシリサイドの膜比抵抗が異常に高くなり、段
差部の膜質が低下するという問題点がある。
部においてシリサイドの膜比抵抗が異常に高くなり、段
差部の膜質が低下するという問題点がある。
本発明の目的は、前記した問題点を解決するためになさ
れたもので、被スパツタ基板の段差部における膜比抵抗
を低下させ、段差部の膜質ケ向上させることのできるス
パッタ装置を提供することにある。
れたもので、被スパツタ基板の段差部における膜比抵抗
を低下させ、段差部の膜質ケ向上させることのできるス
パッタ装置を提供することにある。
以下、本発明乞図面に示す一実施例にしたがって詳細に
説明する。
説明する。
第１図は本発明によるスパッタ装置の一実施例を示す断
面図である。
面図である。
この実施例にお（・て、スパッタ用の真空容器１の内部
には、スパッタ源の陰極を構成するシリコン＜Ｓ； ）
のターゲット２が２個およびモリブデン（ＭＯ）または
タンタル（Ｔａ）等のターゲット３が配置されている。
には、スパッタ源の陰極を構成するシリコン＜Ｓ； ）
のターゲット２が２個およびモリブデン（ＭＯ）または
タンタル（Ｔａ）等のターゲット３が配置されている。
これらのターゲット２および３の上方には、シリコンウ
ェハよりなる被スパツタ基板４（第２図）ン自転可能に
支持する支持治具であるサテライト治具５がレール６に
より回転可能に支持されている。このレール６自体も水
平面内で回転できる。
ェハよりなる被スパツタ基板４（第２図）ン自転可能に
支持する支持治具であるサテライト治具５がレール６に
より回転可能に支持されている。このレール６自体も水
平面内で回転できる。
したがって、本実施例では、級スパッタ基板４はサテラ
イト治具５により、自転および公転可能に支持されてい
ることになろう また、前記真空容器１の底部には、該真空容器１内ケ排
気して真空状態にｆるための真空排気路７が設けられて
いる。
イト治具５により、自転および公転可能に支持されてい
ることになろう また、前記真空容器１の底部には、該真空容器１内ケ排
気して真空状態にｆるための真空排気路７が設けられて
いる。
さらに、本実施例におけろ前記ターゲット２の周囲と下
部（図示せず）には、磁界発生用の永久磁石８（第２図
参照）が配置されている。
部（図示せず）には、磁界発生用の永久磁石８（第２図
参照）が配置されている。
また、第２図に示すように、前記ターゲット２の下側に
は、該ターゲツト２０角度ヶ可変にするための角度可変
装置１０が設置されて（・る。この角度可変装置１０に
より、ターゲット１０は被スパツタ基板４に対する角度
ン自白に変えることができる。
は、該ターゲツト２０角度ヶ可変にするための角度可変
装置１０が設置されて（・る。この角度可変装置１０に
より、ターゲット１０は被スパツタ基板４に対する角度
ン自白に変えることができる。
次に、本実施例の作用につ（・て説明する。
この実施例では、スパッタ源の陰極乞構成するターゲッ
ト２および３が角度可変装置１０により、サテライト治
具５で支持された併スバ、・夕基板４に対する角度を自
由に可変調整できるので、たとえば被スパック基板４上
に形成された段差部１１が存在するような場合でも、第
３図に示すように、ターゲツト２０角度を二点鎖線位置
から実線位置に変えることにより、段差部１１に対する
スパッタ膜形成物質の入射角は実線位置の場合の方が二
点鎖線位置の場合よりも太き（なる。
ト２および３が角度可変装置１０により、サテライト治
具５で支持された併スバ、・夕基板４に対する角度を自
由に可変調整できるので、たとえば被スパック基板４上
に形成された段差部１１が存在するような場合でも、第
３図に示すように、ターゲツト２０角度を二点鎖線位置
から実線位置に変えることにより、段差部１１に対する
スパッタ膜形成物質の入射角は実線位置の場合の方が二
点鎖線位置の場合よりも太き（なる。
すなわち、段差部１１に対するスパッタ膜形成物質の入
射角が大きくなると、実質的に段差角度が小さくなった
のと同等な状態が得られることになり、段差部１１に対
するカバレッジが改善されるので、この段差部１１に形
成されるスパッタ膜（シリサイド膜）の比抵抗は入射角
が小さく・場合に比べて著しく低下し、段差部１１以外
の部分との差が小さくなり、段差部１１のシリサイド膜
の膜質が大巾に向上する。その結果、被スパツタ基板４
上に形成されるワード線の段差部１１における膜比抵抗
の低下による半導体集積回路のアクセスタイムが短縮さ
れ、高速化が可能になる。
射角が大きくなると、実質的に段差角度が小さくなった
のと同等な状態が得られることになり、段差部１１に対
するカバレッジが改善されるので、この段差部１１に形
成されるスパッタ膜（シリサイド膜）の比抵抗は入射角
が小さく・場合に比べて著しく低下し、段差部１１以外
の部分との差が小さくなり、段差部１１のシリサイド膜
の膜質が大巾に向上する。その結果、被スパツタ基板４
上に形成されるワード線の段差部１１における膜比抵抗
の低下による半導体集積回路のアクセスタイムが短縮さ
れ、高速化が可能になる。
また、本実施例におり・ては、サテライ）？白兵５で支
持される各祖スノくツタ基板４が回転および公転可能で
あるので、スノくツタ装置のステップカッくレッジン改
善することができると（・う利点もｊ得られろ。
持される各祖スノくツタ基板４が回転および公転可能で
あるので、スノくツタ装置のステップカッくレッジン改
善することができると（・う利点もｊ得られろ。
なお、本発明は前記実施例に限定されるものでは′ｔ、
ｃ＜、他の様々な変形が可能であり、本発明Ｑ′！それ
らも含むものである。
ｃ＜、他の様々な変形が可能であり、本発明Ｑ′！それ
らも含むものである。
以上説明したように、本発明によれ番了、被スノくツタ
基板の段差部における膜比机抗をターゲットの角度の可
変調整により大巾に低下さ−ぜることカーでき、段差部
のスノくツタ膜の膜質な向上させろことができる。
基板の段差部における膜比机抗をターゲットの角度の可
変調整により大巾に低下さ−ぜることカーでき、段差部
のスノくツタ膜の膜質な向上させろことができる。
第１図は本発明によるスノくツタ装置の一実施例を示す
略断面図、 第２図は本発明のターゲット角度可変機構７示す概略的
説明図、 第３図は本発明による段差部への入射角可変状態７示す
概略的説明図である。 １・・・真空容器、２・・・ターゲ・ノド（陰極）、３
・・・陽極、４・・・被スパツタ基板、５・・・サテラ
イト治具（支持治具）、６・・・レール、７・・・真空
排気路、８・・・電磁石、ｌＯ・・・角度可変装置、１
１・・・段差部。 代ｙｘ ：ｆｆ埋１ 薄６１゛１幸７、−）。 ゴ ｙ 第 １ 図 第 ２ 図 第 ３ 図
略断面図、 第２図は本発明のターゲット角度可変機構７示す概略的
説明図、 第３図は本発明による段差部への入射角可変状態７示す
概略的説明図である。 １・・・真空容器、２・・・ターゲ・ノド（陰極）、３
・・・陽極、４・・・被スパツタ基板、５・・・サテラ
イト治具（支持治具）、６・・・レール、７・・・真空
排気路、８・・・電磁石、ｌＯ・・・角度可変装置、１
１・・・段差部。 代ｙｘ ：ｆｆ埋１ 薄６１゛１幸７、−）。 ゴ ｙ 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、被スパッタ基板ケ支持治具に対して自公転可能に支
持すると共に、この被スパッタ基板ニ対向する位置にタ
ーゲットを配置したスパッタ装置において、ターゲット
の角度を可変としたことを特徴とするスパッタ装置。 ２、ターゲットが被スパツタ基板の段差部に対する入射
角を太き（する方向に移動可能であることを特徴とする
特許請求の範囲第１項記載のスパッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18456282A JPS5974648A (ja) | 1982-10-22 | 1982-10-22 | スパツタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18456282A JPS5974648A (ja) | 1982-10-22 | 1982-10-22 | スパツタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974648A true JPS5974648A (ja) | 1984-04-27 |
Family
ID=16155373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18456282A Pending JPS5974648A (ja) | 1982-10-22 | 1982-10-22 | スパツタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015352A (en) * | 1988-10-15 | 1991-05-14 | Yoshida Kogyo K.K. | Preparation method for amorphous superlattice alloys |
| US5328582A (en) * | 1992-12-04 | 1994-07-12 | Honeywell Inc. | Off-axis magnetron sputter deposition of mirrors |
| US5879519A (en) * | 1988-02-08 | 1999-03-09 | Optical Coating Laboratory, Inc. | Geometries and configurations for magnetron sputtering apparatus |
-
1982
- 1982-10-22 JP JP18456282A patent/JPS5974648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879519A (en) * | 1988-02-08 | 1999-03-09 | Optical Coating Laboratory, Inc. | Geometries and configurations for magnetron sputtering apparatus |
| US5015352A (en) * | 1988-10-15 | 1991-05-14 | Yoshida Kogyo K.K. | Preparation method for amorphous superlattice alloys |
| US5328582A (en) * | 1992-12-04 | 1994-07-12 | Honeywell Inc. | Off-axis magnetron sputter deposition of mirrors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3879746A (en) | Gate metallization structure | |
| US8846451B2 (en) | Methods for depositing metal in high aspect ratio features | |
| JP5249328B2 (ja) | 薄膜の成膜方法 | |
| JP2009038295A (ja) | 汚染物質除去方法、汚染物質除去機構および真空薄膜形成加工装置 | |
| US4379832A (en) | Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals | |
| US20190276926A1 (en) | Method and apparatus for asymmetric selective physical vapor deposition | |
| CN109712930A (zh) | 显示基板及其制作方法、显示装置 | |
| JPS5974648A (ja) | スパツタ装置 | |
| US7829456B2 (en) | Method to modulate coverage of barrier and seed layer using titanium nitride | |
| JPH09213634A (ja) | 薄膜成膜方法、半導体装置の製造方法及び薄膜成膜装置 | |
| JPH0294520A (ja) | ドライエッチング方法 | |
| JP3281926B2 (ja) | 薄膜形成装置 | |
| US9103025B2 (en) | Magnetron sputtering apparatus and method of manufacturing semiconductor device | |
| JPS59121199A (ja) | イオン打込方法及び装置 | |
| US8123918B2 (en) | Method and a system for operating a physical vapor deposition process | |
| JPH0260055B2 (ja) | ||
| US9461137B1 (en) | Tungsten silicide nitride films and methods of formation | |
| JPS59100270A (ja) | 薄膜形成方法 | |
| JPS61287121A (ja) | 半導体集積回路の製造方法 | |
| KR20010001581A (ko) | 회전 자기장에 의한 플라즈마 패턴 조절 타입 스퍼터링 장치 | |
| US20050126904A1 (en) | Apparatus and process for physical vapor deposition | |
| JPS59111325A (ja) | 半導体多層電極の製造法 | |
| JPH07292474A (ja) | 薄膜製造方法 | |
| JPH0458171B2 (ja) | ||
| TW499510B (en) | Method of improving sidewall step coverage |