JPS5968004A - 車載用コンピユ−タのフエイルセ−フ方法 - Google Patents
車載用コンピユ−タのフエイルセ−フ方法Info
- Publication number
- JPS5968004A JPS5968004A JP57179359A JP17935982A JPS5968004A JP S5968004 A JPS5968004 A JP S5968004A JP 57179359 A JP57179359 A JP 57179359A JP 17935982 A JP17935982 A JP 17935982A JP S5968004 A JPS5968004 A JP S5968004A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- cpu10
- circuit
- output
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は内燃機関等の動作制御を行う車載用コンピュー
タのフェイルセーフ方法に関する。
タのフェイルセーフ方法に関する。
一般に機器等に誤動作が生じた場合、その動作によって
系全体が安全側に動作することを７エイルセーフという
。このフェイルセーフは特に電車、自動車等において誤
動作が重大な事故に直結する如き動作制御に不可欠に要
求される。
系全体が安全側に動作することを７エイルセーフという
。このフェイルセーフは特に電車、自動車等において誤
動作が重大な事故に直結する如き動作制御に不可欠に要
求される。
例えば、本発明の対象となる自動車等に搭載される内燃
機関の動作制御、即ち燃料噴射制御、点火時期制御等に
於てはストアードプログラム方式によるマイクロコンピ
ュータを利用したいわゆる電子制御方式が実用化される
に至っているが、自動車に搭載される機器のおかれる環
境は一般に非常に悪く、振動、温度、外部雑音等の影響
を受ける。
機関の動作制御、即ち燃料噴射制御、点火時期制御等に
於てはストアードプログラム方式によるマイクロコンピ
ュータを利用したいわゆる電子制御方式が実用化される
に至っているが、自動車に搭載される機器のおかれる環
境は一般に非常に悪く、振動、温度、外部雑音等の影響
を受ける。
特に点火プラグの発火時に発生するノイズは電気的ノイ
ズとしてパスライン等に誘起し、例えば中央処理装置（
以下、ＣＰＵという）が記憶装置（以下、メモリという
）内のデータ等を読出す際にとの読出命令が誤って停止
命令（ＨＡＬＴ命令）に転化する事態が生じこの結果コ
ンピュータが正常にプログラムの実行をすべき状態にも
かかわらず斯かる実行が停止し、特に割込禁止状態で停
止命令を実行するとソフトウェアでは再始動が不可能と
なりコンピュータの機能を全く失ってしまい被制御系の
動作に重大な支障をきたす虞れがある。
ズとしてパスライン等に誘起し、例えば中央処理装置（
以下、ＣＰＵという）が記憶装置（以下、メモリという
）内のデータ等を読出す際にとの読出命令が誤って停止
命令（ＨＡＬＴ命令）に転化する事態が生じこの結果コ
ンピュータが正常にプログラムの実行をすべき状態にも
かかわらず斯かる実行が停止し、特に割込禁止状態で停
止命令を実行するとソフトウェアでは再始動が不可能と
なりコンピュータの機能を全く失ってしまい被制御系の
動作に重大な支障をきたす虞れがある。
このような誤動作を回避するため従来は第１図に示す如
き方法を採用している。同図は車載用コンピュータのシ
ステム構成図を示し同図を参照して具体的説明を加える
と１は車載用コンピュータユニットを示し、その構成は
ＣＰＵ２、メモリ３及び入出力装置４にて主要部を構成
し、これら各装置はバス５，６及びγにて接続される。
き方法を採用している。同図は車載用コンピュータのシ
ステム構成図を示し同図を参照して具体的説明を加える
と１は車載用コンピュータユニットを示し、その構成は
ＣＰＵ２、メモリ３及び入出力装置４にて主要部を構成
し、これら各装置はバス５，６及びγにて接続される。
メモリ３は例えば内燃機関等の動作制御を実行する制御
プログラム、各種データ等を記憶するとともに入出力装
置４は外部からデータをインダン）・［−たり処理結果
を外部にアウトプットする機能をもつ。
プログラム、各種データ等を記憶するとともに入出力装
置４は外部からデータをインダン）・［−たり処理結果
を外部にアウトプットする機能をもつ。
また、ＣＰＵ２は演算部、レジスタ部及び制御部にて構
成し、各種演算処理、実行を行う。
成し、各種演算処理、実行を行う。
一方、前記ＣＰＵ２にはいわゆるウォッチドッグタイマ
と称するタイマ８を接続し、このタイマ８にて常時ＣＰ
Ｕ２の動作を監視し誤動作が生じたなら正常状態に復帰
させる前述したフェイルセーフ機能を発揮する。具体的
にはＣＰＵ２の例えばリセット出力端子Ｒ○より得るＣ
ＰＵ２のクロックに同期したリセット信号ａを前記タイ
マ８へ入力させ、他方タイマ８では当該リセット信号ａ
より長い周期のカウント時間が設定されておりＣＰＵ２
が正常状態のときにはリセット信号乙によりタイマ８の
カウントをリセットし続けるが誤動作が牛した場合には
リセット信号ａの出力は停止Ｆするためタイマ８はタイ
ムアツプし初期化信号すをＣＰＵ２の例えばリセット入
力端子）ｔＩに付与１〜初期状態に復帰させる。
と称するタイマ８を接続し、このタイマ８にて常時ＣＰ
Ｕ２の動作を監視し誤動作が生じたなら正常状態に復帰
させる前述したフェイルセーフ機能を発揮する。具体的
にはＣＰＵ２の例えばリセット出力端子Ｒ○より得るＣ
ＰＵ２のクロックに同期したリセット信号ａを前記タイ
マ８へ入力させ、他方タイマ８では当該リセット信号ａ
より長い周期のカウント時間が設定されておりＣＰＵ２
が正常状態のときにはリセット信号乙によりタイマ８の
カウントをリセットし続けるが誤動作が牛した場合には
リセット信号ａの出力は停止Ｆするためタイマ８はタイ
ムアツプし初期化信号すをＣＰＵ２の例えばリセット入
力端子）ｔＩに付与１〜初期状態に復帰させる。
しかしながら、斯かる方法はタイマ８の回路ユニットが
余計に必要とし、コストアップ、コンピュータユニット
の大型化、更に（ｒ、’１回路の複雑化に伴う信頼性の
低下を招き、丑だ、タイマ８をリセットするためのソフ
トウェアの負担も増えて更にコストアップを招いてしま
う。
余計に必要とし、コストアップ、コンピュータユニット
の大型化、更に（ｒ、’１回路の複雑化に伴う信頼性の
低下を招き、丑だ、タイマ８をリセットするためのソフ
トウェアの負担も増えて更にコストアップを招いてしま
う。
本発明は以上の点に鑑み回路の簡素化によるコストの低
減及び信頼性の向上を図った車載用コンピュータのフェ
イルセーフ方法の提供を目的とする。
減及び信頼性の向上を図った車載用コンピュータのフェ
イルセーフ方法の提供を目的とする。
本発明に於ては斯かる目的を達成するため内燃機関等の
動作制御を行う車載用コンピュータに適用し、その概要
は前記コンピュータ、特にＣＰＵから出力されるステー
タス情報を利用し１例えばニ′の如き論理回路にて現在
・・ピーータが停止命令を実行していることを検出し、
この検出結果にて最優先順位の割込を行い、前記コンピ
ュータを初期状態に戻すように構成したフェイルセーフ
方法を特徴としている。
動作制御を行う車載用コンピュータに適用し、その概要
は前記コンピュータ、特にＣＰＵから出力されるステー
タス情報を利用し１例えばニ′の如き論理回路にて現在
・・ピーータが停止命令を実行していることを検出し、
この検出結果にて最優先順位の割込を行い、前記コンピ
ュータを初期状態に戻すように構成したフェイルセーフ
方法を特徴としている。
以下には本発明を適用する好適な一実施例を挙げ図面を
参照して詳細に説明する。
参照して詳細に説明する。
第２図は本発明に係る車載用コンピュータのシステム構
成図を示す。
成図を示す。
同図中９は車載用コンピュータユニットでＣＰＵ１０、
メモリ１１及び入出力装置１２にて主要部を構成し、Ｃ
ＰＵＩ Ｏとメモリ１１．ＣＰＵ１０と入出力装置１２
、及びメモリ１１と入出力装置１２は夫々バス１３．１
４及び１５にて接続され各相互に情報の転送を行なう。
メモリ１１及び入出力装置１２にて主要部を構成し、Ｃ
ＰＵＩ Ｏとメモリ１１．ＣＰＵ１０と入出力装置１２
、及びメモリ１１と入出力装置１２は夫々バス１３．１
４及び１５にて接続され各相互に情報の転送を行なう。
御を実行する制御プログラム、各種データ、ＣＰＵ１０
での演算処理結果等を記憶する。また、入出力装置１２
は例えば内燃機関等の各所に備え実際の動作状態を検出
する各種センサからの検出データをＣＰＵＩ Ｄにイン
プットしたり、ＣＰＵ１０の処理結果である制御信号を
燃料供給系、点火系等の各種アクチェータに供給する機
能をもつもので前記入出力装置４と同一である。
での演算処理結果等を記憶する。また、入出力装置１２
は例えば内燃機関等の各所に備え実際の動作状態を検出
する各種センサからの検出データをＣＰＵＩ Ｄにイン
プットしたり、ＣＰＵ１０の処理結果である制御信号を
燃料供給系、点火系等の各種アクチェータに供給する機
能をもつもので前記入出力装置４と同一である。
一方、ＣＰＵ１０は演算部、レジスタ部及び制御部にて
構成し、例えば単一のＬＳＩ素子（インテル臘製８０８
５Ａ等）を利用する。このＣＰＵ１０は各種演算処理、
プログラムの実行を行い基本的には前記ＣＰＵ２と同一
のものを利用できる。
構成し、例えば単一のＬＳＩ素子（インテル臘製８０８
５Ａ等）を利用する。このＣＰＵ１０は各種演算処理、
プログラムの実行を行い基本的には前記ＣＰＵ２と同一
のものを利用できる。
また、ＣＰＵＩ Ｏは上記の如く通常単一のＬＳＩ素子
を利用するがこの種の素子にはＣＰＵの状態を外部に知
らしめるステータス信号端子が設けである。通常この種
の端子は複数あり、本実施例で回路１６を接続するとと
もに、この出力をＣＰＵ１０の最優先順位の割込端子（
ＴＲＡＰ端子）に接続する。ステータス信号端子Ｓ。及
びＳＩは任意の出力が生ずるように設定され得るが本実
施例では下記の真理値表に従ってステータス信号が出力
する。
を利用するがこの種の素子にはＣＰＵの状態を外部に知
らしめるステータス信号端子が設けである。通常この種
の端子は複数あり、本実施例で回路１６を接続するとと
もに、この出力をＣＰＵ１０の最優先順位の割込端子（
ＴＲＡＰ端子）に接続する。ステータス信号端子Ｓ。及
びＳＩは任意の出力が生ずるように設定され得るが本実
施例では下記の真理値表に従ってステータス信号が出力
する。
よって、Ｓｏ、 Ｓ、−［ＯＪ ｒｏ Ｊの状態をデコ
ードすることにより停止命令を実行中であることを検出
することができる。通常、このステータス情報は装置の
状況を外部的に表示したりする目的で利用されるが本発
明に於てはフェイルセーフ用に利用する。
ードすることにより停止命令を実行中であることを検出
することができる。通常、このステータス情報は装置の
状況を外部的に表示したりする目的で利用されるが本発
明に於てはフェイルセーフ用に利用する。
端子であるＴＲＡＰ端子に接続する為、この結果ＣＰＵ
１０がいかなる場合、例えば割込禁止状態にて誤動作が
発生しても割込を行うことが可能となる。
１０がいかなる場合、例えば割込禁止状態にて誤動作が
発生しても割込を行うことが可能となる。
次に斯かる車載用コンピュータユニツｌ−９の動作１で
ついて説明する。
ついて説明する。
先ず正常の状態に於てはコンピュータユニット即チロー
レベルとなっている。
レベルとなっている。
次ニ、コンピュータユニット９自体は正常であるにもか
かわらず、外部雑音の影響等により誤動＋Ｎ０ＩＲ） 作し、停止命令が実行されている場合には改空君１回路
１６の出力は「１」、即ちハイレベルとなる。
かわらず、外部雑音の影響等により誤動＋Ｎ０ＩＲ） 作し、停止命令が実行されている場合には改空君１回路
１６の出力は「１」、即ちハイレベルとなる。
この結果、ＴＲＡＰ端子は最優先順位の割込要求端子で
あるから、コンピュータユニット９がいかなる状態、即
ち停止命令が実行されていても割込を受付ける。
あるから、コンピュータユニット９がいかなる状態、即
ち停止命令が実行されていても割込を受付ける。
よって、斯かる割込を特定のアドレスへのジャンプを引
起こすようにし、当該アドレス以降にコンピュータを初
期状態にする為のプログラムを予じめ書込んでおくか、
あるいは電源投入直後のスタートアドレスである’００
００”番地へのジャンプ命令を書込んでおけば新たに制
御プログラムを再スタートできる。
起こすようにし、当該アドレス以降にコンピュータを初
期状態にする為のプログラムを予じめ書込んでおくか、
あるいは電源投入直後のスタートアドレスである’００
００”番地へのジャンプ命令を書込んでおけば新たに制
御プログラムを再スタートできる。
なお、本実施例によれば停止命令の実行により即コンピ
ュータが初期状態に戻るため、正規の制御プログラムの
中に停止命令をおくことはできなくなるが内燃機関等の
制御においては通常停電命令を実行する必要はなく、た
とえ必要がある場合でもジャンプ命令で所定のアドレス
にループさせ出力を最優先順位の割込要求端子に与えて
いるが、第１図に示すようにリセット入力端子ＲＩに付
与し、コンピュータを初期状態に戻すようにしても同様
の効果を得る。更にまた、本実施例においてはステータ
ス信号端子を２個の場合、即ち２ビットの情報としてコ
ンピュータの４種態様の場合について例示したが、一般
的には複数のステータス信号端子に適用でき、この場合
停止命令の実行中であることを検出する任意の論理回路
を構成すればよい。
ュータが初期状態に戻るため、正規の制御プログラムの
中に停止命令をおくことはできなくなるが内燃機関等の
制御においては通常停電命令を実行する必要はなく、た
とえ必要がある場合でもジャンプ命令で所定のアドレス
にループさせ出力を最優先順位の割込要求端子に与えて
いるが、第１図に示すようにリセット入力端子ＲＩに付
与し、コンピュータを初期状態に戻すようにしても同様
の効果を得る。更にまた、本実施例においてはステータ
ス信号端子を２個の場合、即ち２ビットの情報としてコ
ンピュータの４種態様の場合について例示したが、一般
的には複数のステータス信号端子に適用でき、この場合
停止命令の実行中であることを検出する任意の論理回路
を構成すればよい。
以上の説明から明らか々ように本発明に係る車載用コン
ピュータのフェイルセーフ方法によれば通常コンピュー
タの状況を表示するために用いるステータス情報を利用
し、これより停止命令が実行されていることを検出し、
コンピュータを初期とができるとともに従来の如き検出
用のソフトウェアも不要であり低コスト化を図ることが
でき、更に回路の簡素化に伴い確実な動作を保障し得、
信頼性の高いフェイルセーフ方法を提供できる。
ピュータのフェイルセーフ方法によれば通常コンピュー
タの状況を表示するために用いるステータス情報を利用
し、これより停止命令が実行されていることを検出し、
コンピュータを初期とができるとともに従来の如き検出
用のソフトウェアも不要であり低コスト化を図ることが
でき、更に回路の簡素化に伴い確実な動作を保障し得、
信頼性の高いフェイルセーフ方法を提供できる。
第１図は従来の車載用コンピュータのシステム構成図、
第２図は本発明に係る車載用コンピュータのシステム構
成図である。 ９・・・車載用コンピュータユニット、１０・・・中央
処理装置（ＣＰＵ）、１１・・・記憶装置（メモリ）、
１２・・入出力装置、１３，１４．１５・・・バス、１
６（−Ｎ、ＯＲ） ・・・嗜≠妾◆回路。
第２図は本発明に係る車載用コンピュータのシステム構
成図である。 ９・・・車載用コンピュータユニット、１０・・・中央
処理装置（ＣＰＵ）、１１・・・記憶装置（メモリ）、
１２・・入出力装置、１３，１４．１５・・・バス、１
６（−Ｎ、ＯＲ） ・・・嗜≠妾◆回路。
Claims (1)
- 内燃機関等の動作制御を行う車載用コンピュータにおい
て、前記コンピュータからのステータス情報にて停止命
令が実行されていることを検出し、この検出結果にて最
優先順位の割込を行い前記コンピュータを初期状態に戻
すことを特徴とする車載用コンピュータの７エイルセー
フ方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179359A JPS5968004A (ja) | 1982-10-12 | 1982-10-12 | 車載用コンピユ−タのフエイルセ−フ方法 |
| GB08327203A GB2129587B (en) | 1982-10-12 | 1983-10-11 | A method of and apparatus for fail-safe operation of a vehicle computer |
| DE3336977A DE3336977C2 (de) | 1982-10-12 | 1983-10-11 | Schaltungsanordnung zur Vermeidung eines HALT-Zustandes für einen Fahrzeugcomputer |
| US06/541,207 US4587655A (en) | 1982-10-12 | 1983-10-12 | Fail-safe system for vehicular computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179359A JPS5968004A (ja) | 1982-10-12 | 1982-10-12 | 車載用コンピユ−タのフエイルセ−フ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5968004A true JPS5968004A (ja) | 1984-04-17 |
Family
ID=16064465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57179359A Pending JPS5968004A (ja) | 1982-10-12 | 1982-10-12 | 車載用コンピユ−タのフエイルセ−フ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4587655A (ja) |
| JP (1) | JPS5968004A (ja) |
| DE (1) | DE3336977C2 (ja) |
| GB (1) | GB2129587B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE832034L (en) * | 1983-12-31 | 1985-02-28 | Pcb Controls Ltd | Anti-skid valve control system |
| DE3514079C2 (de) * | 1984-04-19 | 1995-05-18 | Nissan Motor | Ausfallsicherungsschaltung |
| JPS6293468A (ja) * | 1985-10-21 | 1987-04-28 | Honda Motor Co Ltd | エンジンの燃料噴射制御装置 |
| US4845617A (en) * | 1987-06-01 | 1989-07-04 | United Technologies Corporation | Autofeather state maintenance |
| US4827397A (en) * | 1987-07-10 | 1989-05-02 | Emerson Electric Co. | Microcomputer-based spark ignition gas burner control system |
| US4916698A (en) * | 1988-09-29 | 1990-04-10 | Allied-Signal Inc. | Failure detection mechanism for microcontroller based control system |
| US5056091A (en) * | 1990-03-15 | 1991-10-08 | Hewlett-Packard Company | Method for handling errors detected in a computer system |
| JPH0510201A (ja) * | 1991-07-04 | 1993-01-19 | Fuji Heavy Ind Ltd | 車輌の制御方法 |
| CA2225644C (en) * | 1995-08-21 | 2002-05-07 | Tekonsha Engineering Company | Microprocessor-based control for trailer brakes |
| US6068352A (en) * | 1996-08-20 | 2000-05-30 | Tekonsha Engineering Company | Microprocessor-based control for trailer brakes |
| JP3613028B2 (ja) * | 1998-10-08 | 2005-01-26 | 株式会社デンソー | メモリチェック装置及びチェック方法 |
| US6594774B1 (en) * | 1999-09-07 | 2003-07-15 | Microsoft Corporation | Method and apparatus for monitoring computer system objects to improve system reliability |
| US6282480B1 (en) | 1999-10-29 | 2001-08-28 | Dennis M. Morse | Electronic brake controller and display |
| US6445993B1 (en) | 2000-11-22 | 2002-09-03 | Larry Eccleston | Brake control unit |
| US8746812B2 (en) | 2004-10-08 | 2014-06-10 | Marcia Albright | Brake control unit |
| US8789896B2 (en) | 2004-10-08 | 2014-07-29 | Cequent Electrical Products | Brake control unit |
| DE102006020793A1 (de) * | 2006-05-03 | 2007-11-08 | Ab Skf | Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung |
| US10946841B2 (en) | 2016-09-16 | 2021-03-16 | Horizon Global Americas Inc. | Driver and diagnostic system for a brake controller |
| US10363910B2 (en) | 2016-12-07 | 2019-07-30 | Horizon Global Americas Inc. | Automated gain and boost for a brake controller |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7589374A (en) * | 1973-12-28 | 1976-06-03 | Standard Telephones Cables Ltd | Simulation system |
| FR2309915A1 (fr) * | 1975-04-28 | 1976-11-26 | Labo Cent Telecommunicat | Procede et dispositif pour accroitre la securite d'un systeme de commande par calculateur |
| US4030073A (en) * | 1975-11-05 | 1977-06-14 | Digital Equipment Corporation | Initialization circuit for establishing initial operation of a digital computer |
| JPS6010174B2 (ja) * | 1977-04-15 | 1985-03-15 | 株式会社デンソー | 車載コンピユ−タの起動装置 |
| JPS6060024B2 (ja) * | 1977-10-19 | 1985-12-27 | 株式会社日立製作所 | エンジン制御方法 |
| DE2842392C2 (de) * | 1978-09-29 | 1987-04-16 | Robert Bosch Gmbh, 7000 Stuttgart | Überwachungseinrichtung für programmgesteuerte Vorrichtungen |
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS6032217B2 (ja) * | 1979-04-02 | 1985-07-26 | 日産自動車株式会社 | 制御用コンピュ−タのフェィルセ−フ装置 |
| DE3035896C2 (de) * | 1980-09-24 | 1984-02-09 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Erzeugung von Impulen bei Störung der Stromversorgung |
| US4488303A (en) * | 1982-05-17 | 1984-12-11 | Rca Corporation | Fail-safe circuit for a microcomputer based system |
-
1982
- 1982-10-12 JP JP57179359A patent/JPS5968004A/ja active Pending
-
1983
- 1983-10-11 DE DE3336977A patent/DE3336977C2/de not_active Expired
- 1983-10-11 GB GB08327203A patent/GB2129587B/en not_active Expired
- 1983-10-12 US US06/541,207 patent/US4587655A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2129587B (en) | 1987-06-03 |
| US4587655A (en) | 1986-05-06 |
| DE3336977A1 (de) | 1984-04-12 |
| GB8327203D0 (en) | 1983-11-09 |
| DE3336977C2 (de) | 1985-07-25 |
| GB2129587A (en) | 1984-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5968004A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| EP0461792B1 (en) | Master/slave checking system | |
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| US20180111626A1 (en) | Method and device for handling safety critical errors | |
| EP3629176B1 (en) | Fault detection circuit with progress register and status register | |
| US20190332506A1 (en) | Controller and function testing method | |
| WO2022239331A1 (ja) | 電子制御装置及び異常判定方法 | |
| JP2928418B2 (ja) | 半導体集積回路 | |
| JP6645467B2 (ja) | マイクロコンピュータ | |
| JPS6362776B2 (ja) | ||
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPS63307547A (ja) | Ｃｐｕ監視回路 | |
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
| Schneider et al. | Multicore vs safety | |
| JPH0659941A (ja) | 情報処理装置 | |
| JPH05233576A (ja) | 二重システム | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPS5916001A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| JPH10247185A (ja) | プロセッサの故障診断方式 | |
| JPS6072040A (ja) | プログラムの実行時間監視方式 | |
| JPS6177939A (ja) | 情報処理システム | |
| Schneider et al. | Multicore vs Safety 2010-01-0207 | |
| JPH0214331A (ja) | 二重化システム診断方式 |