JPS5933921A - Phase shift circuit - Google Patents
Phase shift circuitInfo
- Publication number
- JPS5933921A JPS5933921A JP14282082A JP14282082A JPS5933921A JP S5933921 A JPS5933921 A JP S5933921A JP 14282082 A JP14282082 A JP 14282082A JP 14282082 A JP14282082 A JP 14282082A JP S5933921 A JPS5933921 A JP S5933921A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- phase shift
- output
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は移相回路に関し、特に集積化に適した移相回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phase shift circuit, and particularly to a phase shift circuit suitable for integration.
信号の位相を所定量だけ移相する移相回路は受動素子を
用いて構成されるのが一般的であり、例えばコイルやコ
ンデンサ等の素子が用いられる場合には集積回路化が困
難となる。また、移相量を外部制御信号に応じてコント
ロールするには、受動素子のインピーダンスを変化させ
ることにょ9行われるが、その具体例としては例えば、
トランジスタのオン時のインピーダンスを外部制御電圧
によりコントロールしてなされることが多い。しかし、
この方法では外部制御電圧とトランジスタのインピーダ
ンスとがリニアに変化しないために移相特性のりニアリ
ティが悪いという欠点がある。A phase shift circuit that shifts the phase of a signal by a predetermined amount is generally constructed using passive elements, and if elements such as coils and capacitors are used, it is difficult to integrate the circuit. Furthermore, in order to control the amount of phase shift according to an external control signal, it is done by changing the impedance of the passive element.
This is often done by controlling the impedance of the transistor when it is on using an external control voltage. but,
This method has the disadvantage that the linearity of the phase shift characteristic is poor because the external control voltage and the impedance of the transistor do not change linearly.
特にトランジスタとしてFET(電界効果素子)を用い
た場合には、いわゆるバイポーラプロセスによシ集積化
することができないという欠点をも有する。In particular, when an FET (field effect element) is used as a transistor, it also has the disadvantage that it cannot be integrated by a so-called bipolar process.
従って、本発明は上述した従来欠点を除去するためにな
されたものであって、その目的とするところは集積化が
容易でかつりニアリティの良い移和回路を提供すること
にある。Therefore, the present invention has been made to eliminate the above-mentioned conventional drawbacks, and its object is to provide a transfer-sum circuit that is easy to integrate and has good nearness.
本発明による移相回路は、入力信号に同期した三角波を
発生させ、一方、入力信号に同期した矩形波と外部制御
電圧との乗算を行ない5三角波と乗算出力とをレベル比
較してこの比較出力を移相出力とするようにしたことを
特徴としている。The phase shift circuit according to the present invention generates a triangular wave synchronized with the input signal, and on the other hand, multiplies the rectangular wave synchronized with the input signal by an external control voltage, compares the levels of the five triangular waves and the multiplication output, and outputs this comparison output. It is characterized by having a phase-shifted output.
以下に本発明を図面に基づき説明する。The present invention will be explained below based on the drawings.
第1図は本発明の実施例の回路図であり、入力信号穴は
カレントミラ負荷を有する差動アンプ1に入力されて電
流増幅される。この差動アンプ1は差動トランジスタQ
1. Q2、電流源工1及びカレントミラー回路からな
る。このカレントミラー回路はトランジスタQa、 Q
a及び抵抗Rt、 R2を有し、トランジスタQ2とト
ランジスタQ4とのコレクタ共通接点から電流増幅出力
が導出されて、次段の積分回路2へ印加される。FIG. 1 is a circuit diagram of an embodiment of the present invention, in which an input signal hole is input to a differential amplifier 1 having a current mirror load and current is amplified. This differential amplifier 1 is a differential transistor Q
1. It consists of Q2, current source 1 and current mirror circuit. This current mirror circuit consists of transistors Qa, Q
a, and resistors Rt and R2, and a current amplified output is derived from a common collector contact point of transistors Q2 and Q4, and is applied to an integrating circuit 2 at the next stage.
積分回路2においては、積分コンデンサC1が設けられ
ており、カレントミラー負荷の差動アンプlと共に入力
信号の完全積分を行なうようになっテイル。コンデンサ
C1に並列に設けられている電圧源Eと抵抗R3とによ
り、コンデンサC1ノ端子電圧の平均レベルが決定され
る。この積分回路2の出力の)は次段のレベル比較器3
の1入力となっている。この比較器は、トランジスタQ
s+ Q6及び電流源■2からなる電流切換型差動回路
であり、トランジスタQ5の抵抗&によるコレクタ出力
(2)が移相回路の出力となる。In the integrating circuit 2, an integrating capacitor C1 is provided, and together with a current mirror load differential amplifier l, complete integration of the input signal is performed. The average level of the voltage at the terminals of capacitor C1 is determined by voltage source E and resistor R3, which are provided in parallel with capacitor C1. ) of the output of this integrating circuit 2 is the level comparator 3 in the next stage.
This is one input. This comparator consists of transistor Q
It is a current switching type differential circuit consisting of s+ Q6 and current source 2, and the collector output (2) from the resistor & of transistor Q5 becomes the output of the phase shift circuit.
一方、入力信号(ロ)は二重平衡型差動アンプ構成の乗
算器4の1人力となっており、その個入力には外部制御
電圧が印加され1両入力の乗算が行われる。当該二重平
衡型差動アンプは、トランジスタQ91 QIOと抵抗
Rs、Raからなる第1の差動アンプと、トランジスタ
Q111Q12と抵抗R7+ Rsからなる第2の差動
アンプと、これら両差動アンプの電流源として動作する
第3の差動アンプとを有する。On the other hand, the input signal (b) is supplied by one multiplier 4 having a double-balanced differential amplifier configuration, and an external control voltage is applied to each input to perform multiplication of the two inputs. The double-balanced differential amplifier has a first differential amplifier made up of transistors Q91QIO and resistors Rs and Ra, a second differential amplifier made up of transistors Q111Q12 and resistors R7+Rs, and two differential amplifiers. and a third differential amplifier that operates as a current source.
第3の差動アンプは、トランジスタQ7+ Qs及び電
流源■3からなっておυ、トランジスタQ7のコレクタ
出力が第1の差動アンプの電流源となり、トランジスタ
Q8のコレクタ出力が第2の差動アンプの電流源となる
。第3の差動アンプの入力として入力信号(5)が印加
されており、第1及び第2の差動アンプの入力には共通
に外部制御電圧が供給されている。そして、これら第1
及び第2の差動アンプの出力も共通とされており、トラ
ンジスタQ9とQllとのコレクタ共通点の抵抗R9に
よシ乗算出力(C)が導出されて、レベル比較器3の個
入力となっている。尚、ダイオードD1はレベルシフト
ダイオードであり、乗算出力(0の平均レベルを積分回
路2の積分出力(B)の平均レベルEに等しく設定する
だめのものである。The third differential amplifier consists of transistors Q7+Qs and current source ■3, and the collector output of transistor Q7 becomes the current source of the first differential amplifier, and the collector output of transistor Q8 becomes the current source of the second differential amplifier. Serves as the amplifier's current source. An input signal (5) is applied as an input to the third differential amplifier, and an external control voltage is commonly supplied to the inputs of the first and second differential amplifiers. And these first
The output of the second differential amplifier and the second differential amplifier are also common, and the square multiplier output (C) is derived by the resistor R9 at the common collector point of the transistors Q9 and Qll, and becomes the individual input of the level comparator 3. ing. Note that the diode D1 is a level shift diode, and is used to set the average level of the multiplication output (0) equal to the average level E of the integral output (B) of the integrating circuit 2.
か\る回路構成において、入力信号穴として例えばデユ
ーティ50%の一矩形波が印加された場合につき、第2
図〜第4図に示す動作波形を用いて第1図の回路動作を
説明する。尚、第2〜4図の(ロ)〜(2)は、第1図
における各部信号(5)〜(ハ)の波形を夫々対応して
示している。In such a circuit configuration, when a rectangular wave with a duty of 50% is applied to the input signal hole, the second
The operation of the circuit shown in FIG. 1 will be explained using the operation waveforms shown in FIGS. Note that (b) to (2) in FIGS. 2 to 4 correspond to the waveforms of signals (5) to (c) in FIG. 1, respectively.
先ず第2図を参照するに、外部制御信号が零の場合であ
る。コンデンサC1の端子電圧は、図CB)のように入
力信号穴に同期した三角波となり、その平均レベルはE
となっている。乗算器4における1人力である制御電圧
は零であるから、乗算出力も零であるが、この時乗算算
器の出力点は図(C)に示すように直流レベルEとなる
ように設定されている。従って、レベル比較器3の出力
は図(2)のように入力信号穴と900位相差を有する
デー−ティ50%の信号が得られる。First, referring to FIG. 2, the case is where the external control signal is zero. The terminal voltage of capacitor C1 becomes a triangular wave synchronized with the input signal hole as shown in Figure CB), and its average level is E.
It becomes. Since the control voltage in the multiplier 4 that is generated by one person is zero, the multiplication output is also zero, but at this time, the output point of the multiplier is set to the DC level E as shown in Figure (C). ing. Therefore, the output of the level comparator 3 is a 50% data signal having a 900 phase difference with the input signal hole as shown in FIG. 2.
次に、外部制御電圧が+Δeとなっまた場合、第3図に
示すような各部波形となる。図(C)の点線で示す+Δ
eなる制御電圧と、一点鎖線で示す入力信号とが乗算さ
れるから、その乗算出力は、平均レベルをEとしてその
ピーク対ピークレベルが2.Δ。Next, when the external control voltage becomes +Δe, the waveforms of each part become as shown in FIG. +Δ shown by the dotted line in figure (C)
Since the control voltage e is multiplied by the input signal shown by the dashed line, the multiplication output has an average level of E and a peak-to-peak level of 2. Δ.
(但し、入力信号レベルを簡単化のためlとする)なる
入力信号と同相の信号となる。これが図(C)の実線で
示されており、この信号と三角波とがレベル比較される
が、この比較レベル(C)が入力信号に同期してEを基
準として±Δeだけ変化されるので、比較出力は図(2
)の如くなる。これは、入力信号に対し
90 +180 xΔe /Vp p
なる量だけ遅れたことを示している。こ\に■、。(However, the input signal level is assumed to be l for simplicity.) This signal is in phase with the input signal. This is shown by the solid line in Figure (C), and this signal and the triangular wave are compared in level, but this comparison level (C) is changed by ±Δe with E as the reference in synchronization with the input signal. The comparison output is shown in figure (2)
). This indicates that there is a delay of 90 + 180 x Δe /Vp with respect to the input signal. This is ■.
は三角波a3)のピーク対ピークレベルであり。is the peak-to-peak level of the triangular wave a3).
■pp = l10T
なる値である。■は電流源11の電流、Cはコンデンサ
C1の容量、Tは入力信号の周期である。■pp=l10T. (2) is the current of the current source 11, C is the capacitance of the capacitor C1, and T is the period of the input signal.
外部制御電圧が−Δeとなった場合、第4図に示す如き
各部波形となる。図(Qの点線で示す−Δeなる制御電
圧と一点鎖線で示す入力信号とが乗算されると、その乗
算出力は、平均レベルをEとしてそのピーク対ピークレ
ベルが2・Δeでかつ入力信号と逆相の信号となる。従
って、比較器3の比較レベルが入力信号に同期してEを
基準に±Δeだけ変化されるので、(2)のような比較
出力となる。これは、入力信号に対し
90−18()XΔg/Vpp
だけ位相が遅れていることになる。When the external control voltage becomes -Δe, the waveforms of various parts are as shown in FIG. 4. Figure (When the control voltage -Δe indicated by the dotted line in Q is multiplied by the input signal indicated by the dashed-dotted line, the multiplication output has an average level of E, a peak-to-peak level of 2·Δe, and a peak-to-peak level equal to the input signal. The signal is in the opposite phase. Therefore, the comparison level of the comparator 3 is changed by ±Δe with respect to E in synchronization with the input signal, resulting in a comparison output as shown in (2). This is because the input signal This means that the phase is delayed by 90-18()XΔg/Vpp.
よって、外部制御電圧の変化Δeに比例して移相量がコ
ントロールされることが判る。Therefore, it can be seen that the amount of phase shift is controlled in proportion to the change Δe in the external control voltage.
入力信号が正弦波の場合には、差動アンプl及び二重平
衡型差動アンプ4が共に飽和して正弦波をクリップする
如きレベルまで当該正弦波を増幅して印加すれば、上述
の場合の50%デー−ティを有する矩形波と同一の動作
が可能である。When the input signal is a sine wave, if the sine wave is amplified and applied to a level such that both the differential amplifier 1 and the double-balanced differential amplifier 4 are saturated and the sine wave is clipped, the above case can be solved. The same operation as a square wave having a 50% data rate is possible.
第5図は本発明の他の実施例の回路図であり、第1図と
同等部分は同一符号により示されておりその説明は省略
する。本例では、抵抗R12に電流源工5によってIs
= I3/ 2なる電流を供給して。FIG. 5 is a circuit diagram of another embodiment of the present invention, in which parts equivalent to those in FIG. 1 are designated by the same reference numerals, and their explanation will be omitted. In this example, Is is connected to the resistor R12 by the current source 5.
Supply a current of = I3/2.
三角波の平均電圧Eを発生させようとするものである。The purpose is to generate an average voltage E of a triangular wave.
この抵抗R12の電圧を差動アンプ501人力とし、そ
の仕入力にコンデンサC1の出力が印加されている。こ
の差動アンプ5はトランジスタQ!5゜Q16と電流源
工4と、更にはトランジスタQ13.Q14及び抵抗R
(+、 RIOからなるカレントミラーとを有している
。トランジスタQ15のコレクタ電流をこのカレントミ
ラーにより取り出しコンデンサC2と抵抗Ruとにより
平滑化し、初段アンプ1の入力へ帰還することによシ、
三角波の平均電圧Eを決定すると共に、温度ドリフトや
抵抗値のバラツキ等に対し影響をうけない安定な回路と
なるものであるO
動作については、第1図の例と同等であシ特に説明しな
い。The voltage of this resistor R12 is the voltage of the differential amplifier 501, and the output of the capacitor C1 is applied to its input. This differential amplifier 5 is a transistor Q! 5° Q16, current source 4, and transistor Q13. Q14 and resistance R
(+) and a current mirror consisting of RIO.The collector current of the transistor Q15 is taken out by this current mirror, smoothed by the capacitor C2 and the resistor Ru, and fed back to the input of the first stage amplifier 1.
It determines the average voltage E of the triangular wave and creates a stable circuit that is not affected by temperature drift or variations in resistance value. .
このように、本発明によればすべてバイポーラ素子にて
構成できるので集積化が容易であり、また外部制御電圧
に対する移相特性がリニアと々るので特性が優れている
利点がある。入力信号の周波数は積分用コンデンサを適
当に設定すれば広帯域となシ、また移相範囲は0〜18
0°と広くなる。As described above, according to the present invention, since everything can be constructed from bipolar elements, integration is easy, and since the phase shift characteristic with respect to the external control voltage is linear, it has the advantage of excellent characteristics. The frequency of the input signal can be wideband by appropriately setting the integrating capacitor, and the phase shift range is 0 to 18.
It becomes wide at 0°.
第1図は本発明の実施例の回路図、第2図〜第4図は第
1図の回路動作を説明する各部動作波形図、第5図は本
発明の他の実施例の回路図である。
主要部分の符号の説明
l・・・差動アンプ 2・・・積分回路3・・・レ
ベル比較器 4・・・乗算器出願人 パイオニア株式
会社
代理人 弁理士藤 村 元 彦Fig. 1 is a circuit diagram of an embodiment of the present invention, Figs. 2 to 4 are operation waveform diagrams of each part explaining the circuit operation of Fig. 1, and Fig. 5 is a circuit diagram of another embodiment of the invention. be. Explanation of symbols of main parts 1...Differential amplifier 2...Integrator circuit 3...Level comparator 4...Multiplier Applicant Pioneer Corporation Agent Patent attorney Motohiko Fujimura
Claims (3)
発生手段と、前記入力信号に同期した矩形波と移相制御
電圧との乗算をなす乗算手段と、前記三角波と前記乗算
手段の乗算出力とをレベル比較する比較手段とを含み、
この比較出力を移相出力とするようにしたことを特徴と
する移相回路。(1) Triangular wave generation means for generating a triangular wave synchronized with an input signal, multiplication means for multiplying a rectangular wave synchronized with the input signal by a phase shift control voltage, and a multiplication output of the triangular wave and the multiplication means. and a comparison means for comparing the levels;
A phase shift circuit characterized in that this comparison output is used as a phase shift output.
特徴とする特許請求の範囲第1項記載の移相回路。(2) The phase shift circuit according to claim 1, wherein the triangular wave generating means has an integral circuit configuration.
圧とを入力とする二重平衡型差動アンプ構成であること
を特徴とする特許請求の範囲第1項又は第2項記載の移
相回路。(3) The multiplication means has a double-balanced differential amplifier configuration that receives the input signal and the phase shift control voltage as inputs. Phase shift circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14282082A JPS5933921A (en) | 1982-08-18 | 1982-08-18 | Phase shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14282082A JPS5933921A (en) | 1982-08-18 | 1982-08-18 | Phase shift circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5933921A true JPS5933921A (en) | 1984-02-24 |
Family
ID=15324381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14282082A Pending JPS5933921A (en) | 1982-08-18 | 1982-08-18 | Phase shift circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5933921A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61212909A (en) * | 1985-03-18 | 1986-09-20 | Toshiba Corp | Phase shift circuit |
JPS62146320U (en) * | 1986-03-10 | 1987-09-16 | ||
JPH0252214U (en) * | 1988-10-05 | 1990-04-16 |
-
1982
- 1982-08-18 JP JP14282082A patent/JPS5933921A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61212909A (en) * | 1985-03-18 | 1986-09-20 | Toshiba Corp | Phase shift circuit |
JPH0520003B2 (en) * | 1985-03-18 | 1993-03-18 | Tokyo Shibaura Electric Co | |
JPS62146320U (en) * | 1986-03-10 | 1987-09-16 | ||
JPH0252214U (en) * | 1988-10-05 | 1990-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0529836A1 (en) | Integrating phase detector | |
US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
US5157276A (en) | Low jitter clock phase adjust system | |
US5703509A (en) | Frequency multiplier circuit | |
JPS5933921A (en) | Phase shift circuit | |
US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
US3612901A (en) | Pulse generator having controllable duty cycle | |
JPH07283652A (en) | Voltage control capacitor | |
JPH0253961B2 (en) | ||
US3946253A (en) | Pulse train generator | |
JPS63144662A (en) | Parabola periodical signal generator | |
US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
JPS6043681B2 (en) | Frequency multiplier circuit | |
JPS62290206A (en) | Amplification circuit | |
JPS6327455Y2 (en) | ||
JPH0522633A (en) | Picture quality adjustment circuit | |
JPH01317009A (en) | Variable gain control circuit | |
JPS624037B2 (en) | ||
JPH03238905A (en) | Oscillation circuit | |
JPS63175509A (en) | Differential amplifier circuit | |
JP2665190B2 (en) | Pilot signal removal circuit | |
JP2602484Y2 (en) | PLL circuit for FM stereo demodulation | |
JPS6223164Y2 (en) | ||
JPS60158710A (en) | Limiter circuit |