JPS5933551U - デ−タ読取り装置 - Google Patents
デ−タ読取り装置Info
- Publication number
- JPS5933551U JPS5933551U JP1982129153U JP12915382U JPS5933551U JP S5933551 U JPS5933551 U JP S5933551U JP 1982129153 U JP1982129153 U JP 1982129153U JP 12915382 U JP12915382 U JP 12915382U JP S5933551 U JPS5933551 U JP S5933551U
- Authority
- JP
- Japan
- Prior art keywords
- reading device
- data reading
- data
- shift register
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来例を示す回路ブロック図、第２図は本考案
の実施例を孝子回路ブロック図、第３図はデータ処理方
法を説明するための図である。 なお図面に用いられている符号において、１・・・マイ
クロプロセッサ、４・・・ＲＡＭ、１０・・・ｍビット
シフトレジスタ、１２・・・ｍビットラッチ回路、であ
る。
の実施例を孝子回路ブロック図、第３図はデータ処理方
法を説明するための図である。 なお図面に用いられている符号において、１・・・マイ
クロプロセッサ、４・・・ＲＡＭ、１０・・・ｍビット
シフトレジスタ、１２・・・ｍビットラッチ回路、であ
る。
Claims (1)
- ｎビットシリアルデータが入力されｍ（ｍ（ｎ）ビット
パラレルデータが出力されるように成されたシフトレジ
スタと、このシフトレジスタから出力される上記ｍビッ
トパラレルデータが格納されるラッチ回路と、このラッ
チ回路の出力が供給されるワンチップマイクロプロセッ
サとから成るデータ読取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982129153U JPS5933551U (ja) | 1982-08-26 | 1982-08-26 | デ−タ読取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982129153U JPS5933551U (ja) | 1982-08-26 | 1982-08-26 | デ−タ読取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933551U true JPS5933551U (ja) | 1984-03-01 |
Family
ID=30292733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982129153U Pending JPS5933551U (ja) | 1982-08-26 | 1982-08-26 | デ−タ読取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933551U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05237716A (ja) * | 1992-08-11 | 1993-09-17 | Mitsubishi Materials Corp | カッタ締結機構 |
-
1982
- 1982-08-26 JP JP1982129153U patent/JPS5933551U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05237716A (ja) * | 1992-08-11 | 1993-09-17 | Mitsubishi Materials Corp | カッタ締結機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933551U (ja) | デ−タ読取り装置 | |
| JPS5999541U (ja) | Ａ／ｄ変換装置 | |
| JPS6047068U (ja) | 計数回路 | |
| JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
| JPS58124804U (ja) | プロセス入出力装置 | |
| JPS5956845U (ja) | カウンタ回路 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPS6092326U (ja) | 数値入力装置 | |
| JPS6062101U (ja) | シ−ケンス制御回路 | |
| JPS5828304U (ja) | 入力数カウント装置 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS5860397U (ja) | シフトレジスタ装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS58138158U (ja) | 光学読取器の読取確認装置 | |
| JPS60636U (ja) | 乗算回路 | |
| JPS5945657U (ja) | 金銭登録機 | |
| JPS59140147U (ja) | 表示手段 | |
| JPS58158540U (ja) | パルス選択回路 | |
| JPS58113143U (ja) | コ−ド入力回路 | |
| JPS59166571U (ja) | ２値図形デ−タ拡大縮小回路 | |
| JPS59187495U (ja) | 図形作画回路 | |
| JPS58129762U (ja) | コ−ド変換回路 | |
| JPS59130144U (ja) | パリテイ・チエツク回路 | |
| JPS5816933U (ja) | 二相パルス発生装置 | |
| JPS5836437U (ja) | 入力デ−タ消去回路 |