[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS59194454A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59194454A
JPS59194454A JP58068636A JP6863683A JPS59194454A JP S59194454 A JPS59194454 A JP S59194454A JP 58068636 A JP58068636 A JP 58068636A JP 6863683 A JP6863683 A JP 6863683A JP S59194454 A JPS59194454 A JP S59194454A
Authority
JP
Japan
Prior art keywords
chip
output side
semiconductor device
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58068636A
Other languages
English (en)
Inventor
Kazuo Noguchi
和男 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP58068636A priority Critical patent/JPS59194454A/ja
Publication of JPS59194454A publication Critical patent/JPS59194454A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子、特にインピーダンス変換の内部整
合回路を有する高周波高出力トランジスタの改良に関す
る。
高周波高出力トランジスタは一般に高出力化に伴い出力
側の接合容量が増え、これは高周波化において接合容量
の増加として大きく影響し、出力インピーダンスの低下
を招く。このため外部回路とのインピーダンス整合が悪
くなり、トランジスタ本来の十分な性能を発揮できなく
なる。これを改善するために、半導体素子用容器内部に
ボンディング線によるインダクタンスと直流唄止のため
のチップコンデンサを直列に接続したものを、容器内部
の出力側メタライズ部と接地側メタライズ部間に設け、
出力容量とインダクタジスを共振させることによって出
力側のインピーダンスを大きくする工夫も試みられてい
る。しかし、この場合容器内部の出力側メタライズ部は
トランジスタチップを搭載する面積のほかに前記チップ
コンデンサに接続されるボンディング線の一端を接続す
る面積と、さらにトランジスタチップを搭載するときに
用いる接着用ソルダーが流れ出る面積とを必要とし、容
器が大型化し、それによって不要な寄生容量も増加し、
結局大幅な特性教養は望めなかった。
本発明の目的は、出力側インピーダンスを高めるために
使用するボンディング線とチップコンデンサとの取υ付
は構造に工夫をこらして、容器の大型化や寄生容量の増
加を極力抑制した半導体装置を提供することにある。と
くに、チップ搭載領域、に余裕を与え、チップ搭載時の
接着剤の流れ出しによって生じる欠点を解消した装置を
提供するととにあり、高い出力インピーダンスをもち広
帯域にわたって効率の高い高周波高出力トランジスタを
提供することにある。
本発明は、トランジスタチップ表面上に出力側電極領域
をもち、この領域と容器の接地側電極領域上に搭載され
たチップコンデンサ上の電極領域とを、インダクタンス
を形成するボンディングワイヤで直接接続することによ
シ、トランジスタ出力側の内部整合回路を構成したこと
を特徴とする。
本構成によると、容器内部の出力側メタライズ領域には
、出力側の内部整合回路を構成する前記ボンディングワ
イヤを接続する必要がないため、そこにはトランジスタ
チップのみを搭載すればよくなる。従って小型でかつ出
力側の寄生容量を小さくでき、接着剤の流れ出し対策を
行なう必要もなくなる。しかも、トランジスタの出力側
インピーダンスを効果的に高くすることができるため、
外部との整合がと９やすく、広帯域で効率の高い動作が
できる。
次に図面を参照して詳しく説明する。。
第１図は従来例の出力側内部整合回路付高出力トランジ
スタの構成図である。熱伝導性のよいセラミックの容器
基板１の上に、コレｌり導出用導体２がメタライズ層で
形成されている。その対向側にはエミッタ導出用導体３
がメタライズ層で形成されてい為。この２個の導体２お
よび３を囲むようにベース導出用導体４が形成されてい
る。このベース導出用導体４は、基板１の上に形成され
た導体４ａおよび４ｂ、コレクタ導出用導体２をまたぐ
連結部４ｃからなる。コレクタ導出用導体２の上には半
導体チップ５が、導体４ａの上にはコンデンサチップ６
が公知の手段により電気的かつ機械的に接続される。こ
のチップ５０ベース電極はボンディング線７によシ導体
連結部４ｃに接続されている。コンデンサチップ６の電
極はボンディングＩｓ８によシコレクタ導出用導体２に
接続されている。またチップ５のエミッタ電極はボンデ
ィング線９によりエミッタ導出用導体３に接続されてい
る。
ここで従来例の半導体チップ５のパターンを第２図に示
す。
Ｅはエミッタ電極、Ｂはベース電極である。これは公知
のものであるので詳しい説明を省略する。
第１図に示す半導体装置に第２図に示す半導体チップを
使用すると、その出力側の電気的等価回路は第３図に示
すものとなる。すなわち電流源２０と出力側の抵抗成分
２１、出力容量２２、主に接地のボンディング線７によ
って決まるインダクタンス成分２３、容器寄生容量２４
、及びとれら容量２２．２４をインダクタンス２３とと
もに補償するためのボンディング線８によるインダクタ
ンス２５からなる。
第４図はこの従来例装置のインピーダンスをスミス図表
上に示したもので、ａ点は出力抵抗２１の値により決ま
Ｄ、ａ点よりｂ点へは出力容量２２により、ｂ点からＣ
点へはインダクタンス２３により、ｃ点からｄ点には容
器寄生容量２４によりインピーダンス変換され、さらに
ｄ点からｅ点へインダクタンス２５により、これらを補
償する様子を示す。測定周波数は一例として３ＧＨｚで
ある。
このようにコレクタ導出用導体２か−らコンデンサチッ
プ６までのボンディング線８による出力側のインピーダ
ンス変換回路を用いると、゛コレクタ導出用導体２は半
導体チ゛ツブ５を搭載する面積より広くしなければなら
ず、その結果出力側寄生容量２４が大きくなり、かつ出
力側の尖鋭度Ｑが大きくなシ、帯域も狭く安定度もわる
いトランジスタとなる。
本発明はこのような寄生容量の大きな容器を使わずに、
コレクタ導出用導体の面積を最小限にとどめ、出力側の
インピーダンス変換用のボンディング線は半導体チップ
上のコレクタ電極と接続する構成とする。第５図は本発
明の一実施例の半導体装置の平面構造図である。これは
基本的に第１図に示す従来構造と同等であり、等しい符
号が付されている。第６図は本発明の一実施例を示す第
５図に使用する半導体チップ１５の構造を示す平面図で
ある。
公知のトランジスタ要素の他にチップ表面に出力側電極
領域１１を設ける。これはチップ側面にメタライズ層を
設け、これを介して裏面のコレクタ電極と接続するよう
にしてもよいし、あるいは半導体層内を拡散やイオン打
込みで貫通してコレクタを表面に取り出してもよい。第
１図従来例と異なる部分のみ説明すると、出力側内部整
合回路を構成するボンディング線８は第６図の半導体チ
ップ上の出力側電極領域１１とコンデンサチップ６とを
接続している。第５図の一実施例の半導体装置の等価回
路は第３図と同じであるが、容器の寄生容量２４が著し
く小さくなる。その様子をスミス図表に示すと第７図の
ようになる。動きは第４図の場合と同じであるが、ｄ点
がスミス図表の中心に近い方に移っているため、尖鋭度
Ｑが小さくなっていることがわかる。これはトランジス
タの動作帯域を広げ、かつ安定な動作をさせることにつ
ながる。
すなわち本発明によればトランジスタチップ表面に出力
側電極を設けることにより１容器の出力側導出用導体を
小さくできるため広帯域で安定な動作の可能な半導体装
置が得られる。しかも、チップ搭載面にあえてボンディ
ング線を接続する必要がないため、チップ接着時の接着
剤の流れ出しによる悪影響も生じない。
【図面の簡単な説明】
第１図は従来例の出力側の内部整合回路付半導体装置の
平面図、第２図は従来例の半導体チップ平面図、第３図
は半導体装置の等価回路図、第４図は従来例のインピー
ダンスを示すスミス図、第５図は本発明の一実施例の半
導体装置の平面図、第６図は本発明の一実施例に用いる
半導体チップの平面図、第７図は本発明の一実施例のイ
ンピーダンスを示すスミス図である。 １・・・・・・パッケイジ基板、２・・・・・・コレク
タ導出用導体、３・・・・・・エミッタ導出用導体、４
・・・・・・ベース導出用導体、５・・・・・・半導体
チップ、６・・・・・・コンデンサチップ、７・・・・
・・ボンディング線、８・・・・・・ボンディング線、
９・・・・・・ボンディング線、１１°゛°°°°出力
側電極、１５・・・・・・本発明実施例の半導体チップ
、２０・・・・・・等価回路の電流源、２１・・・・・
・等価回路の出力抵抗、２２・・・・・・等価回路の出
力容量、２３・・・・・・主としてボンディング線７に
よるインダクタンス、２４・・・・・・容器寄生容量、
２５゛°゛°°゛ボンデイング線８によるインダクタン
ス。 ２３

Claims (1)

    【特許請求の範囲】
  1. 出力用導体層上にトランジスタチップを、接地用導体層
    上にコンデンサチップを有し、これらが容器内に収納さ
    れた半導体装置において、前記トランジスタチップ表面
    に設けられた出力電極と前記コンデンサチップとが金属
    細線で電気的に接続されていることを特徴とする半導体
    装置。
JP58068636A 1983-04-19 1983-04-19 半導体装置 Pending JPS59194454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58068636A JPS59194454A (ja) 1983-04-19 1983-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58068636A JPS59194454A (ja) 1983-04-19 1983-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS59194454A true JPS59194454A (ja) 1984-11-05

Family

ID=13379416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58068636A Pending JPS59194454A (ja) 1983-04-19 1983-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS59194454A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104867A (en) * 1976-02-28 1977-09-02 Fujitsu Ltd High frequency transistor
JPS5585044A (en) * 1978-12-20 1980-06-26 Nec Corp Transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104867A (en) * 1976-02-28 1977-09-02 Fujitsu Ltd High frequency transistor
JPS5585044A (en) * 1978-12-20 1980-06-26 Nec Corp Transistor

Similar Documents

Publication Publication Date Title
US3946428A (en) Encapsulation package for a semiconductor element
US5075759A (en) Surface mounting semiconductor device and method
US3784884A (en) Low parasitic microwave package
US3683241A (en) Radio frequency transistor package
US3886505A (en) Semiconductor package having means to tune out output capacitance
US3515952A (en) Mounting structure for high power transistors
JP3674780B2 (ja) 高周波半導体装置
US4067040A (en) Semiconductor device
US5889319A (en) RF power package with a dual ground
US3728589A (en) Semiconductor assembly
JPS59143406A (ja) 混成マイクロ波サブシステム
US3555375A (en) High frequency power transistor having crossing input and output leads
JPH0563454A (ja) 半導体装置
EP0408904A2 (en) Surface mounting semiconductor device and method
JPH0595212A (ja) 高周波半導体混成集積回路装置
US3710202A (en) High frequency power transistor support
JPS59194454A (ja) 半導体装置
JPS6112680Y2 (ja)
JPS6364081B2 (ja)
JPS6031103B2 (ja) 高周波用高出力トランジスタ装置
JPH066150A (ja) 高周波トランジスタ回路
JPS6035247Y2 (ja) 半導体装置
JPS5861652A (ja) 半導体装置
JPS6043022B2 (ja) マイクロ波装置モジュ−ル
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置