JPS5917233A - 複合積層セラミツク部品の製造方法 - Google Patents
複合積層セラミツク部品の製造方法Info
- Publication number
- JPS5917233A JPS5917233A JP57126177A JP12617782A JPS5917233A JP S5917233 A JPS5917233 A JP S5917233A JP 57126177 A JP57126177 A JP 57126177A JP 12617782 A JP12617782 A JP 12617782A JP S5917233 A JPS5917233 A JP S5917233A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductor
- insulator
- sheet
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複合積層セラミック部品の製造方法に関し、
特に高誘電率の誘電体、抵抗体、絶縁体、導体を同時に
しかも低温で焼成して複合化した積層形状セラミ、り部
品の製造方法に関する。
特に高誘電率の誘電体、抵抗体、絶縁体、導体を同時に
しかも低温で焼成して複合化した積層形状セラミ、り部
品の製造方法に関する。
従来電子回路における抵抗、コンデンサ、インダクタン
ス等の受動部品およびトランジスタ、ダイオード等の能
動部品はセラミック等の基板にプリント配緋層を設け、
半田付けして集積回路を作シそれをユニットとして用い
ることが行なわれていた。この場合円板形またはチップ
型のコンデンサやチップ抵抗等を1個づつ取付けられね
ばならなかった。
ス等の受動部品およびトランジスタ、ダイオード等の能
動部品はセラミック等の基板にプリント配緋層を設け、
半田付けして集積回路を作シそれをユニットとして用い
ることが行なわれていた。この場合円板形またはチップ
型のコンデンサやチップ抵抗等を1個づつ取付けられね
ばならなかった。
また抵抗複合部品においては、セラミック焼結基体に電
極及び抵抗体を焼付けして得られるし、コンデンサを付
加させる場合には、設けられた電極層にチップ型等のコ
ンデンサを半田付けして得られていた。この場合にもコ
ンデンサは1個づつ取付けられねばならないし、複合部
品を小型化することも困難であった。
極及び抵抗体を焼付けして得られるし、コンデンサを付
加させる場合には、設けられた電極層にチップ型等のコ
ンデンサを半田付けして得られていた。この場合にもコ
ンデンサは1個づつ取付けられねばならないし、複合部
品を小型化することも困難であった。
一方、第1図に示すようなアルミナグリーンシート分用
いたコンデンサ・抵抗付多層セラミック基板においては
、コンデンサを基体焼成と同時に形成し、その後抵抗体
を焼付けして形成するものである。しかしこの場合、基
体材料としてアルミナシート1を用いているため焼成温
度は1500℃以上と高温にしなければならず導体材料
としてMo 、 W、 Mll等の導伝率の低い導体2
を用いて還元雰囲気中で行なわなければならなかった。
いたコンデンサ・抵抗付多層セラミック基板においては
、コンデンサを基体焼成と同時に形成し、その後抵抗体
を焼付けして形成するものである。しかしこの場合、基
体材料としてアルミナシート1を用いているため焼成温
度は1500℃以上と高温にしなければならず導体材料
としてMo 、 W、 Mll等の導伝率の低い導体2
を用いて還元雰囲気中で行なわなければならなかった。
また1ンデンサ形成部分3の誘電体層4としてアルミナ
を用いているため誘電率も9程度と非常に低く、せいぜ
い3 FF/−程度の容量しか得ることが出来なかった
。さらに抵抗を形成する工程においては、焼結基体上に
スクリーン印刷等により抵抗体5を印刷し焼付けし7て
形成するため、工程が多くなることと、抵抗数を増すに
従い基体面積が犬きくなシ小型化、高密度化が困難にな
ること等の欠点があった。
を用いているため誘電率も9程度と非常に低く、せいぜ
い3 FF/−程度の容量しか得ることが出来なかった
。さらに抵抗を形成する工程においては、焼結基体上に
スクリーン印刷等により抵抗体5を印刷し焼付けし7て
形成するため、工程が多くなることと、抵抗数を増すに
従い基体面積が犬きくなシ小型化、高密度化が困難にな
ること等の欠点があった。
また、第2図〜第4図に示すようなRC複合部品も考え
られている。図には複合部品の模式的斜視図(LL)と
等価回路図(b)を示した。第2図、第3図においては
、積層チップコンデンサ13の外部電極部11に抵抗体
12を形成した構造をもっており、複数個のコンデンサ
および抵抗素子を1個の部品中に構成することは困難で
あシ、工程的にも多くの工程が必要となシ熱サイクルも
加わるためコストの面でも信頼性の面でも問題がある。
られている。図には複合部品の模式的斜視図(LL)と
等価回路図(b)を示した。第2図、第3図においては
、積層チップコンデンサ13の外部電極部11に抵抗体
12を形成した構造をもっており、複数個のコンデンサ
および抵抗素子を1個の部品中に構成することは困難で
あシ、工程的にも多くの工程が必要となシ熱サイクルも
加わるためコストの面でも信頼性の面でも問題がある。
第4図においては積層構造体中にコンデンサおよび抵抗
を形成しているが誘電体15.絶縁体16のセラミック
シートは同一物質であシアルミナ、ステアタイト、フォ
リステライト、チタン酸バリウム、Tie。
を形成しているが誘電体15.絶縁体16のセラミック
シートは同一物質であシアルミナ、ステアタイト、フォ
リステライト、チタン酸バリウム、Tie。
等を用いているため焼結後のセラミックスの機械的強度
は低くチップ部品として利用するには十分であるにして
も種々のチップ部品を塔載し実装等に利用する基板部品
には不十分で適用出来ない欠点があシ、また焼成後、外
部電極11を焼付けて完成部品とするため工程を多く取
らねばならず、形状の大きな部品でしかも多数個の抵抗
、コンデンサ素子を構成することは困難であシ、高密度
化に対しても問題がある。
は低くチップ部品として利用するには十分であるにして
も種々のチップ部品を塔載し実装等に利用する基板部品
には不十分で適用出来ない欠点があシ、また焼成後、外
部電極11を焼付けて完成部品とするため工程を多く取
らねばならず、形状の大きな部品でしかも多数個の抵抗
、コンデンサ素子を構成することは困難であシ、高密度
化に対しても問題がある。
本発明の目的は、このような従来の禎々の問題点および
欠点を除去せしめて酸化性雰囲気下で低温で同時焼成し
て複数個のRCを構成するとともに高誘電率の誘電体を
用いることにより大容量のコンデンサを形成した小型高
密度な部品あるいは機械的強度の十分な高密度大面積実
装用複合基板が提供でき、同時焼成による工程の簡略化
とコスト低下で作業性、信頼性の向上をはかシまた導体
として高導伝率導体が利用でき機能性も向上した複合積
層セラミ、り部品の製造方法を提供することにある。
欠点を除去せしめて酸化性雰囲気下で低温で同時焼成し
て複数個のRCを構成するとともに高誘電率の誘電体を
用いることにより大容量のコンデンサを形成した小型高
密度な部品あるいは機械的強度の十分な高密度大面積実
装用複合基板が提供でき、同時焼成による工程の簡略化
とコスト低下で作業性、信頼性の向上をはかシまた導体
として高導伝率導体が利用でき機能性も向上した複合積
層セラミ、り部品の製造方法を提供することにある。
本発明は誘電体ペースト、抵抗体ペースト及び導体ペー
ストを作製する工程、絶縁体生シートを作製する工程、
絶縁体生シートにスルーホールを形成する工程、絶縁体
生シート上に導体ペーストを印刷する工程、該絶縁体生
シート上に形成された導体ペースト上に誘電体ペースト
を印刷する工程、同様に導体ペーストが印刷された絶縁
体生シート上に抵抗体ペーストを印刷する工程、前記誘
電体ペースト上に導体ペーストを印刷する工程、前記各
ペーストが印刷された絶縁体生シートを積層、圧着し、
所定の寸法に切断し、焼成する工程を有することを特徴
とする複合積層セラミ、り部品の製造方法である。
ストを作製する工程、絶縁体生シートを作製する工程、
絶縁体生シートにスルーホールを形成する工程、絶縁体
生シート上に導体ペーストを印刷する工程、該絶縁体生
シート上に形成された導体ペースト上に誘電体ペースト
を印刷する工程、同様に導体ペーストが印刷された絶縁
体生シート上に抵抗体ペーストを印刷する工程、前記誘
電体ペースト上に導体ペーストを印刷する工程、前記各
ペーストが印刷された絶縁体生シートを積層、圧着し、
所定の寸法に切断し、焼成する工程を有することを特徴
とする複合積層セラミ、り部品の製造方法である。
以下、本発明について実施例によっ−て詳細に説明する
。
。
実施例1
まず本発明で用いる絶縁体生シートは、酸化アルミニウ
ム40〜60重景係、結晶化ガラス40〜60重量%の
組成範囲で総量100%となるように選んだ混合粉末を
バインダー、有機溶媒、可塑剤と共に泥漿状にしドクタ
ーブレード法等のスリップキャスティング鉄膜によシ2
0μm〜300μmの生シートをポリエステルフィルム
上に成形し剥離したのち所望の寸法にパンチングしてシ
ー)を得た。
ム40〜60重景係、結晶化ガラス40〜60重量%の
組成範囲で総量100%となるように選んだ混合粉末を
バインダー、有機溶媒、可塑剤と共に泥漿状にしドクタ
ーブレード法等のスリップキャスティング鉄膜によシ2
0μm〜300μmの生シートをポリエステルフィルム
上に成形し剥離したのち所望の寸法にパンチングしてシ
ー)を得た。
ここで用いた結晶化ガラス粉末の組成ば、酸化物換算表
記に従ったとき酸化鉛、酸化ホウ素、二酸化ケイ素、■
族元累酸化物、■族元素(但し、炭素、ケイ累、鉛に除
く)e化物を、それぞれ重量比3〜66%、 2〜50
%、 4〜65qb、 0.1〜50%。
記に従ったとき酸化鉛、酸化ホウ素、二酸化ケイ素、■
族元累酸化物、■族元素(但し、炭素、ケイ累、鉛に除
く)e化物を、それぞれ重量比3〜66%、 2〜50
%、 4〜65qb、 0.1〜50%。
0.02〜20チの組成範囲で総量100%と々るよう
に選んだ組成物で構成されている。
に選んだ組成物で構成されている。
誘電体ペーストはFe2O3、PbO、Nb2O5、W
O3等の粉末を所定量秤量し、ボールミル混合してろ過
乾燥後700〜800℃で予焼を行なったのちボールミ
ル粉砕した粉末をエチルセルロース、α−テルピネオー
ル、ケロシン、芳香族炭化水素系溶剤等を含んだ有機ビ
ヒクルと共に三本ロールにより混練し、ペースト状にし
た。ここで用いた誘電体材料は、Pb(Fel/2Nb
’/z)03− Pb(Fe2/3・W1/3)O3二
元系複合ペロブスカイト化合物となるように原料を秤量
した。
O3等の粉末を所定量秤量し、ボールミル混合してろ過
乾燥後700〜800℃で予焼を行なったのちボールミ
ル粉砕した粉末をエチルセルロース、α−テルピネオー
ル、ケロシン、芳香族炭化水素系溶剤等を含んだ有機ビ
ヒクルと共に三本ロールにより混練し、ペースト状にし
た。ここで用いた誘電体材料は、Pb(Fel/2Nb
’/z)03− Pb(Fe2/3・W1/3)O3二
元系複合ペロブスカイト化合物となるように原料を秤量
した。
また、抵抗体ペーストは二酸化ルテニウム粉末と絶縁体
生シートに用いた結晶化ガラス粉末とをそれぞれ重量比
10:90〜50:50の範囲で所望の抵抗値が得られ
るように混合し、誘電体ペーストと同様にエチルセルロ
ース、α−テルピネオール。
生シートに用いた結晶化ガラス粉末とをそれぞれ重量比
10:90〜50:50の範囲で所望の抵抗値が得られ
るように混合し、誘電体ペーストと同様にエチルセルロ
ース、α−テルピネオール。
ケロシン、芳香族炭化水素系溶剤を含んだ有機ビヒクル
と共に三本ロールにより混練し、ペーストを作製した。
と共に三本ロールにより混練し、ペーストを作製した。
電極層および信号線に用いる導体は、Au、Ag。
Pd、Pt等の金属の単体もしくは1以上含んだ合金粉
末をエチルセルロース、α−テルピネオール。
末をエチルセルロース、α−テルピネオール。
ケロシン、芳香族炭化水素系溶剤等の有機ビヒクルと伴
に混練しペースト状にしたものを使用した。
に混練しペースト状にしたものを使用した。
第5図〜第11図は本発明の1実施例による複合ンチン
グして第5図に示す絶縁体グリーンシート20として利
用した。次に金型、レーザーおよびドリル等を用いて、
第6図に示すように絶縁体グリーンシートに上下導通を
もたすだめのスルーホール23を形成した。ここで形成
するスルーホール径は最小100μmまでが可能であっ
た。
グして第5図に示す絶縁体グリーンシート20として利
用した。次に金型、レーザーおよびドリル等を用いて、
第6図に示すように絶縁体グリーンシートに上下導通を
もたすだめのスルーホール23を形成した。ここで形成
するスルーホール径は最小100μmまでが可能であっ
た。
欠如、第7図に示すようにスルーホール全役けた絶縁体
生シート上に信号線、シールド線に用いる導体層25を
スクリーン印刷法等によシ形成した。
生シート上に信号線、シールド線に用いる導体層25を
スクリーン印刷法等によシ形成した。
その時に同時にスルーホール部分に導体が埋め込まれた
。導体としてはAu、 Ag、 Pd、 Pt等の金属
の単体もしくはこれらを1以上含んだ合金からなるペー
ストラ使用した。絶縁体生シート20のスルーホール部
分23及びその近傍にのみ導体を形成したものも作製し
た。(図示せず) 一方コンデンサを形成するために絶縁体生シート20上
に電極層となる導体層26を第8図に示すように形成す
る。ただし図示していないが前記絶縁体生シートのスル
ーホール部分とその近傍にのみ導体を形成したものに対
しても第8図と同様な導体層を形成した。この後これら
の導体層の上に第9図に示すように誘電体ペースト22
全印刷した。
。導体としてはAu、 Ag、 Pd、 Pt等の金属
の単体もしくはこれらを1以上含んだ合金からなるペー
ストラ使用した。絶縁体生シート20のスルーホール部
分23及びその近傍にのみ導体を形成したものも作製し
た。(図示せず) 一方コンデンサを形成するために絶縁体生シート20上
に電極層となる導体層26を第8図に示すように形成す
る。ただし図示していないが前記絶縁体生シートのスル
ーホール部分とその近傍にのみ導体を形成したものに対
しても第8図と同様な導体層を形成した。この後これら
の導体層の上に第9図に示すように誘電体ペースト22
全印刷した。
次に第10図のとおり該誘電体ペースト22の上に導体
ペーストをさらに印刷し、導体層27とした。また前記
スルーホール部分とその近傍のみに導体を形成した絶縁
体生シートに対して第11図に示すとおり抵抗体ペース
ト24を印刷した。−また図示し々いが場合によっては
スルーホールを形成しない絶縁体生シートにも同様に抵
抗体ペーストを印刷する。
ペーストをさらに印刷し、導体層27とした。また前記
スルーホール部分とその近傍のみに導体を形成した絶縁
体生シートに対して第11図に示すとおり抵抗体ペース
ト24を印刷した。−また図示し々いが場合によっては
スルーホールを形成しない絶縁体生シートにも同様に抵
抗体ペーストを印刷する。
次に第12図に示すように第7図、第10図および第1
1図のそれぞれのシートおよび積層体の厚みを調整する
ための第5図の絶縁体グーシート及びスルーホールとそ
の近傍のみに導体を形成した絶縁体生シートを100〜
130℃の温度で圧力200〜3001’v/mで積層
プレスした。第12図において誘電体ペーストとその上
、下面に形成された導体層は、焼結後コンデンサー形成
部外32となシ、スルーホール23および導体層を経由
して外部端子用導体層33につながっている。またRu
O2系抵抗体ペースト24も積層および焼成することに
よシ抵抗部分31が形成できスルーホール23および導
体引き回し線等によシ、外部へ導かれている。このよう
に積層・熱圧着した積層体を所定の寸法に切断し、第1
3図に示した温度プロファイルによって焼成した。焼成
プロファイルは3つの工程から成っており、脱バインダ
一工程、仮焼成工程および本焼成工程である。脱バイン
ダーは、最高400℃の温度で3時間保持し、仮焼成は
800℃また本焼成は900℃の各温度で連続炉を使用
した。本発明は、900℃という従来に比して低い温度
で抵抗体。
1図のそれぞれのシートおよび積層体の厚みを調整する
ための第5図の絶縁体グーシート及びスルーホールとそ
の近傍のみに導体を形成した絶縁体生シートを100〜
130℃の温度で圧力200〜3001’v/mで積層
プレスした。第12図において誘電体ペーストとその上
、下面に形成された導体層は、焼結後コンデンサー形成
部外32となシ、スルーホール23および導体層を経由
して外部端子用導体層33につながっている。またRu
O2系抵抗体ペースト24も積層および焼成することに
よシ抵抗部分31が形成できスルーホール23および導
体引き回し線等によシ、外部へ導かれている。このよう
に積層・熱圧着した積層体を所定の寸法に切断し、第1
3図に示した温度プロファイルによって焼成した。焼成
プロファイルは3つの工程から成っており、脱バインダ
一工程、仮焼成工程および本焼成工程である。脱バイン
ダーは、最高400℃の温度で3時間保持し、仮焼成は
800℃また本焼成は900℃の各温度で連続炉を使用
した。本発明は、900℃という従来に比して低い温度
で抵抗体。
訪電体、絶縁体、および導体を複合化して同時焼成行な
うことにより抵抗、コンデンザー、信号線。
うことにより抵抗、コンデンザー、信号線。
シールド層等を有する複合積層セラミック部品を作製す
ることが出来た。
ることが出来た。
実施例2
不例の複合積層セラミ、り部品の製造工程は大部分実施
例1で説明した工程と1彷するが、実施例1で用いた生
シートとペーストを用いて積層体を作製する際、積層体
の両面に外部端子用導体層を設けた第14図に示すよう
な構造の複合積層セラミック部品を得ることが出来る。
例1で説明した工程と1彷するが、実施例1で用いた生
シートとペーストを用いて積層体を作製する際、積層体
の両面に外部端子用導体層を設けた第14図に示すよう
な構造の複合積層セラミック部品を得ることが出来る。
この場合、積層部品の上下面を有効に利用することが出
来るため、よシ高密度で微小な複合積層セラミック部品
となる利点がある。
来るため、よシ高密度で微小な複合積層セラミック部品
となる利点がある。
本発明の実施例によシ得たコンデンサ・抵抗・導体付複
合積層セラミック部品中に形成したコンデンサの容量と
しては、約0.3nF/−程度であり一例として最大3
μFのコンデンサを形成した。高誘電体材料としてはP
b (Fe V2・Nb 1/2) Os −Pb(F
e 2?/3・W 1/3) O8二元系複合ペロブ
スカイト化合物以外にも850℃〜9F?0℃程度で焼
結出来る材料であれば使用は可能である。
合積層セラミック部品中に形成したコンデンサの容量と
しては、約0.3nF/−程度であり一例として最大3
μFのコンデンサを形成した。高誘電体材料としてはP
b (Fe V2・Nb 1/2) Os −Pb(F
e 2?/3・W 1/3) O8二元系複合ペロブ
スカイト化合物以外にも850℃〜9F?0℃程度で焼
結出来る材料であれば使用は可能である。
以上のように本発明の積層構造のコンデンサ。
抵抗及び、導体配線を有する複合積層セラミック部品は
酸化性雰囲気下で900℃程度の低温で同時焼成して複
数個のRCを構成することが可能でまた大容量のコンデ
ンサを形成した小型高密度な部品あるいけ、機械的強度
の十分な高密度大面積実装用複合基板が得られ、工程の
簡略化、コスト低下等で作業性、信頼性の向上を実現で
き、高導電率導体の利用が可能である等の利点がある。
酸化性雰囲気下で900℃程度の低温で同時焼成して複
数個のRCを構成することが可能でまた大容量のコンデ
ンサを形成した小型高密度な部品あるいけ、機械的強度
の十分な高密度大面積実装用複合基板が得られ、工程の
簡略化、コスト低下等で作業性、信頼性の向上を実現で
き、高導電率導体の利用が可能である等の利点がある。
本発明の複合積層部品はテレビ用チー−チー。
FMチューナー自動車用各種回路等あらゆる電子回路に
利用可能である。
利用可能である。
第1図は従来部品の断面図、第2図、第3図は従来部品
の斜視図。第4図は従来部品の断面図。 第5図〜第11図は本発明の実施例による複合積層セラ
ミ、り部品の各製造工程を示す図。ここで(a)け平面
図、(btFi断面図。第12図は実施例1の完成部品
の模式的内部断面図、第13図は本発明の部品の焼成プ
ロファイル、第14図は実施例2の完成部品の模式的内
部断面図である。 図において 1・・・アルミナシート、2・・・導体、3・・・コン
テンサ形成部分、4・・・誘電体層、訃・・抵抗体、1
1・・・外部電極、12・・抵抗、13・・積層コンデ
ンサ、14・・・コンデンサ用内部電極、15・・・誘
電体、16・・・絶縁体、20・・・絶縁体生シート、
22・B111!体ペースト、23・・スルーホール、
24・・・抵抗体ペースト、25.26.27・・・導
体層、31・・・抵抗形成部分、 32・・フンデンサ
形成部分、33・・・外部端子用導体層、、7i73
図 73 牙 4 図 (b) (b)
の斜視図。第4図は従来部品の断面図。 第5図〜第11図は本発明の実施例による複合積層セラ
ミ、り部品の各製造工程を示す図。ここで(a)け平面
図、(btFi断面図。第12図は実施例1の完成部品
の模式的内部断面図、第13図は本発明の部品の焼成プ
ロファイル、第14図は実施例2の完成部品の模式的内
部断面図である。 図において 1・・・アルミナシート、2・・・導体、3・・・コン
テンサ形成部分、4・・・誘電体層、訃・・抵抗体、1
1・・・外部電極、12・・抵抗、13・・積層コンデ
ンサ、14・・・コンデンサ用内部電極、15・・・誘
電体、16・・・絶縁体、20・・・絶縁体生シート、
22・B111!体ペースト、23・・スルーホール、
24・・・抵抗体ペースト、25.26.27・・・導
体層、31・・・抵抗形成部分、 32・・フンデンサ
形成部分、33・・・外部端子用導体層、、7i73
図 73 牙 4 図 (b) (b)
Claims (1)
- 誘電体ペースト、抵抗体ペースト及び導体ペーストを作
製する工程、絶縁体生シートを作製する工程、絶縁体化
シー)Kスルーホールを形成する工程、絶縁体生シート
上に導体ベース)1印刷する工程、該絶縁体生シート上
に形成された導体ペースト上に誘電体ペーストを印刷す
る工程、同様に導体ペーストが印刷された絶縁体生シー
ト上に抵抗体ペーストを印刷する工程、前記誘電体ペー
スト上に導体ペーストを印刷する工程、前記各ペースト
が印刷された絶縁体生シートを積層、圧着し、所定の寸
法に切断し、焼成する工程を有することを特徴とする複
合積層セラミック部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57126177A JPS5917233A (ja) | 1982-07-20 | 1982-07-20 | 複合積層セラミツク部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57126177A JPS5917233A (ja) | 1982-07-20 | 1982-07-20 | 複合積層セラミツク部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5917233A true JPS5917233A (ja) | 1984-01-28 |
JPH0346978B2 JPH0346978B2 (ja) | 1991-07-17 |
Family
ID=14928583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57126177A Granted JPS5917233A (ja) | 1982-07-20 | 1982-07-20 | 複合積層セラミツク部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5917233A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177695A (ja) * | 1984-02-23 | 1985-09-11 | 日本電気株式会社 | 複合セラミツク基板 |
JPS6178116A (ja) * | 1984-09-25 | 1986-04-21 | 日本電気株式会社 | 多層複合電子部品 |
JPS6179218A (ja) * | 1984-09-26 | 1986-04-22 | 日本電気株式会社 | 多層複合電子部品 |
JPS63237597A (ja) * | 1987-03-26 | 1988-10-04 | 太陽誘電株式会社 | セラミツク多層配線基板の製造方法 |
JPH0191401A (ja) * | 1987-10-02 | 1989-04-11 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
JPH0323919U (ja) * | 1989-07-20 | 1991-03-12 | ||
JP2004158473A (ja) * | 2002-09-13 | 2004-06-03 | Kyocera Corp | セラミック配線基板の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS543258A (en) * | 1977-06-10 | 1979-01-11 | Hitachi Ltd | Method and apparatus for coating glass on thick film capacitor |
JPS56142622A (en) * | 1980-04-07 | 1981-11-07 | Tdk Electronics Co Ltd | Method of manufacturing composite part |
-
1982
- 1982-07-20 JP JP57126177A patent/JPS5917233A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS543258A (en) * | 1977-06-10 | 1979-01-11 | Hitachi Ltd | Method and apparatus for coating glass on thick film capacitor |
JPS56142622A (en) * | 1980-04-07 | 1981-11-07 | Tdk Electronics Co Ltd | Method of manufacturing composite part |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177695A (ja) * | 1984-02-23 | 1985-09-11 | 日本電気株式会社 | 複合セラミツク基板 |
JPS6178116A (ja) * | 1984-09-25 | 1986-04-21 | 日本電気株式会社 | 多層複合電子部品 |
JPS6179218A (ja) * | 1984-09-26 | 1986-04-22 | 日本電気株式会社 | 多層複合電子部品 |
JPS63237597A (ja) * | 1987-03-26 | 1988-10-04 | 太陽誘電株式会社 | セラミツク多層配線基板の製造方法 |
JPH0191401A (ja) * | 1987-10-02 | 1989-04-11 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
JPH0323919U (ja) * | 1989-07-20 | 1991-03-12 | ||
JP2004158473A (ja) * | 2002-09-13 | 2004-06-03 | Kyocera Corp | セラミック配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0346978B2 (ja) | 1991-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070110956A1 (en) | Multilayer ceramic substrate and its production method | |
JPH0992983A (ja) | セラミック多層基板の製造方法 | |
JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
JPS5917233A (ja) | 複合積層セラミツク部品の製造方法 | |
JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
JP4821302B2 (ja) | セラミック多層基板及びその製造方法 | |
JP3955389B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
JPS6092697A (ja) | 複合積層セラミツク部品 | |
JPS6221260B2 (ja) | ||
JPS6089995A (ja) | 複合積層セラミツク部品 | |
JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
JPH0155594B2 (ja) | ||
JPH0542159B2 (ja) | ||
JP3498200B2 (ja) | 積層セラミック複合部品 | |
JPS59132611A (ja) | コンデンサ複合基板 | |
JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
JPH0795630B2 (ja) | 複合積層セラミック部品 | |
JPS6088420A (ja) | 複合積層セラミツク部品 | |
JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
JPS59132643A (ja) | 抵抗複合基板 | |
JP2604416B2 (ja) | 複合積層セラミック部品 | |
JP2000058375A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP3176258B2 (ja) | 多層配線基板 | |
JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 |