JPS59168421A - Optical setting and resetting flip-flop circuit - Google Patents
Optical setting and resetting flip-flop circuitInfo
- Publication number
- JPS59168421A JPS59168421A JP4257383A JP4257383A JPS59168421A JP S59168421 A JPS59168421 A JP S59168421A JP 4257383 A JP4257383 A JP 4257383A JP 4257383 A JP4257383 A JP 4257383A JP S59168421 A JPS59168421 A JP S59168421A
- Authority
- JP
- Japan
- Prior art keywords
- light
- optical
- output
- bistable element
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
- G02F3/02—Optical bistable devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は光精練の記憶金持なう光セットリセット7リツ
プフロツプ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an optical set-reset seven lip-flop circuit with optically refined memory.
従来、電気係号の論理演算を高速で行なうデバイスとし
てはカレント・スイッチを基本ブロックとしたカレント
モードロジックが知られており史には近年GaAsFE
Tやジョセフソン結合素子等を用いた超高速論理演算デ
バイスの研究が進められている。Conventionally, current mode logic, which uses a current switch as a basic block, has been known as a device that performs logical operations on electrical coefficients at high speed.
Research is progressing on ultra-high-speed logical operation devices using T and Josephson coupling elements.
しかしながら画像情報等の2次元的で大量なデータの高
速ディジタル情報処理を電気信号で杓なうには演算速度
、消費電力等の面で限界がある。However, there are limits to the use of electrical signals for high-speed digital information processing of large amounts of two-dimensional data such as image information in terms of calculation speed, power consumption, etc.
このため高速で2次元並列の情報処理に親和性のある光
信号を光のままディジタル情報処理することのできる光
論理演算デバイスの実現が望まれておりこのような光論
理演算デバイスには、光fIf報を絖み書きすることの
できる光情報配憶デバイスが不可欠である。Therefore, it is desired to realize an optical logic operation device that can digitally process optical signals that are compatible with high-speed, two-dimensional parallel information processing. An optical information storage device that can write fIf information is essential.
本発明の目的は光信号によって出射ツLの光値を2値の
間でセット、リセットすることのできる光セットリセッ
トフリップフロップ回K f: 提供することにある。An object of the present invention is to provide an optical set/reset flip-flop circuit Kf that can set and reset the light value of the output light L between two values using an optical signal.
本発明によればセット光信号入力端子に入射端を、光信
号出力端子に出射端をそれぞれ導び7Jsれた光双安定
素子と、リセット光信号入力端子に入射端を、前記光双
安定素子に出射端をそれぞれ尋びかれた光インバ〜りに
よって構成されることを特徴とする光セットリセットフ
リップフロップ回路が得られる。According to the present invention, the optical bistable element has an input end connected to the set optical signal input terminal and an output end connected to the optical signal output terminal for 7Js, and an optical bistable element whose input end is connected to the reset optical signal input terminal. An optical set/reset flip-flop circuit is obtained, which is characterized in that it is constructed by optical inverters having respective output ends.
第1図は本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
第1図によれば本発明の第1の実施例は一方の端面1.
00にセット光信号が入射される光導波路101と、光
導波路101の他方の端面に入射端を接する光双安定素
子102と、一方の端面103にリセット光信号が入射
される光導波路104と、光導波路104の他方の端面
に入射端を接する光インバータ105と、光インバータ
素子105の出射端に一方の端面を前記光双安定素子1
02の入射路に他力の端面をそれぞれ接する光導波路1
06と、’Fj’i Nd光双安定素子102の出射端
に一力の端面を微し削記冗双安定素子102の出射光を
他力の端面1.07に導υ・く光導波路108を含む。According to FIG. 1, a first embodiment of the invention has one end face 1.
00, an optical bistable element 102 whose input end is in contact with the other end surface of the optical waveguide 101, and an optical waveguide 104 into which a reset optical signal is input into one end surface 103. An optical inverter 105 whose input end is in contact with the other end face of the optical waveguide 104, and an optical bistable element 1 whose one end face is connected to the output end of the optical inverter element 105.
Optical waveguide 1 whose end face of external force is in contact with the incident path of 02, respectively.
06 and 'Fj'i Nd Optical waveguide 108 where the output light of the bistable element 102 is guided to the output end face 1.07 of the single force end face at the output end of the Nd optical bistable element 102. including.
′fA′4,2図は、第1図に示しだ本究明の第1の実
ノI色V+を薄明するだめのタイムナヤートを示す図で
ある。'fA' 4, 2 is a diagram showing a time nayat for dimming the first real I color V+ of the present study shown in FIG. 1.
第2図において光信号数形200は端面100に入射さ
れるセット光信号を、光信号波形201は端面103に
入射されるリセット光信号を、光1A号波形202は光
インバータ105の出射光を、光信号波形203は光双
安定素子102の出射光をそれぞれ示す。In FIG. 2, an optical signal number form 200 represents a set optical signal incident on the end face 100, an optical signal waveform 201 represents a reset optical signal incident on the end face 103, and an optical number 1A waveform 202 represents the output light of the optical inverter 105. , optical signal waveforms 203 indicate the output light from the optical bistable element 102, respectively.
第2図によれば第1図に示した本発明の実施例は、元イ
ンバータ105によって光双安定素子102の入射端に
常時、光f4HP b を倚するノζイアス光202
が加えられており、これによって光双安定素子102の
出射光203はP。あるいはP、のいずれか一方の光b
)゛に保持δれている。光双安定素子102の出射光2
03か光量P。を保持している時に端面100にあらか
じめ定められた光!、Ph’を有するセット光信号、2
00が加えられると、光双安定素子102の出射光20
3は光s、PIを示しjス後入射端にバイアス光pb
が加えられている限り光i4:PI を保つ。ここで光
インバータ10511−1:、入射端にあらかじめ定め
られた光44Q を有する光1゛帛号が加えられると出
射光の六πがゼロとなる性負を自するものであり、この
ため端面J03に光量Ph を有するリセット光パル
ス信号201が入射されると、光インバータ105の出
射光光量は人制九光駄がPbとなる間ゼロとなる。これ
によって光双安定素子102の出射光203は光量P。According to FIG. 2, the embodiment of the present invention shown in FIG.
is added, so that the output light 203 of the optical bistable element 102 becomes P. or P, either light b
) is held at δ. Output light 2 of optical bistable element 102
03 or light amount P. A predetermined light on the end face 100 when holding the! , Ph′, 2
00 is added, the output light 20 of the optical bistable element 102
3 shows the lights s and PI, and the bias light PB is placed at the input end after the s.
Keep light i4:PI as long as is added. Here, the optical inverter 10511-1 has the property that when a 1st wave of light having a predetermined light 44Q is applied to the input end, the 6π of the output light becomes zero, and therefore the end face When the reset optical pulse signal 201 having the light intensity Ph is input to J03, the output light intensity of the optical inverter 105 becomes zero while the human control beam becomes Pb. As a result, the output light 203 of the optical bistable element 102 has a light amount P.
に戻り以後入射端にバー「アメ光Pb が加えられてい
る限り光弁−P。を保つ。光双安定素子102は入射光
量Pinに対する出射光1Pout の特性が第3図
に示すような双安光量P(+11 tが増加し、逆にP
inをPtから減少させた場合には出射光量Poutは
Pc ′T0:’M、< Illに減少するようなヒス
テリシス特性を示し入射端に党別I)bのバイアス光を
加えた時に出射光量poul/:、[’。およびPlの
2つの安定点をイボする。After returning to the state, the light valve -P is maintained as long as the bar "Ame light Pb" is added to the incident end. The amount of light P(+11 t increases, and conversely P
When in is decreased from Pt, the output light amount Pout exhibits a hysteresis characteristic such that it decreases to Pc'T0:'M, < Ill. When the bias light of party I)b is added to the input end, the output light amount poul /:, ['. and the two stable points of Pl.
第2図に示したセット光信号200のうt郊I)h /
は第3図のヒステリシス特性における光hLPt−Pb
以上の41Δに設定される。The set optical signal 200 shown in FIG.
is the light hLPt-Pb in the hysteresis characteristics shown in Figure 3.
It is set to 41Δ above.
第4図(a)、(b)は本発明に用いることができる光
双安定素子の例を示す図である。FIGS. 4(a) and 4(b) are diagrams showing examples of optical bistable elements that can be used in the present invention.
第4図(a)は方向性結付形光ヌイッナを用いた光双安
定素子であり、光スィッチの出力光の一部を光スィッチ
の印加電圧に帰還することによって第3図のような人出
射光特性を得ることができる。Figure 4(a) shows an optical bistable device using a directional coupling type optical nullifier, and by feeding back a part of the output light of the optical switch to the applied voltage of the optical switch, the device shown in Figure 3 can be used. Output light characteristics can be obtained.
第4”図(a)においてlOは方向性結合形光スイッチ
、11は半透過ミラー、12は光検出器、13は電圧増
幅器て゛ある。動作原理の詳細は文献 アイ。In FIG. 4(a), IO is a directional coupling type optical switch, 11 is a semi-transmissive mirror, 12 is a photodetector, and 13 is a voltage amplifier.For details of the operating principle, refer to the document I.
イー・イー・イー、ジャーナルオブカンタムエレクトロ
ニクス、キューイー14舎(IEEEJournai
of Quantum Electronics、
vol、 QE −14)577ページから580ペー
ジに述べられている。第4図(b)は双安定半導体レー
ザを示す。半導体レーザの共振器の一部にoJ飽和1及
収部分、例えば電流の注入されない部分を設けることに
よって注入電流対光出力特性に双安定特性をもた一部る
ことかでき、このとき注入を流1を適当に選ぶことによ
って第3図に示す人出射光特性が代られる。EE, Journal of Quantum Electronics, IEEE Journal
of Quantum Electronics,
vol, QE-14) pages 577 to 580. FIG. 4(b) shows a bistable semiconductor laser. By providing a part of the resonator of a semiconductor laser with an oJ saturation part, for example, a part where no current is injected, it is possible to create a part with bistable characteristics in the injection current vs. optical output characteristic. By appropriately selecting flow 1, the human output light characteristics shown in FIG. 3 can be changed.
上記双安定半導体レーザの詳細d文献 エレクトロニク
ス・レター(Electronics Leler)第
17巻741ページと唱和57年度電子通伯学金光・電
波部門全国大会講演論文集(分冊2 ) 272香に述
べられている。Details of the above-mentioned bistable semiconductor laser are described in the electronics letter, volume 17, page 741, and the collection of lecture papers at the 1957 National Conference of Denshitsu Hakugakken Optical and Radio Division (Volume 2), page 272.
第S図は本実施例における光インバータ102の−例を
示すものである。第5図によれば第1図に示した光イン
バータ102はフェブリベp−共振器の反射面502お
よび503の方向に接合面から出力光504を発光して
おり、さらに接合面に出力光504を横切る方向にコヒ
ーレント入力光505が入射される半導体レーザ501
によって構成きれる。FIG. S shows an example of the optical inverter 102 in this embodiment. As shown in FIG. 5, the optical inverter 102 shown in FIG. A semiconductor laser 501 into which coherent input light 505 is incident in the transverse direction
It can be configured by
入力光505が入射されていない状態では、半導体レー
ザ501内の反転分布は一様であり半導体ヒナ501は
フェブリ、fy/ぺp−共撤器の共振による誘導放出が
最大である方向に出力光504を発12ている。When the input light 505 is not incident, the population inversion inside the semiconductor laser 501 is uniform, and the semiconductor chick 501 directs the output light in the direction where the stimulated emission due to the resonance of the Febry, fy/Pep co-retractor is maximum. 504 is being issued.
コヒーレント入力光505が接合部の平面に出力光50
4を横切る方向に入射しこの入力光505の強度Pin
が出力光504の強度Pout より大きい棚7合に
は、半導体レーザ501内の反転分布による光子が出力
光504の方向よりも入力光505の方向に1強く誘導
放出される。この結果出力−)’i2504の方向への
発光に寄与する反転分布が似少し、出力光504の発光
が停止する。Coherent input light 505 is output to the plane of the junction 50
Intensity Pin of this input light 505 incident in the direction crossing 4
On the shelf 7 where Pout is greater than the intensity Pout of the output light 504, photons due to population inversion within the semiconductor laser 501 are stimulated and emitted one more strongly in the direction of the input light 505 than in the direction of the output light 504. As a result, the emission of the output light 504 stops when the population inversion contributing to the emission in the direction of output -)'i2504 becomes similar.
第6図は前記光インバータの動作を説明する為の第5図
におけるPinとpou t の関係を示す図である
。第6図においてPinが0の場合、Pb が出力さ
れ、しきい値光−11Pth以上の光量Ph が入力さ
れるとPout は0となる。しだがってPinが光
量Ph である状態を入力論理レベル“l(”、Pjn
が光量Ph である状態を入力論理レベル”L″、Po
1 tが光量Pbである状態を出力論理レベル″H”、
Pout が光量0である状態を出力論理レベル”L
”に対応させることによって入力論理レベルと出力論理
レベルが反転しているインバータを災現している。FIG. 6 is a diagram showing the relationship between Pin and pout in FIG. 5 for explaining the operation of the optical inverter. In FIG. 6, when Pin is 0, Pb is output, and when a light amount Ph greater than the threshold light -11Pth is input, Pout becomes 0. Therefore, the state where Pin is the light amount Ph is expressed as the input logic level “l(”, Pjn
is the light amount Ph at the input logic level "L", Po
1 The state where t is the light amount Pb is the output logic level "H",
The state where Pout has a light amount of 0 is the output logic level "L"
By making it compatible with ``, an inverter in which the input logic level and the output logic level are inverted can be avoided.
第5図における半導体レーザの注入光による発振停止の
現象については、文献 ソビエト フィジックス セミ
コンダクタースゞ(Soviet PhysicsSe
miconductors)第3巻3号1969年9月
、314ベージて゛くわしく述べられている。Regarding the phenomenon of oscillation stop due to the injection light of the semiconductor laser in Fig. 5, please refer to the document Soviet Physics Semiconductor.
microconductors), Volume 3, No. 3, September 1969, page 314.
第7図は不発明の第2の実施イノ14を示す図である。FIG. 7 is a diagram showing a second embodiment 14 of the invention.
第7図において第1図と同一番号を伺したものは第1図
と同一の構成要素を示す。第1図に示した第1の実施例
と異なり第7図に示した不発明の嬉2の実施例において
は、導波路101によって導びかれるセ、1・光信号と
、導波路106によって導ひかれる光信号は光そう人回
路700ζ(よって合流された4zに光4波路701を
紅て光双安定素子102の入射端に導ひかれている。In FIG. 7, the same numbers as in FIG. 1 indicate the same components as in FIG. 1. Unlike the first embodiment shown in FIG. 1, in the second embodiment shown in FIG. The optical signal that is drawn is guided to the input end of the optical bistable element 102 through the four optical wave paths 701 to the optical circuit 700ζ (thus, the merged optical signal 4z).
以−)1χ1・へたように本発明によれ一光信号゛によ
って出射光の光量、を2イ1ムの同でセット、リセット
することのできる元セットリセットフリ、フフロップ回
路がイVられる。As described above, according to the present invention, there is provided a set/reset flip-flop circuit that can set and reset the amount of emitted light by one optical signal at the same time.
第1図は本発明の第1の実施例を示す回路図、第2図は
第1図の実施例の動作を説明ツーる為のタイムチャート
、第3図は第1図に示しだ光双安定素子102の特性を
示す図、第4図は第1図に小した光双安定素子102の
具体例を示す図、第5図は第1図に示した光インバータ
105の其仕例を示す図、第6図は第5図に示した光イ
ンパーク105の特性を示す図、第7図は本発明の第2
の実施例を示す図である。
図において、101 、104 、106 、108お
よび701は光導波路、102は光双安定素子、105
は光インバータ、をそれぞれ示す。
第1図
第2図
弾 3 区
i−n
明4図
0
((1)
Cb)
第 5 図
out
第 6 図
inFig. 1 is a circuit diagram showing the first embodiment of the present invention, Fig. 2 is a time chart for explaining the operation of the embodiment of Fig. 1, and Fig. 3 is an optical twin shown in Fig. 1. FIG. 4 is a diagram showing the characteristics of the stable element 102, FIG. 4 is a diagram showing a specific example of the optical bistable element 102 that is smaller than FIG. 1, and FIG. 5 is a diagram showing an example of the optical inverter 105 shown in FIG. 1. 6 is a diagram showing the characteristics of the optical impark 105 shown in FIG. 5, and FIG. 7 is a diagram showing the characteristics of the optical impark 105 shown in FIG.
It is a figure showing an example of. In the figure, 101, 104, 106, 108 and 701 are optical waveguides, 102 is an optical bistable element, and 105
indicate an optical inverter, respectively. Figure 1 Figure 2 Bullet 3 Ward i-n Light 4 Figure 0 ((1) Cb) Figure 5 out Figure 6 in
Claims (1)
射端をそれぞれ導びかれた光双安定素子と、リセット光
信号入力端子に入射端を、前記光双安定素子に出射端を
それぞれ導びかれた元インバータによって構成されるこ
とを(・(徴とする光セットリセット7リツプフロツプ
回路。An optical bistable element has its input end led to the set optical signal input terminal and its output end led to the optical signal output terminal, its input end led to the reset optical signal input terminal, and its output end led to the optical bistable element. The optical set-reset 7 lip-flop circuit is constructed by an inverted original inverter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257383A JPS59168421A (en) | 1983-03-15 | 1983-03-15 | Optical setting and resetting flip-flop circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257383A JPS59168421A (en) | 1983-03-15 | 1983-03-15 | Optical setting and resetting flip-flop circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59168421A true JPS59168421A (en) | 1984-09-22 |
JPH0426086B2 JPH0426086B2 (en) | 1992-05-06 |
Family
ID=12639804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4257383A Granted JPS59168421A (en) | 1983-03-15 | 1983-03-15 | Optical setting and resetting flip-flop circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59168421A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS623231A (en) * | 1985-06-28 | 1987-01-09 | Nec Corp | Light signal shifting system |
JPH0277032A (en) * | 1988-07-28 | 1990-03-16 | Fujitsu Ltd | Method for resetting bistable semiconductor laser and optical inverter |
EP0364162A2 (en) * | 1988-10-11 | 1990-04-18 | AT&T Corp. | Optical device |
JP2009058850A (en) * | 2007-09-03 | 2009-03-19 | Nec Corp | Optical flip flop |
-
1983
- 1983-03-15 JP JP4257383A patent/JPS59168421A/en active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS623231A (en) * | 1985-06-28 | 1987-01-09 | Nec Corp | Light signal shifting system |
JPH0277032A (en) * | 1988-07-28 | 1990-03-16 | Fujitsu Ltd | Method for resetting bistable semiconductor laser and optical inverter |
EP0364162A2 (en) * | 1988-10-11 | 1990-04-18 | AT&T Corp. | Optical device |
JP2009058850A (en) * | 2007-09-03 | 2009-03-19 | Nec Corp | Optical flip flop |
Also Published As
Publication number | Publication date |
---|---|
JPH0426086B2 (en) | 1992-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5136598A (en) | Modulated high-power optical source | |
US4689793A (en) | Optical logic and memory apparatus | |
EP0282558A1 (en) | Bistable optical device | |
JPS59168421A (en) | Optical setting and resetting flip-flop circuit | |
US4877952A (en) | Faser cavity optical memory with optical storage and readout | |
JPS60501928A (en) | coupled cavity laser | |
JPS62502919A (en) | Optical logic devices and their combinations | |
US4922497A (en) | Optical logic circuit | |
US4685108A (en) | Optical multivibrator | |
JP2793381B2 (en) | Optical register memory | |
JPH0797194B2 (en) | Optical signal shift circuit | |
JPS59223015A (en) | Optical jk flip-flop circuit | |
JPS59207739A (en) | Light d latch circuit | |
JPS59164533A (en) | Optical set and reset flip-flop circuit | |
JPS60112311A (en) | Optical master and slave d flip-flop | |
JPH07107591B2 (en) | Optical information storage circuit | |
JPS59164532A (en) | Optical logical oscillator circuit | |
JPS60229387A (en) | Optical information memory circuit | |
JP2686451B2 (en) | Optical clock signal extraction circuit | |
JPH0666510B2 (en) | Optical memory writing method | |
JPH0439837B2 (en) | ||
JPS624800B2 (en) | ||
JPH0584491B2 (en) | ||
JPS59116624A (en) | Photoelectric interface circuit | |
JPS6477188A (en) | Semiconductor laser |