JPS59143348A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS59143348A JPS59143348A JP1733783A JP1733783A JPS59143348A JP S59143348 A JPS59143348 A JP S59143348A JP 1733783 A JP1733783 A JP 1733783A JP 1733783 A JP1733783 A JP 1733783A JP S59143348 A JPS59143348 A JP S59143348A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- chip
- electrode
- resin
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Details Of Resistors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子部品、４Ｉダイオード、抵抗、コンデンサ
等の２つの電極會有するｚＪｓ型の電子部品に関する〇 従来、ダイオードとして、第１図（ａ）〜（ｃ）に示す
構造が知られている。同図←）は１対のヌラグリード１
の太径端面間にチップ（図示せず）を挾持するとともに
ガラス管２でチップ等を封止したダブルヒートシンクダ
イオード（ＤＨＤ）である。同図（１，、）はレジンパ
ッケージ３の一側面から２本のリード４を突出させたレ
ジンパッケージ型ダイオードである。このダイオードは
一方のリードの内端にチップ（図示せず）を固定しであ
る。また、他方のリードの内端とチップの電極とはワイ
ヤ（図示せず）で接続されている。そして、両リードの
内端およびチップ、ワイヤがレジンパッケージ３で封止
されている。さらに、同図（Ｃ）は１苅の段付電極５の
小径端面間にチップ（図示せず）′に挟持きせるととも
に、小径部、チップ、小径部に亘る部分をガラス管６で
封止した構造となっている。
等の２つの電極會有するｚＪｓ型の電子部品に関する〇 従来、ダイオードとして、第１図（ａ）〜（ｃ）に示す
構造が知られている。同図←）は１対のヌラグリード１
の太径端面間にチップ（図示せず）を挾持するとともに
ガラス管２でチップ等を封止したダブルヒートシンクダ
イオード（ＤＨＤ）である。同図（１，、）はレジンパ
ッケージ３の一側面から２本のリード４を突出させたレ
ジンパッケージ型ダイオードである。このダイオードは
一方のリードの内端にチップ（図示せず）を固定しであ
る。また、他方のリードの内端とチップの電極とはワイ
ヤ（図示せず）で接続されている。そして、両リードの
内端およびチップ、ワイヤがレジンパッケージ３で封止
されている。さらに、同図（Ｃ）は１苅の段付電極５の
小径端面間にチップ（図示せず）′に挟持きせるととも
に、小径部、チップ、小径部に亘る部分をガラス管６で
封止した構造となっている。
しかし、これらのダイオードは以下のような難点がある
。
。
（１）、ＤＨＤおよびレジンパッケージ型ダイオードは
その実装におっては、リードを配線基板の取付孔に挿入
しなければならないが、このリードの自動挿入化は難し
い。捷た、こねらのダイオードは実装時の高さが２〜３
ｍｇと高い。
その実装におっては、リードを配線基板の取付孔に挿入
しなければならないが、このリードの自動挿入化は難し
い。捷た、こねらのダイオードは実装時の高さが２〜３
ｍｇと高い。
（２）、第１図（ｃ）に示す段付１！極構造は配線基板
上に載置（、その状態で段付電極の大径部に半田を付け
て実装するいわゆる面取付構造となっていて、実装の自
動化がし易いとともに、実装高さもたとえば１．５ ｗ
ｓ程度と小さくできる特長があるが、長さがたとえば３
．５閣と末だ長く、全体として大きい。
上に載置（、その状態で段付電極の大径部に半田を付け
て実装するいわゆる面取付構造となっていて、実装の自
動化がし易いとともに、実装高さもたとえば１．５ ｗ
ｓ程度と小さくできる特長があるが、長さがたとえば３
．５閣と末だ長く、全体として大きい。
したがって、本発明の目的は実装の自動化が容易でかつ
実装寸法が小さくなる小型の電子部品を提供することに
ある。
実装寸法が小さくなる小型の電子部品を提供することに
ある。
第２図は本発明の一実施例によるダイオードの断面図、
第３図（ａ）〜（Ｃ）は同じくダイオードの組立方法を
示す酬親図訃よび断面図、第４図は同じく実装状態を示
す断面図である。
第３図（ａ）〜（Ｃ）は同じくダイオードの組立方法を
示す酬親図訃よび断面図、第４図は同じく実装状態を示
す断面図である。
実施例のダイオード７は第２図に示すように、直方体の
レジンからなるパッケージ８と、このパリケージ８の一
端下部に内端を臨オゼ、外端全パッケージ８の一端面に
沿うように突出部で上方に折り曲げり電極板９と、前記
パッケージ８の他端上部に内端を臨１ゼ、外端全パ・ン
ケージ８の他端面に沿うように突出部で下方に折り曲げ
た電極板１０と、前記１対の電極板９，１０の相互に軍
な９合うように対峙された電極板部分間に挾持固定され
たチップ１１と、からなっている。チップ１１はダイオ
ード素子となることから、チップ１１の表裏面（上下面
）に１１１ｔｊ１２’に有している。そして、チップ１
１は両電極１２を介してそれぞれ電極板９．１０の互に
逆となる端部に電気的機械的に接続されている。また、
両電極板９，１０はレジンパッケージ８から抜けないよ
うな後述する引掛部が設けられている。
レジンからなるパッケージ８と、このパリケージ８の一
端下部に内端を臨オゼ、外端全パッケージ８の一端面に
沿うように突出部で上方に折り曲げり電極板９と、前記
パッケージ８の他端上部に内端を臨１ゼ、外端全パ・ン
ケージ８の他端面に沿うように突出部で下方に折り曲げ
た電極板１０と、前記１対の電極板９，１０の相互に軍
な９合うように対峙された電極板部分間に挾持固定され
たチップ１１と、からなっている。チップ１１はダイオ
ード素子となることから、チップ１１の表裏面（上下面
）に１１１ｔｊ１２’に有している。そして、チップ１
１は両電極１２を介してそれぞれ電極板９．１０の互に
逆となる端部に電気的機械的に接続されている。また、
両電極板９，１０はレジンパッケージ８から抜けないよ
うな後述する引掛部が設けられている。
つぎに、第３図（ａ）〜（Ｑ）を弁開しながら実施例の
ダイオードを組み立てる方法について説明する。
ダイオードを組み立てる方法について説明する。
先づ、１対の電極板９，１０およびチップ（ダイオード
チップ）１１″ｆｔ用意する。チップ１１は縦横の寸法
がたとえば０４μｍ、厚さく高さ）が０２μｍとなって
いて、表面（上面）の中央には５０μｍ程度の高さの銀
からなる半球状のバンプを極（電極）１２が設けられて
いる。また、チップ１１の裏面（下面）には数千Ａの厚
さの釧からなる１１ｒ極（図示せず）が設けられている
。１対の電極板９．１０は幅はチップ１１０幅（横）と
同和度（大きくとも小さくともよい。）、長さはチップ
１１の縦の長さよシも長くなっている。また、電極板９
，１０は銅、コバール等一般にリード電極として用いら
れる材質で形成されるが、その厚さは取り扱い時に切れ
たりあるいは電極として不都合を来たさないこと全限度
々してできるだけ薄くする。また、１対の電極板９．１
０は互に逆とがる端部會チップ１１に対面させる。！！
、ｆｃ、このチップ対面部分は後述するようにレジンノ
くクケージによって被われるが、その際、これらｔ極板
９゜１０がレジンパッケージ８から抜けないように１１
拐部１３が設けられている。引掛部１３は電極板９，１
００両側を部分的に窪ませることによって形成されてい
るが、他の構造としては、電極板９．１０の両側に設け
る突起あるいは電極板９゜１０に穿った孔等によっても
形成できる。
チップ）１１″ｆｔ用意する。チップ１１は縦横の寸法
がたとえば０４μｍ、厚さく高さ）が０２μｍとなって
いて、表面（上面）の中央には５０μｍ程度の高さの銀
からなる半球状のバンプを極（電極）１２が設けられて
いる。また、チップ１１の裏面（下面）には数千Ａの厚
さの釧からなる１１ｒ極（図示せず）が設けられている
。１対の電極板９．１０は幅はチップ１１０幅（横）と
同和度（大きくとも小さくともよい。）、長さはチップ
１１の縦の長さよシも長くなっている。また、電極板９
，１０は銅、コバール等一般にリード電極として用いら
れる材質で形成されるが、その厚さは取り扱い時に切れ
たりあるいは電極として不都合を来たさないこと全限度
々してできるだけ薄くする。また、１対の電極板９．１
０は互に逆とがる端部會チップ１１に対面させる。！！
、ｆｃ、このチップ対面部分は後述するようにレジンノ
くクケージによって被われるが、その際、これらｔ極板
９゜１０がレジンパッケージ８から抜けないように１１
拐部１３が設けられている。引掛部１３は電極板９，１
００両側を部分的に窪ませることによって形成されてい
るが、他の構造としては、電極板９．１０の両側に設け
る突起あるいは電極板９゜１０に穿った孔等によっても
形成できる。
そこで、第３図（ａ）に示すように、１対の電極板９．
１０の互に逆と力る端部間にチップ１１會挾み、加圧加
熱によってｗ接部の舒會利用してチップ１１と電極板９
．１０を電気的機械的に接続させる。
１０の互に逆と力る端部間にチップ１１會挾み、加圧加
熱によってｗ接部の舒會利用してチップ１１と電極板９
．１０を電気的機械的に接続させる。
つぎに、同図Ｃｂ）に示すように、チップ１１およびチ
ップ１１を支持する電極板部分をレジンモールドしてレ
ジンパッケージ８で被う。
ップ１１を支持する電極板部分をレジンモールドしてレ
ジンパッケージ８で被う。
つぎに、同図（Ｃ）に示すように、レジンパリケージ８
から突出する電極板部分を突出部で折り曲げ、レジンパ
・ンケージ８の端面に沿うようにする。す女わち、下方
の電極板９は上方に折シ曲げ、上方の電極板１０は下方
に折シ曲げる。なお、折シ曲げの先端はパッケージ８の
上下面から突出し力いようにあらかじめ電極板９，１０
の長さを設定しておく。
から突出する電極板部分を突出部で折り曲げ、レジンパ
・ンケージ８の端面に沿うようにする。す女わち、下方
の電極板９は上方に折シ曲げ、上方の電極板１０は下方
に折シ曲げる。なお、折シ曲げの先端はパッケージ８の
上下面から突出し力いようにあらかじめ電極板９，１０
の長さを設定しておく。
このようなダイオード７はその実装にあっては、第４図
に示すように配線基板１４上に載置し、この状態で半田
１５會介して接続する。バクケージ８０両端に露出する
電極板９，１０は半田１５を介して配線基板１４の配線
層１６に電気的機械的に接続される。
に示すように配線基板１４上に載置し、この状態で半田
１５會介して接続する。バクケージ８０両端に露出する
電極板９，１０は半田１５を介して配線基板１４の配線
層１６に電気的機械的に接続される。
このようなダイオード７のパッケージ８の縦横の大きさ
はチップ１１の縦横の寸法よシもわずかに大きいだけで
よく、また、高さもチップ１１０埋さおよび電極板２枚
の厚さとレジンの被う厚さだけでよい。さらに、薄い電
極板９．１０はパッケージ８の端面に延在する構造とな
っている。この結果、実施例のダイオードの全体の寸法
は従来品よりも小型化され、たとえば、縦横が１．５
ｍ 。
はチップ１１の縦横の寸法よシもわずかに大きいだけで
よく、また、高さもチップ１１０埋さおよび電極板２枚
の厚さとレジンの被う厚さだけでよい。さらに、薄い電
極板９．１０はパッケージ８の端面に延在する構造とな
っている。この結果、実施例のダイオードの全体の寸法
は従来品よりも小型化され、たとえば、縦横が１．５
ｍ 。
高さが１園と極めて小型化される。したがって、本実施
例ダイオードは実装寸法、特に高さ寸法が小さくできる
。
例ダイオードは実装寸法、特に高さ寸法が小さくできる
。
また、本実施列ダイオードは面取付構造となっているこ
とから、実装時の供給自動化本容易となり、実装の自動
化も容易となる。
とから、実装時の供給自動化本容易となり、実装の自動
化も容易となる。
なお、本発明は前記実施列に限定されない。たとえば、
第５図に示すように、Ｔ部の電極板９にあっては、チッ
プ１１を取り付けた面（チップ取付面）の裏面はレジン
パッケージ８で被わないようにしてもよい。この場合に
はダイオード７の高さ寸法がさらに低くなる特長が生じ
るとともに、一方の電極はレジンパッケージ８の下面に
位置するため、配線基板１４の設計の自由度も増大する
。
第５図に示すように、Ｔ部の電極板９にあっては、チッ
プ１１を取り付けた面（チップ取付面）の裏面はレジン
パッケージ８で被わないようにしてもよい。この場合に
はダイオード７の高さ寸法がさらに低くなる特長が生じ
るとともに、一方の電極はレジンパッケージ８の下面に
位置するため、配線基板１４の設計の自由度も増大する
。
また、第６図は前記第５図に示す実施例の改良型であっ
て、レジンパッケージ８の下面に位置する電極板９はレ
ジンパッケージ８の端面に突出させない構造としている
。この構造では第５図の実施例に生じる効果に加えて、
ダイオード７の縦方向の寸法が電極板の厚さ分だけ短か
くなることから、さらに小型化が図れることになる。
て、レジンパッケージ８の下面に位置する電極板９はレ
ジンパッケージ８の端面に突出させない構造としている
。この構造では第５図の実施例に生じる効果に加えて、
ダイオード７の縦方向の寸法が電極板の厚さ分だけ短か
くなることから、さらに小型化が図れることになる。
本発明はダイオード以外の抵抗、コンデンサ。
あるいは他の半導体装置にも適用することができる。
以上のように、本発明によれば、実装の自動化が容易で
かつ実装寸法が小さくなる小型の電子部品會提供するこ
とができる。
かつ実装寸法が小さくなる小型の電子部品會提供するこ
とができる。
第１図（ａ）〜（ｃ）は従来のダイオードを示す正面図
、第２図は本発明の一実施例によるダイオードの断面図
、 第３図（、）〜（ｃ）は同じくダイオードの組立方法を
示す側視図および断面図、 第４図は同じく実装状態を示す断面図、第５図は他の実
施例によるダイオードの断面図、第６図は他の実施例に
よるダイオードの断面図である。 ７・・・ダイオード、８・・・パッケージ、９，１ｏ・
・・電極板、１１・・チップ、１２・・・電極、１４・
・・配線基板、１５・・・半田、１６・・・配線層。 （９）。 第 ４ 図 −２４０− 第 ６ 図
、第２図は本発明の一実施例によるダイオードの断面図
、 第３図（、）〜（ｃ）は同じくダイオードの組立方法を
示す側視図および断面図、 第４図は同じく実装状態を示す断面図、第５図は他の実
施例によるダイオードの断面図、第６図は他の実施例に
よるダイオードの断面図である。 ７・・・ダイオード、８・・・パッケージ、９，１ｏ・
・・電極板、１１・・チップ、１２・・・電極、１４・
・・配線基板、１５・・・半田、１６・・・配線層。 （９）。 第 ４ 図 −２４０− 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、互いに逆となる端部が相互に重なるように配設され
ｆｃ１対の電極板と、これら電極板間に挾持これかつ電
極を介して電気的機械的に接続された表裏面に電極を有
するチップと、このチップおよびチップを支える電極板
部分を被うレジンからなるパッケージと、からなシ、前
記パッケージから突出するチップを支えない電極板部分
は突出部分で折゛れ曲がってバグケージの端面に沿って
延在していることを特徴とする電子部品。 ２、前記一方の電極板のチップ取付面の裏面はパッケー
ジから露出していることを特徴とする特許請求の範囲第
１項記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1733783A JPS59143348A (ja) | 1983-02-07 | 1983-02-07 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1733783A JPS59143348A (ja) | 1983-02-07 | 1983-02-07 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59143348A true JPS59143348A (ja) | 1984-08-16 |
Family
ID=11941231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1733783A Pending JPS59143348A (ja) | 1983-02-07 | 1983-02-07 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143348A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712197A (en) * | 1995-05-12 | 1998-01-27 | U.S. Philips Corporation | Method of manufacturing a semiconductor device suitable for surface mounting |
| JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
| JP2006060255A (ja) * | 2005-11-07 | 2006-03-02 | Nec Electronics Corp | リードレスパッケージ型半導体装置 |
| CN104319268A (zh) * | 2013-11-05 | 2015-01-28 | 立昌先进科技股份有限公司 | 一种晶片型二极体封装元件及其制法 |
-
1983
- 1983-02-07 JP JP1733783A patent/JPS59143348A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712197A (en) * | 1995-05-12 | 1998-01-27 | U.S. Philips Corporation | Method of manufacturing a semiconductor device suitable for surface mounting |
| JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
| US7224045B2 (en) | 2003-07-31 | 2007-05-29 | Nec Electronics Corporation | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package |
| JP2006060255A (ja) * | 2005-11-07 | 2006-03-02 | Nec Electronics Corp | リードレスパッケージ型半導体装置 |
| CN104319268A (zh) * | 2013-11-05 | 2015-01-28 | 立昌先进科技股份有限公司 | 一种晶片型二极体封装元件及其制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483024A (en) | High density semiconductor package | |
| US4618739A (en) | Plastic chip carrier package | |
| US6080931A (en) | Semiconductor package | |
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| JP3425202B2 (ja) | 電子装置パッケージ・アセンブリー | |
| JPH0817954A (ja) | 電気部品用パッケージおよびその製造方法 | |
| US5337216A (en) | Multichip semiconductor small outline integrated circuit package structure | |
| JPS59143348A (ja) | 電子部品 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH09178549A (ja) | 赤外線検出器 | |
| JPH02189926A (ja) | 半導体集積回路装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| KR100446277B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| JPH04196161A (ja) | ハイブリッド回路装置 | |
| KR0129198B1 (ko) | 반도체 패키지 | |
| JPH03102862A (ja) | 半導体装置 | |
| JPS6130287Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6125248Y2 (ja) | ||
| JPS60160639A (ja) | 半導体装置 | |
| JPH0741121Y2 (ja) | 可変抵抗器の端子導出構造 | |
| JPS59121959A (ja) | 半導体装置及びその製造方法 | |
| JPH11243174A (ja) | 半導体装置および半導体パッケージユニット | |
| JPH02146756A (ja) | 半導体素子用パッケージ | |
| JPS5994447A (ja) | ガラスシ−ル型半導体装置 |