JPS59147517A - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JPS59147517A JPS59147517A JP58020669A JP2066983A JPS59147517A JP S59147517 A JPS59147517 A JP S59147517A JP 58020669 A JP58020669 A JP 58020669A JP 2066983 A JP2066983 A JP 2066983A JP S59147517 A JPS59147517 A JP S59147517A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- trs
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は差動増幅器を利用して、直流オフセット電圧を
低小になし得る振幅制限回路に関する。
低小になし得る振幅制限回路に関する。
従来例の構成とその問題点
従来、半導体集積回路（ＩＣ）で用いられる振幅制限回
路は、第１図に示されるように、差動増幅器を多段に利
用したものが知られている。第１図示の振幅制限回路で
は、差動増幅器の利得を調整することによって振幅制限
範囲を設定するが、その振幅制限範囲を広くとるには差
動増幅器の利得を大さくする必要がある。しかしながら
、ＩＣでは、周波数特性およびダイナミックレンジの両
面からみて、その低下をもたらすような大負荷を避け、
一般に、一段の差動増幅器の利得を低く設定し、高利得
を実現するにはそれを多段に結合して構成する。この場
合、問題となるのは、差動増幅器の多段結合によって直
流オフセット電圧が高く、かつ、そのばらつきが太合い
ことである。こ３′り０ の要因は、差動増幅器を構成するトランジスタ対のベー
ス・エミッタ間電圧（以下ｙ ｖＢＥと呼ぶ）のばらつ
きによる差、差動増幅器の負荷抵抗対（第１図中の４１
口）のげらつさによる差、および差動増幅器段間に設け
られる直流レベルシフト回路対（第１図中のハ、二）に
おける直流レベルシフト量の差などである。したがって
、利得を窩くするために差動増幅器段数を多くするほど
、直流オフセット電圧が増大する。
路は、第１図に示されるように、差動増幅器を多段に利
用したものが知られている。第１図示の振幅制限回路で
は、差動増幅器の利得を調整することによって振幅制限
範囲を設定するが、その振幅制限範囲を広くとるには差
動増幅器の利得を大さくする必要がある。しかしながら
、ＩＣでは、周波数特性およびダイナミックレンジの両
面からみて、その低下をもたらすような大負荷を避け、
一般に、一段の差動増幅器の利得を低く設定し、高利得
を実現するにはそれを多段に結合して構成する。この場
合、問題となるのは、差動増幅器の多段結合によって直
流オフセット電圧が高く、かつ、そのばらつきが太合い
ことである。こ３′り０ の要因は、差動増幅器を構成するトランジスタ対のベー
ス・エミッタ間電圧（以下ｙ ｖＢＥと呼ぶ）のばらつ
きによる差、差動増幅器の負荷抵抗対（第１図中の４１
口）のげらつさによる差、および差動増幅器段間に設け
られる直流レベルシフト回路対（第１図中のハ、二）に
おける直流レベルシフト量の差などである。したがって
、利得を窩くするために差動増幅器段数を多くするほど
、直流オフセット電圧が増大する。
発明の目的
本発明は、上述の従来例にみられた問題点を解消するも
ので、高利得、かつ、直流オフセット電圧の小さい振幅
制限回路を提供するものである。
ので、高利得、かつ、直流オフセット電圧の小さい振幅
制限回路を提供するものである。
発明の構成
本発明は、要約するに、第１および第２のトランジスタ
を電流ミラー結合になして、これら両トランジスタを第
３および第４のトランジスタで構成されるエミッタ結合
差動増幅器の負荷回路となし、前記第４のトランジスタ
のコレクタ点を、抵抗を介して、エミッタホロワ構成の
第５のトランジスタのベース点に接続し、かつ、前記第
５のトランジスタのエミッタ点を、抵抗を介して、前記
第４のトランジスタのベース点Ｖζ結合し、さらに、前
記第３および前記第４のトランジスタの各ベース点には
、それぞれ抵抗を介して、それぞれ第６゜ｉ７６’）ｌ
−ランジスタ」＝りなるエミッタホロワ構成の入力変換
回路の各エミッタ点を接続（−５前記第６および前記第
７の両トランジスタの各ベース点には、抵抗を介１〜で
、所定のバイアス電位を与え、前記第３．第４の両トラ
ンジスタのコレクタ間（Ｃ一対のダイオードを双方向並
列に挿入（〜だ構成の振幅制限回路であり、これに」：
す、前述の目的が達成される。
を電流ミラー結合になして、これら両トランジスタを第
３および第４のトランジスタで構成されるエミッタ結合
差動増幅器の負荷回路となし、前記第４のトランジスタ
のコレクタ点を、抵抗を介して、エミッタホロワ構成の
第５のトランジスタのベース点に接続し、かつ、前記第
５のトランジスタのエミッタ点を、抵抗を介して、前記
第４のトランジスタのベース点Ｖζ結合し、さらに、前
記第３および前記第４のトランジスタの各ベース点には
、それぞれ抵抗を介して、それぞれ第６゜ｉ７６’）ｌ
−ランジスタ」＝りなるエミッタホロワ構成の入力変換
回路の各エミッタ点を接続（−５前記第６および前記第
７の両トランジスタの各ベース点には、抵抗を介１〜で
、所定のバイアス電位を与え、前記第３．第４の両トラ
ンジスタのコレクタ間（Ｃ一対のダイオードを双方向並
列に挿入（〜だ構成の振幅制限回路であり、これに」：
す、前述の目的が達成される。
実施例の説明
第２図は本発明実殉例回路であり、１は入力信号源、２
はバイアス抵抗、３（は入力変換回路用トランジスタ、
４は電流源、５は抵抗、６は差動対のトランジスタ、了
はダイオード％ ８Ｕ負荷用トランジスタ、９は電流源
、１０．１１は双方向並列の一対のダイオード、１２は
前記トランジスタ５ベージ ６と差動対をなすトランジスタ、１３は前記負荷用トラ
ンジスタ８と電流ミラー結合をなすトランジスタ、１４
．１５は谷抵抗、１６は電流源、１７は出力トランジス
タ、１８は抵抗、１９は電流源、２０は入力変換回路用
トランジスタ、２１はバイアス抵抗、２２はバイアス電
源である。この回路において、トランジスタ３および同
２ｏの谷ベース点へは、それぞれの抵抗２および同２１
を通じて、直流電源２２によって所定のバイアス電位が
与えられる。１だ、トランジスタ１２のベース点へハ、
同トランジスタ１２のコレクタから抵抗１４゜トランジ
スタ１７および抵抗１５よりなるループを通じて負帰還
信号が加わり、この結果、差動増幅器を構成するトラン
ジスタ対１２．６のベース電位は常に等しく保たれる。
はバイアス抵抗、３（は入力変換回路用トランジスタ、
４は電流源、５は抵抗、６は差動対のトランジスタ、了
はダイオード％ ８Ｕ負荷用トランジスタ、９は電流源
、１０．１１は双方向並列の一対のダイオード、１２は
前記トランジスタ５ベージ ６と差動対をなすトランジスタ、１３は前記負荷用トラ
ンジスタ８と電流ミラー結合をなすトランジスタ、１４
．１５は谷抵抗、１６は電流源、１７は出力トランジス
タ、１８は抵抗、１９は電流源、２０は入力変換回路用
トランジスタ、２１はバイアス抵抗、２２はバイアス電
源である。この回路において、トランジスタ３および同
２ｏの谷ベース点へは、それぞれの抵抗２および同２１
を通じて、直流電源２２によって所定のバイアス電位が
与えられる。１だ、トランジスタ１２のベース点へハ、
同トランジスタ１２のコレクタから抵抗１４゜トランジ
スタ１７および抵抗１５よりなるループを通じて負帰還
信号が加わり、この結果、差動増幅器を構成するトラン
ジスタ対１２．６のベース電位は常に等しく保たれる。
つ１す、常に次式が成り立つ。
Ｖｉ −Ｖ１２Ｂ
１だ、無信号状態では、回路図から明らかなようにトラ
ンジスタ２ｏのエミッタ電位Ｖ２０にもＶ６Ｂにほとん
ど等しい。捷た、無信号状態では、トラ６ベーミ゛ ンシスタ１２のベース電流を無視すればトランジスタ１
７のエミッタ電位Ｖｉ ７１ｔもＶ６Ｂに等しい。
ンジスタ２ｏのエミッタ電位Ｖ２０にもＶ６Ｂにほとん
ど等しい。捷た、無信号状態では、トラ６ベーミ゛ ンシスタ１２のベース電流を無視すればトランジスタ１
７のエミッタ電位Ｖｉ ７１ｔもＶ６Ｂに等しい。
第２図の信号源１から入力信号が入力されると、これと
同様な信号がトランジスタ６のベース、およびトランジ
スタ１２のベースで振れる。この信号による電流が、Ｖ
ｉ７にとＶ２ＯＲとの間で流れ、この回路の出力である
トランジスタ１７のエミッタに出力信号が現われる。つ
１す、この出力波形はトランジスタ１２のコレクタに現
われるものと同じである。この時のトランジスタ１２の
コレクタの直流電位Ｖ１２ＣはＶ２Ｏと同じである。こ
のトランジスタ１２のコレクタに現われる信号によりト
ランジスタ１２のコレクタ電位が、ダイオードの順方向
導通電圧ＶＤだけＶ２Ｏよりも旨くなるとダイオード１
０が導通し、出力信号は振幅制限がかがる。
同様な信号がトランジスタ６のベース、およびトランジ
スタ１２のベースで振れる。この信号による電流が、Ｖ
ｉ７にとＶ２ＯＲとの間で流れ、この回路の出力である
トランジスタ１７のエミッタに出力信号が現われる。つ
１す、この出力波形はトランジスタ１２のコレクタに現
われるものと同じである。この時のトランジスタ１２の
コレクタの直流電位Ｖ１２ＣはＶ２Ｏと同じである。こ
のトランジスタ１２のコレクタに現われる信号によりト
ランジスタ１２のコレクタ電位が、ダイオードの順方向
導通電圧ＶＤだけＶ２Ｏよりも旨くなるとダイオード１
０が導通し、出力信号は振幅制限がかがる。
葦だ、同様にトランジスタ１２のコレクタ電位がＶＤだ
けＶ２Ｃより低くなるとダイオード１１が導通し、出力
信号に振幅制限がかかる。
けＶ２Ｃより低くなるとダイオード１１が導通し、出力
信号に振幅制限がかかる。
なお、抵抗５はトランジスタ６のベースＮａｔ補償する
ために挿入されたもので、その値は抵抗７ベー２ １６と１８の並列抵抗値に等しい。１だ、抵抗１４４１
−ランジメタ１フ０ベース電流を補償するためのもので
、その値は、抵抗２又は２１の値に等］７いＯ ＩＣに於いて、本発明の第２図示回路構成が従来の第１
図示回路構成に比べ有利な点は、１ず第一に差動増幅器
が一段ですむことである。差動増幅器に於いて、入力で
の＠流オフセット電圧は、出力でその差動増幅器の利得
倍された＠流オフセット電圧となって現われる。従って
、本発明の回路構成でも、従来の回路構成でも、入力オ
フ十ノ］・電圧の出力オフセント電圧への寄与は、同じ
であるが、従来の回路構成では、この入力段のオフセッ
ト電圧に加え、二段目、三段目の差動増幅器固有の入力
オフセット電圧の影響があるのに比し、本例では、−膜
外ですむといつ利点がある。
ために挿入されたもので、その値は抵抗７ベー２ １６と１８の並列抵抗値に等しい。１だ、抵抗１４４１
−ランジメタ１フ０ベース電流を補償するためのもので
、その値は、抵抗２又は２１の値に等］７いＯ ＩＣに於いて、本発明の第２図示回路構成が従来の第１
図示回路構成に比べ有利な点は、１ず第一に差動増幅器
が一段ですむことである。差動増幅器に於いて、入力で
の＠流オフセット電圧は、出力でその差動増幅器の利得
倍された＠流オフセット電圧となって現われる。従って
、本発明の回路構成でも、従来の回路構成でも、入力オ
フ十ノ］・電圧の出力オフセント電圧への寄与は、同じ
であるが、従来の回路構成では、この入力段のオフセッ
ト電圧に加え、二段目、三段目の差動増幅器固有の入力
オフセット電圧の影響があるのに比し、本例では、−膜
外ですむといつ利点がある。
次に、本発明の回路構成を用いれば、抵抗値のばらつき
に起因する出力直流オフセクト電圧は、すべてトランジ
スタのベース電流と抵抗値の差との積となって現われる
（例えば、第２図に於いて、抵抗２と２１の値がばらつ
き、トランジスタ３と２０のベース電位がずれる。）。
に起因する出力直流オフセクト電圧は、すべてトランジ
スタのベース電流と抵抗値の差との積となって現われる
（例えば、第２図に於いて、抵抗２と２１の値がばらつ
き、トランジスタ３と２０のベース電位がずれる。）。
これに対し、従来の回路構成では、抵抗値のばらつきに
起因する出力直流オフセット電圧は、ｌ−ランジスタの
コレクタ電流と抵抗値のばらつき差との積となって現わ
れる（例えば第１図の■と０の値がばらつき、差動を構
成するトランジスタ対のコレクタ電位がずれる。）。
起因する出力直流オフセット電圧は、ｌ−ランジスタの
コレクタ電流と抵抗値のばらつき差との積となって現わ
れる（例えば第１図の■と０の値がばらつき、差動を構
成するトランジスタ対のコレクタ電位がずれる。）。
従って、トランジスタの通常の動作状態ではベース電流
はコレクタ電流に比べ１／ｂｙｇ （ｈｙＥ＞１）とか
なり少ないので抵抗のばらつきに起因する出力オフ十ノ
ドは、本発明の構成の方が明らかに少ない。
はコレクタ電流に比べ１／ｂｙｇ （ｈｙＥ＞１）とか
なり少ないので抵抗のばらつきに起因する出力オフ十ノ
ドは、本発明の構成の方が明らかに少ない。
発明の効果
以上に詳しくのべたように、本発明によれば、差動増幅
器構成は一段のみであり、直流オフセ。
器構成は一段のみであり、直流オフセ。
ト電圧の影響が顕著に改善される。１だ、振幅制限が差
動対構成の両トランジスタ・コレクタ間に挿入された一
対の双方向並列ダイオードでなされるから、回路構成も
容易であり、ＩＣ化に頗る好９′Ｚ−ジ 適である。
動対構成の両トランジスタ・コレクタ間に挿入された一
対の双方向並列ダイオードでなされるから、回路構成も
容易であり、ＩＣ化に頗る好９′Ｚ−ジ 適である。
第１図は従来の振幅制限回路図、第２図は本発明の振幅
制限回路図である。 １・・・・・・信号源、２． ５． １４． １６．
１８．２１・・・・・・抵抗、３． ６． ８． １２
． １３． １７． ２０・・・・・・トランジスタ、
４．９． １６． １９・・・・・・電流源、７＋１０
１１１・・・・・・ダイオード、２２・・・・・・直流
電源。
制限回路図である。 １・・・・・・信号源、２． ５． １４． １６．
１８．２１・・・・・・抵抗、３． ６． ８． １２
． １３． １７． ２０・・・・・・トランジスタ、
４．９． １６． １９・・・・・・電流源、７＋１０
１１１・・・・・・ダイオード、２２・・・・・・直流
電源。
Claims (1)
- 【特許請求の範囲】 第１および第２のトランジスタを電流ミラー結合になし
て、これら両トランジスタを第３および第４のトランジ
スタで構成されるエミッタ結合差動増幅器の負荷回路と
なし、前記第４のトランジスタのコレクタ点を、抵抗を
介して、エミッタホロワ構成の第５のトランジスタのベ
ース点に接続し、かつ、前記第５のトランジスタのエミ
ッタ点を、抵抗を介して、前記第４のトランジスタのベ
ース点に結合し、さらに、前記第３および前記第４のト
ランジスタの谷ベース点には、それぞれ抵抗を介して、
それぞれ第６．第７のトランジスタよりなるエミッタホ
ロワ構成の入力変換回路の各エミッタ点を接続し、前記
第６および前記第７の両トランジスタの各ベース点には
、抵抗を介して、所定のバイアス電位を与え、前記第３
．第４の両トランジスタのコレクタ間に一対のダイオー
ドを２ベージ 双方向並列に挿入した構成の振幅制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020669A JPS59147517A (ja) | 1983-02-10 | 1983-02-10 | 振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020669A JPS59147517A (ja) | 1983-02-10 | 1983-02-10 | 振幅制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59147517A true JPS59147517A (ja) | 1984-08-23 |
| JPH0474887B2 JPH0474887B2 (ja) | 1992-11-27 |
Family
ID=12033605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020669A Granted JPS59147517A (ja) | 1983-02-10 | 1983-02-10 | 振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105266U (ja) * | 1991-02-19 | 1992-09-10 | 石川ガスケツト株式会社 | シリンダヘツドガスケツト |
-
1983
- 1983-02-10 JP JP58020669A patent/JPS59147517A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105266U (ja) * | 1991-02-19 | 1992-09-10 | 石川ガスケツト株式会社 | シリンダヘツドガスケツト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0474887B2 (ja) | 1992-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3497824A (en) | Differential amplifier | |
| JP3315748B2 (ja) | 増幅回路 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| US3959733A (en) | Differential amplifier | |
| JPS62248303A (ja) | １対の差動入力を比較しかつデイジタル出力を与える比較器回路 | |
| US3946325A (en) | Transistor amplifier | |
| JPH01230110A (ja) | 電流発生器 | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JPS59147517A (ja) | 振幅制限回路 | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| NL8005179A (nl) | Signaalomzetschakeling. | |
| JPH04369105A (ja) | 増幅器 | |
| JPS5992618A (ja) | レベルシフト回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| JPH0527282B2 (ja) | ||
| JPH03154508A (ja) | 増幅器回路 | |
| JPS62161204A (ja) | 増幅装置 | |
| JPS6112110A (ja) | 差動増幅器 | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 |