JPS59135747A - 大規模集積回路装置 - Google Patents
大規模集積回路装置Info
- Publication number
- JPS59135747A JPS59135747A JP58011168A JP1116883A JPS59135747A JP S59135747 A JPS59135747 A JP S59135747A JP 58011168 A JP58011168 A JP 58011168A JP 1116883 A JP1116883 A JP 1116883A JP S59135747 A JPS59135747 A JP S59135747A
- Authority
- JP
- Japan
- Prior art keywords
- output buffer
- wiring
- cell
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は大規模集積回路装置、特にある論理機能をも
った複数個のゲートセル−給電するだめの電源配線およ
びグランド配線に関するものである。
った複数個のゲートセル−給電するだめの電源配線およ
びグランド配線に関するものである。
１従来技術〕
第１図は従来の大規模集積回路装置５ｆ−示す平面図で
ある。同図においで、（１）はゲ−トセル、（２）はこ
のゲートセル（１１の並びであるセル列、（３）は人出
カハツファセル、（４）および（５）はゲートセル＋１
１の間あるいはゲートセル＋１１と入出力バッファセル
・（３）間に存在する横チャネルおよび縦チャネル、（
６）および（７）はゲートセルｉｌ＋へ電力を供給する
ため、ゲートセルｔｌ＋の周辺部に配置した電源配線お
よびグランド配線である。
ある。同図においで、（１）はゲ−トセル、（２）はこ
のゲートセル（１１の並びであるセル列、（３）は人出
カハツファセル、（４）および（５）はゲートセル＋１
１の間あるいはゲートセル＋１１と入出力バッファセル
・（３）間に存在する横チャネルおよび縦チャネル、（
６）および（７）はゲートセルｉｌ＋へ電力を供給する
ため、ゲートセルｔｌ＋の周辺部に配置した電源配線お
よびグランド配線である。
次に上記構成による大規模集積回路装置の設ｉＨ方式に
ついて説明する。まず、複数個のゲートセル（１）を規
μり止し７く配列したのち、峰の周囲に人出カバソファ
（３）を配置する。そして、これらのゲートセル（１）
、セル列（２）、および入出力バラノアセル（３）への
電力供給は電源配線（６）およびグランド配線（７）に
よって行なう。そして、前記ゲー トセルｔｌｌｌｌｌ
およびゲートセルｆｉ＋と入出力バッフアセ／ｌべ３）
間の信号配線（図示せぬ）は横チャネル（４０・・よび
縦チャイ・ル（５）内で行なうことにより、多ｆｉｎ類
の論理回路を実現することができる。
ついて説明する。まず、複数個のゲートセル（１）を規
μり止し７く配列したのち、峰の周囲に人出カバソファ
（３）を配置する。そして、これらのゲートセル（１）
、セル列（２）、および入出力バラノアセル（３）への
電力供給は電源配線（６）およびグランド配線（７）に
よって行なう。そして、前記ゲー トセルｔｌｌｌｌｌ
およびゲートセルｆｉ＋と入出力バッフアセ／ｌべ３）
間の信号配線（図示せぬ）は横チャネル（４０・・よび
縦チャイ・ル（５）内で行なうことにより、多ｆｉｎ類
の論理回路を実現することができる。
しかし２ながら、従来の大規模集積回路ｊ−′、−１ｉ
″Ｉ“で（、ｊ電源配線およびグランド配線がゲ−ｌ・
セル…の周辺部に配置されるため、ゲートセル間および
ゲート−セルと入出力バッファセル間の信号配線を横チ
ャネルおよび縦ヂーヤ不ル内で行なう際に、電源配線お
よびグランド配線が障害物となり、その取シ扱いが複雑
になる欠点があった。
″Ｉ“で（、ｊ電源配線およびグランド配線がゲ−ｌ・
セル…の周辺部に配置されるため、ゲートセル間および
ゲート−セルと入出力バッファセル間の信号配線を横チ
ャネルおよび縦ヂーヤ不ル内で行なう際に、電源配線お
よびグランド配線が障害物となり、その取シ扱いが複雑
になる欠点があった。
したがって、この発明の目的は電源配線およびグランド
配線がゲートセル間およびゲートセルと入出カバソファ
セル間の信号配線に対して障害物とならないようにして
、４１″号配線を容易に配置することができる大規模集
積回路装置を掃供するものである。
配線がゲートセル間およびゲートセルと入出カバソファ
セル間の信号配線に対して障害物とならないようにして
、４１″号配線を容易に配置することができる大規模集
積回路装置を掃供するものである。
このような目的を達成するため、この発明はゲートセル
および入出力バッファセルに電力を供給する電源配線お
よびグランド配線を前記入出力バッファセルの周辺部に
配置するものであり、以下実施例を用いて詳細ぐこ説明
する。
および入出力バッファセルに電力を供給する電源配線お
よびグランド配線を前記入出力バッファセルの周辺部に
配置するものであり、以下実施例を用いて詳細ぐこ説明
する。
第２図はこの発明に係る大規模集積回路装置の−実施し
リを示す平面図である。同図においで、（８）および（
９）は前記入出力バツ７アセル（３）の内側周辺部に配
置された電源配線およびグランド配線である。
リを示す平面図である。同図においで、（８）および（
９）は前記入出力バツ７アセル（３）の内側周辺部に配
置された電源配線およびグランド配線である。
次に上記構成による大規模集積回路装置６の設計方式に
ついて説明する。まず、成る論理機能をもったゲートセ
ル（１）を規則正しく複数個配置したのち、その周囲に
入出力バッファセル（３）を配置する。
ついて説明する。まず、成る論理機能をもったゲートセ
ル（１）を規則正しく複数個配置したのち、その周囲に
入出力バッファセル（３）を配置する。
そして、これらのゲートセル（１）、セル列（２）およ
び入出力バッファセル（３）へ電力を供給する電源配線
（８）およびグランド配線（９）を入出力バッファセル
（３）の内側周辺部（・で配置する。次に、ゲートセル
ｉ１１問およびゲートセルは）と入出力バッファセル（
３）間の信号配線（図示せず）は前記電源配線（８）お
よびグランド配線（９）と煙路しないように、横チャネ
ル（４）および縦チャネル（５）に配置することにより
、多錘類の論理回路を実現することができる。この、し
うに、電源配線（８）およびグランド配線（９）を入出
力バッファセル（３）の内側周辺部に配置し、信号配線
（図示せず）をこの入出力バッファに３）の内側周辺部
の更に内側にある横チャネル（４）および縦チャネル（
５）に配置するだめ、信号配線（図示せず）に対し、電
源配線（８）およびグランド配線（９）が障害物となら
ないので、信号配線（図示せず）を容易に配置すること
ができる。
び入出力バッファセル（３）へ電力を供給する電源配線
（８）およびグランド配線（９）を入出力バッファセル
（３）の内側周辺部（・で配置する。次に、ゲートセル
ｉ１１問およびゲートセルは）と入出力バッファセル（
３）間の信号配線（図示せず）は前記電源配線（８）お
よびグランド配線（９）と煙路しないように、横チャネ
ル（４）および縦チャネル（５）に配置することにより
、多錘類の論理回路を実現することができる。この、し
うに、電源配線（８）およびグランド配線（９）を入出
力バッファセル（３）の内側周辺部に配置し、信号配線
（図示せず）をこの入出力バッファに３）の内側周辺部
の更に内側にある横チャネル（４）および縦チャネル（
５）に配置するだめ、信号配線（図示せず）に対し、電
源配線（８）およびグランド配線（９）が障害物となら
ないので、信号配線（図示せず）を容易に配置すること
ができる。
なお、」−述の実施例では電源配線およびグランド配線
を入出力バッファセルの内側周辺部に配置したが、外側
周辺部に配置しても同様にできることはもちろんである
。
を入出力バッファセルの内側周辺部に配置したが、外側
周辺部に配置しても同様にできることはもちろんである
。
以上詳細に説明したように、この発明に係る大規模集積
回路装置によれば信号配線に対し、電源配線およびグラ
ンド配線が障害物とならないので、信号配線を容易に配
置することができる効果がある。
回路装置によれば信号配線に対し、電源配線およびグラ
ンド配線が障害物とならないので、信号配線を容易に配
置することができる効果がある。
第１図は従来の大規模集積回路装置を示す平面図、第２
図はこの発明に係る大規模集積回路装置の一実施例を示
す平面図である。 ［１１・・・・ゲートセル、（２１−・・・セル列、（
３）・・・・入出力バッファセル、（４）・・・・横チ
ャネル、（５）・・・・縦チャネル、（６）および（８
）・・・・電源配線、（７）および（９）・・・・グラ
ンド配線。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 −
図はこの発明に係る大規模集積回路装置の一実施例を示
す平面図である。 ［１１・・・・ゲートセル、（２１−・・・セル列、（
３）・・・・入出力バッファセル、（４）・・・・横チ
ャネル、（５）・・・・縦チャネル、（６）および（８
）・・・・電源配線、（７）および（９）・・・・グラ
ンド配線。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- 成る論理機能を持ったゲートセルが規則正しく複数個配
列され、その周囲に入出力バッファセルを配置した大規
模集積回路装置において、前記ゲートセルおよび入出力
バッファセルに電力を供給する電源配線およびグランド
配線を＾１１記入出力バツファセルの周辺部に配置した
ことを特徴とする大規模集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011168A JPS59135747A (ja) | 1983-01-24 | 1983-01-24 | 大規模集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011168A JPS59135747A (ja) | 1983-01-24 | 1983-01-24 | 大規模集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135747A true JPS59135747A (ja) | 1984-08-04 |
Family
ID=11770516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58011168A Pending JPS59135747A (ja) | 1983-01-24 | 1983-01-24 | 大規模集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135747A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196059A (ja) * | 1987-02-10 | 1988-08-15 | Toshiba Corp | 半導体集積回路装置 |
| US4914503A (en) * | 1986-08-12 | 1990-04-03 | Fujitsu Limited | Semiconductor device |
| US4924290A (en) * | 1987-08-31 | 1990-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device having improved multilayered wirings |
| US5293334A (en) * | 1990-11-30 | 1994-03-08 | Kabushiki Kaisha Tobshiba | Pattern layout of power source lines in semiconductor memory device |
-
1983
- 1983-01-24 JP JP58011168A patent/JPS59135747A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4914503A (en) * | 1986-08-12 | 1990-04-03 | Fujitsu Limited | Semiconductor device |
| JPS63196059A (ja) * | 1987-02-10 | 1988-08-15 | Toshiba Corp | 半導体集積回路装置 |
| US4924290A (en) * | 1987-08-31 | 1990-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device having improved multilayered wirings |
| US5293334A (en) * | 1990-11-30 | 1994-03-08 | Kabushiki Kaisha Tobshiba | Pattern layout of power source lines in semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511914A (en) | Power bus routing for providing noise isolation in gate arrays | |
| JPS59135747A (ja) | 大規模集積回路装置 | |
| JPS57121250A (en) | Semiconductor integrated circuit | |
| JPS574152A (en) | Semiconductor memory device | |
| EP0458244A2 (en) | Cell library method for semiconductor integrated circuit design | |
| JP2693448B2 (ja) | 半導体集積回路 | |
| JP2641960B2 (ja) | 半導体集積回路の自動レイアウト方式 | |
| JPS6320440U (ja) | ||
| JP2708180B2 (ja) | 半導体集積回路装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPS6415948A (en) | Semiconductor integtated circuit | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP2569477B2 (ja) | ゲ−トアレイ | |
| JPH0677445A (ja) | マスタスライス方式集積回路 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPS58142544A (ja) | 半導体集積回路 | |
| JPH0680670B2 (ja) | 半導体集積回路装置 | |
| JPH0613588A (ja) | マスタスライス方式の半導体装置 | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JP3070663B2 (ja) | Ｌｓｉの配線方法 | |
| JPH03108760A (ja) | Ｃｍｏｓゲートアレイ | |
| JPH0312963A (ja) | ゲートアレイ | |
| JPH09153286A (ja) | 半導体記憶装置 | |
| SE8203947D0 (sv) | Forfarande vid tillverkning av en tyristor som har ett flertal felteffektransistordelar for kortslutning av en emitterovergang hos tyristorn | |
| JPS6034036A (ja) | マスタスライス方式ｌｓｉ基板 |