JPS59124014A - 位相比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばＣＤ　（光学・式コン／Ｊクトディ
スク）方式ＤＡＤ　（デジタルオーディオディスク）再
生装置の同期クロック再生用ＰＬＬ　（位相同期ループ
）回路等に使用して好適する位相比較器に関する。

〔発明の技術的背景〕

近時、音響機器の分野では、可及的に高忠実度再生化を
図るために、ＰＣＭ（パルスコードモジュレーション）
技術を利用したデジタル記録再生方式を採用しつつある
。つまシ、これはデジタルオーディオ化と称されている
もので、オーディオ特性が記録媒体の特性に依存するこ
となく、在来のアナログ記録再生方式によるものに比し
て格段に優れたものとすることが原理的に確立されてい
るからである。この場合、記録媒体としてディスク（円
盤）を対象とするものは、ＤＡＤシステムと称されてお
シ、その記録再生方式としても光学式、静電式及び機械
式といったものが提案されている。すなわち、これは、
光学式のものを例にとってみると、直径１２〔α〕、厚
さ１．２〔σ〕の透明樹脂円盤に、所定のＥＦＭ　（Ｅ
ｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｔａｔｉ
ｏｎ　）変調及びインターリーブを伴なった形態の再生
すべきオーディオ信号のＰＣＭ化されたデジタル化デー
タに対応したビット（反射率の異なる凹凸）を形成する
金属薄膜を被着してなるディスクを、ＣＬＶ　（線速度
一定）方式によシ約５００〜２００　［ｒ、ｐ、ｍ）の
可変回転速度で回転駆動せしめ、それを半導体レーザ及
び光電変換素子を内蔵した光学式ピックアップで内周側
から外周側に向けてリニアトラッキング式に再生せしめ
るものである。

ところで、このとき、光学式ピックアップから得られた
信号（以下ＲＦ倍信号いう）は、スライスレベル検出器
によって制御される波形整形回路等に導びかれて、不要
なアナログ成分と必要とするデータ成分（以下ＥＦＭ信
号という）と′に分離されるもので、このＥＦＭ信号を
同期クロック再生用ＰＬＬ−路に導くことによシ、＃　
ＥＦＭ信号に同期した同期クロ、り信号を得るようにし
ている。

第１図はこのような同期クロック再生用ＰＬＬ回路の構
成を示すものである。すなわち、入力端子１１に供給さ
れる第２図（ａ）に示すよりなＥＦＭ信号は、位相比較
器１２を構成する極性反転同期・ぐルス生成回路１３及
びデータストローブ回路１４にそれぞれ供給される。こ
のうち、極性反転同期パルス生成回路１３は第２図（ｂ
）に示すように、ＥＦＭ信号の極性反転時に同期した同
期・ぐルス信号を生成するもので、この同期パルス信号
とＶＣＯ（電圧制御発振器）１５から出力される第２図
（ｅ）に示すような基準クロック信号（同期りａ９り信
号となる）とが位相比較出力生成回路１６で位相比較さ
れる。この位相比較出力生成回路１６は、同期ノ＜？ル
ス信号に対する基準クロック信号の位相遅れ分及び位相
進み分に対応した第２図（ｄ）　、　（ｅ）にそれぞれ
示すような周波数上昇及び下降用パルス信号Ｕ、Ｄを出
力する。そして、この周波数上昇及び下降用パルス信号
Ｕ、Ｄが、チャージポンプ回路１７及びループフィルタ
回路１８を介して上記ＶＣＯ１５に供給されてＶＣＯ１
５の発振周波数が制御され、ここにＥＦＭ信号の位相に
基準クロック信号の位相が合わせ込まれるようになるも
のである。また、上記ＶＣＯ１５から出力される基準ク
ロック信号（同期クロック信号）は、前記データストロ
ーブ回路１４に供給されることによ）、該データストロ
ーブ回路１４の出力端子１９には、第２図（ｆ）は示す
よう−に、同期クロック信号に同期したＥＦＭ信号が出
力され、復調処理に供されるものである。

ここで、第３図は、上記同期クロック再生用ＰＬＬ回路
の位相比較器１２の特性を示すものである。すなわち、
これは位相比較器１２に供給されるＥＦＭ信号と基準ク
ロック信号との位相差分Ｐと、該位相差分Ｐに対応して
位相比較器１２から出力される周波数上昇及び下降用パ
ルス信号Ｕ、Ｄに基づいてループフィルタ回路１８から
出力される電圧Ｖとの関係を示したものである。そして
、第３図から明らかなように上記位相比較器１２０位相
比較特性は、略のこぎシ歯状となっていることがわかる
。

〔背景技術の問題点〕

しか−しながら、上記のよう外のこぎ）歯状の位相比較
特性を有する従来の位相比較器１２を備えた同期クロッ
ク再生用ＰＬＬ回路では、同期パルス信号と基準クロッ
ク信号との位相差分Ｐが、士πの範囲内にある場合には
位相合わせが行なわれる。

上記±πの範囲外となったときには、＋π以上または−
π以下の領域で位相合わせ動作が行なわれることになる
。このため、同期パルス信号と基準クロック信号との位
相差の進みまたは遅れが順次増加する方向に向かったと
きには、位相差分Ｐが±πの範囲内のみしか位相合わせ
が制御できず、±πをはずれるような状況下においては
、位相の引込み動作が不安定な方向に向かってしまうと
いう問題がある。

〔発明の目的〕

この発明は上記事情を考慮してなされたもので、実質的
に位相差分に対応した出力信号の発生される範囲を拡大
することができ、例えば■方式ＤＡＤ再生装置の同期ク
ロック再生用ＰＬＬ回路等に使用して好適する極めて良
好な位相比較器を提供することを目的とする。

〔発明の概要〕

すなわち、この発明は、基準クロック信号と入力・ぐル
ス、徊号とを位相比較しその位相の進み及び遅れの位相
差分に対応口だ第１及び第２の位相差信号を発生する位
相比較器において、前記基準クロック信号をその単位周
期毎に複数の領域に分割して各領域毎にそれぞれ状態信
号を生成する位相状態検出手段と、前記入力パルス信号
の極性反転時における前記状態信号を記憶する記憶手段
と、この記憶手段で記憶された前記状態信号とその次の
前記入カッ４ルス信号の極性反転時に得られる前記状態
信号とに基づいて前記基準クロック信号と入力パルス信
号との位相ずれが前記位相比較器のもつ位相比較゛特性
の限界を越えるか否かを判定し前記第１及び第２の位相
差信号のうちのいずれか一方を発生停止させる制御信号
を生成する出力制御手段とを具備してなることを特徴と
するものである。

〔発明の実施例〕

以下、この発明をＣＤ方式ＤＡＤ再生装置の同期クロッ
ク再生用ＰＬＬ回路に適用した場合の一実施例について
図面を参照して詳細に説明する。

すなわち、第４図において、入力端子２０に供給された
前記ＥＦＭ信号は、極性反転回期ノ々ルス生成回路２１
及びデータストローブ回路２２にそれぞれ供給される。

一方、前記ＶＣＯ１５から出力される基準クロック信号
は、その周波数が４倍されたクロック信号ＣＫとして入
力端子２３に供給される。このクロック信号ＣＫは、Ｄ
タイプフリップフロップ回路（以下ＤＦＦ回路という＞
２４．、？５よシなる位相状態検出用クロック生成回路
２６に供給され、元の基準クロック信号の周波数を有す
る位相状態検出用クロック信号Ｑ１−Ｑｚが生成される
。ただし、この位相状態検出用クロック信号Ｑ１１Ｑ２
は、互いにπ／２位相のずれた信号として出力される。

また、上記位相状態検出用クロック信号Ｑ。

の反転信号Ｑ１は、前記同期クロック信号として出力端
端子２７から出力されるとともに、上記デーメストロー
プ回路２２に供給されている。

ここで、上記位相状態検出用クロック信号Ｑｌ）Ｑ２は
、位相状態保持回路２８に供給される。

この位相状態保持回路２８は、前記極性反転同期パルス
生成回路２１からＥＦＭ信号の極性反転時に同期して発
生される同期パルス信号Ｑａに同期して、上記位相状態
検出用クロック信号ＱｘｐＱ２をセットし、位相状態保
持信号Ｑ３ｙＱ４を発生する。ここで、上記位相状態保
持信号Ｑ！１＝Ｑ４は、第５図に示すように互いにπ／
２位相のずれた上記位相状態検出クロック信号Ｑ１　　
、ＱｚのＨレベル、Ｌレベルの組み合わせによって、４
つの状態「１，１」、「１，０」、「０．Ｏ」、「０，
１」を循環して取シ得るものである。そして、これら４
つの状態のうち上記同期ノクルス信号Ｑａが供給された
ときの状態を保持して位相状態保持信号Ｑ＋ｒ　、Ｑ４
として出力するものである。

また、上記位相状態保持信号Ｑ３＃Ｑ４の４つの状態は
、それぞれ、前記同期クロック信号とＥＦＭ信号との位
相ずれの範囲を示している。

すなわち、第５図中位相状態保持信号Ｑ３　。

Ｑ４が「ｘ、ｉ」であるとすると、上記位相ずれは−π
／２から−πの間であることを示していることになる。

同様に、位相状態保持信号Ｑ３＋Ｑ４が「１．ｏ」、「
ｏ、ｏ」、「ｏ、１」で出力されたときには、上記位相
ずれは０がら−π／２の間、Ｏからπ／２の間及びπ／
２からπの間であることをそれぞれ示していることにな
る。

すなわち、位相状態検出用クロック信号Ｑ１の立下シ、
つ″！シ同期クロック信号はその反転出力であるから同
期クロック信号の立上シで位相ずれがＯとなっているも
のである。

そして、上記セットされた位相状態保持信号Ｑ３−Ｑ４
は、位相状態記憶回路２９．３０に共に導びかれる。こ
の位相状態記憶回路２９゜３０は、後述する位相比較出
力生成回路３１から出力される１巡動作検出パルス信号
Ｑ５に同期して、位相状態保持信号Ｑ３の値に応じて位
相状態保持信号Ｑ４を記憶したりしなかったシするもの
である。すなわち、上記位相状態保持信号Ｑ３け、第５
図から明らかなように、Ｕノ」であれば位相がマイナス
側にずれていることを示し、「Ｏ」であれば位相がプラ
ス側にずれていることを示しており、上記位相状態保持
信号Ｑ４は「Ｏ」のとき位相ずれが０からπ／２の間で
あシ、「１」のとき位相ずれかπ／２からπの間である
ことを示している。

このため、まず、位相状態記憶回路２９は、位相状態保
持信号Ｑ３が「Ｏ」のときの、み前記−巡動作検出パル
ス信号Ｑ５に同期して位相状態保持信号Ｑ４の値を記憶
するように動作する。

また、位相状態記憶回路３０は、位相状態保持信号Ｑ３
が「１」のときのみ前記−遅動作゛検出パルス信号Ｑ５
に同期して位相状態保持信号Ｑ４の値を記憶するように
動作する。

そして、上記位相状態記憶回路２９．３０の記憶内容は
、位相状態記憶信号Ｑａ＊Ｑ７として、それぞれ出力制
御回路３２．３’３に供給される。ここで、上記出力制
御回路３２は、上記位相状態記憶信号Ｑ６が「１」で、
位相状態保持信号Ｑ３＃Ｑ４が「１，１」となったとき
のみ前記同期パルス信号Ｑａに同期して、前記周波数上
昇用パルス信号Ｕをマスクする上昇マスク信号Ｑ８を前
記位相比較出力生成回路３１に出力する。また、上記出
力制征１回路３３は、上記位相状態記憶信号Ｑ７が「１
」で、位相状態保持信号Ｑ３　　、Ｑ４が「０，１」と
なったときのみ前記同期パルス信号Ｑａに同期して、前
記周波数下降用ｉ４ルス信号りをマスクする下降マスク
信号Ｑ９を位相比較出力生成回路３１に出力する。

ここで、上記位相比較出力生成回路３１は、通常、同期
・ぐルス信号Ｑａと位相状態保持信号Ｑａ＝Ｑａとを位
相比較し、その位相差成分に対応した周波数上昇及び下
降用パルス信号「。

Ｄを出力しているものであるが、上記上昇マスク信号Ｑ
８及び下降マスク信号Ｑ９が出力されたとき、つま）「
１」となされたとき、周波数上昇及び下降用パルス信号
Ｕ、Ｄをそれぞれ発生させないように制御されるもので
ある。そして、この位相比較出力生成回路３１は、上記
周波数上昇及び下降用・ぐルス信号Ｕ、Ｄの発生が終了
すると、前記−巡動作検出パルス信号Ｑ５を発生し、こ
の信号Ｑ５によって前記極性反転同期パルス生成回路２
１及び位相状態保持回路２８がクリアされるものである
。

このため、例えばある時点で位相状態配憶信号Ｑｓが「
ＩＪつま多位相ずれがπ／２からπの間にある状態で、
位相ずれがプラス方向に増加して、位相比較特性の限界
を越えたときつまりπよりも大きくなったとする。する
と、この位相ずれがπよシも大きくなるということは、
取シも直さず、第５図から明らか々ように、次の位相状
態検出用クロック信号Ｑ１ｓＱ２による位相状態保持信
号Ｑｓ−Ｑ４からみれば−πから一π／２の間にずれ込
んだことになるものである。

このため、この間においては位相状態保持信号Ｑ３　・
Ｑ４がｒｚ、ｘ」となるので、出力制御回路３２から上
昇マスク信号Ｑ８が出力され、位相比較出力生成回路３
１からは周波数下降用パルス信号りのみが出力されるこ
とになシ、前記ＶＣＯ１５の発振周波数は下降される方
向に制御される。

また、位相状態記憶信号Ｑ７が「１」つま多位相ずれが
一π／２から一πの間にある状態で、位相ずれがマイナ
ス方向に増加して−πよシも大きくなったとする。する
と、この位相ずれが一πよりも大きくなるということは
、取シも直さず位相状態保持信号Ｑ３　　、Ｑ４からみ
ればπ／２からπの間にずれ込んだことになるものであ
る。

このため、位相状態保持信号Ｑ３＊Ｑ４が「０，１」と
なるので、出力制御回路３２から下降マスク信号Ｑ９が
出力され、位相比較出力生成回路３１からは周波数上昇
用パルス信号でのみが出力されることになり、前記ＶＣ
０１５の発振周波数は上昇される方向に制御される。

第６図は上記のような位相比較器の位相差分９と位相差
出力電圧Ｖ（前記ループフィルタ回路１８の出力電圧）
との関係を示すものである。

すなわち、位相ずれが−π、πを越えた時点でいわゆる
ヒステリシス特性を持つことになシ、実質的に位相差を
０に合わせ込み得る位相ずれの範囲が拡大されたことに
なるものである。ここで、第７図は、上記位相状態配憶
信号Ｑ６ＰＱ７のとる４つの状態が位相状態保持信号Ｑ
３＋Ｑ４及び上昇マスク信号Ｑ８、下降マスク信号Ｑ９
の変化によって移シ変わる状態を示すものである。また
、第８図は第４図に示すブロック構成図の各部のタイミ
ングチャートを示すもので、第８図ａ群が位相ずれがマ
イナス方向に向かっている場合を示し、第８図す群が位
相ずれがプラス方向に向かっている場合を示すものであ
る。なお、第８図において位相状態検゛出用クロック信
号Ｑ２は、Ｉ＞ＦＦ回路２５の出力端Ｑの信号として示
されているが、上記した説明及び第８図（ａ）　ｔ’　
（ｂ）群では、第５図に示すように、ＤＦＦ’回路２５
の反転出力端Ｑの出力として表わしている。

ガお、前記データストローブ回路２２は、前記同期パル
ス信号Ｑａ　、位相比較出力生成回路３１から出力され
る所定の制御信号Ｇ′及び位相状態保持信号Ｑ３−Ｑ４
等によって制御されるデータ出力制御回路３４から出力
される制御信号Ｇに基づいて、前記同期クロック信号に
同期したＥＦＭ信号を生成し、これをデータとして出力
端子３５から出力するものである。

第９図は上記実施例の変形例を示すものである。すなわ
ち、これは前記位相状態記憶回路２９．３０として、そ
れぞれ、２つの状態記憶回路３６．３７及び３８．３９
と、それらの出力を制御して位相状態記憶信号Ｑ６＃Ｑ
７を生成回路４０．４１とを用いてなるもので、ｍｌ。

図に示す状態線図から明らかなように、位相状態記憶信
号Ｑｓ−Ｑｙがｒｏｔｏ」から１６ｅ１」及びｒ　ｘ　
ｔ、　ＯＪの状態に移動するときに、途中に１つの状態
ｒ’ｏ　、　ＯＪ及び「ｏ、ｏ’」の状態を介在させる
ことによｊ５、ＥＦＭ信号の進み及び遅れの増加傾向の
判定をよフ正確に行ない得るようにしたものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

したがって以上詳述したようにこの発明によれば、実質
的に位相差分に対応した出力信号の発生される範囲を拡
大することができ、例えばＣＤ方式ＤＡＤ再生装置の同
期クロック再生用ＰＬＬ回路等に使用して好適する極め
て良好な位相比較器を提供することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ同期クロック再生用ＰＬＬ
回路を説明するためのブロック構成図及びその各部のタ
イミング図、第３図は′同ＰＩＬ回路に用いられる従来
の位相比較器の位相比較特性を示す特性図、第４図はこ
の発明に係る位相比較器の一実施例を示すブロック構成
図、第５図は同実施例の位相状態を検出することを説明
するためのタイミング図、第６図は同実施例の位相比較
特性を示す特性図、第７図は同実施例の状態線図、第８
図は同実施例の各部のタイミング図、第９図は同実施例
の変形例を示すブロック構成図、第１Ｏ図は同変形例の
状態線図である。 １１・・・入力端子、１２・・・位相比較器、１３・・
・極性反転同期パルス生成回路、１４・・・データスト
ローブ回路、１５・・・ＶＣＯｌ　１６・・・位相比較
出力生成回路、１７・・・チャージポンゾ回路、１８・
・・ループフィルタ回路、１９・・・出力端子、２０・
・・入力端子、２１・・・極性反転同期パルス生成回路
、２２・・・データストローブ回路、２３・・・入力端
子、２４　、２．５・・・ＤＦＦ回路、２６・・・位相
状態検出用クロック生成回路、２７・・・出力端子、２
８・・・位相状態保持回路、２９，３θ・・・位相状態
＝己憶回路、３１・・・位相比較出力生成回路、３２．
３３・・・出力制御回路、３４・・・データ出力制御回
路、３５・・・出力端子。 出願人代理人　　弁理士　鈴　江　武　定温１図 ＠２図 （ｆ）　　　　　　　　−Ｉ− 第５゛智 第６図 ■ 窮７５Ｗ ＠１０凶 特許庁長官　　若　杉　和　夫　　　殿１、事件の表示 特願昭５７−２３３４４５号 ２、発明の名称 位相比較器 ３　補正をする者 事件との関係　特許出願人 （３０７）東京芝浦電気株式会社 ４代理人 ５、自発補正 図面の第１０図を別紙の通り補正する。

Claims (1)

【特許請求の範囲】
1. 基準クロック信号と入力パルス信号とを位相比較しその
   位相の進み及び遅れの位相差分に対応した第１及び第２
   の位相差信号を発生する位相比較器において、前記基準
   クロック信号をその単位周期毎に複数の領域に分割して
   各領域毎にそれぞれ状態信号を生成する位相状態検出子
   −と、前記入力・千ルス信号の極性反転時における前記
   状態信号を記憶する記憶手段と、この記憶手段で記憶さ
   れた前記状態信号とその次の前記入力パルス信号の極性
   反転時に得られる前記状態信号とに基づいて前記基準ク
   ロック信号と入力パルス信号との位相ずれが前記位相比
   較器のもつ位相比較特性の限界を越えるか否かを判定し
   前記第１及び第２の位相差信号のうちのいずれか一方を
   発生停止させる制御信号を生成する出力制御手段とを具
   備してなることを特徴とする位相比較器。