[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS59114674A - 離散的フ−リエ変換解析器 - Google Patents

離散的フ−リエ変換解析器

Info

Publication number
JPS59114674A
JPS59114674A JP57224465A JP22446582A JPS59114674A JP S59114674 A JPS59114674 A JP S59114674A JP 57224465 A JP57224465 A JP 57224465A JP 22446582 A JP22446582 A JP 22446582A JP S59114674 A JPS59114674 A JP S59114674A
Authority
JP
Japan
Prior art keywords
frequency
signal
spectrum
clock
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57224465A
Other languages
English (en)
Other versions
JPS6310469B2 (ja
Inventor
Hitoshi Kitayoshi
均 北吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP57224465A priority Critical patent/JPS59114674A/ja
Publication of JPS59114674A publication Critical patent/JPS59114674A/ja
Publication of JPS6310469B2 publication Critical patent/JPS6310469B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は入力信号周波数をデジタル的に解析する離散
的フーリエ変換解析器、特にその人力信号と特定の関係
にある周波数を基準とし、その高調波或いは低調波成分
を解析するいわゆるオーダーアナリシス(次数比解析)
を行う離散的フーリエ変換解析器に関する。
〈従来技術〉 入力信号を離散的フーリエ変換、例えば高速フーリエ変
換を行うことによってその入力信号の周波数成分である
周波数スペクトラムをデジタル的に求める周波数分析が
行われている。この場合高い周波数まで正しく解析する
のには、サンプリング周波数を充分高くする必要がある
。しかしそのようにサンプリング周波数を高くすると演
算処理の規模が大きくなシ、かつ処理時間が長くなる。
このような点によシ、例えばタービンの振動を解析して
、タービンの回転周波数に対する発生振動の関係を測定
する場合、タービンの回転周波数に対する高次周波数或
いは低次周波数等を測定すると、その回転と振動との関
係を良く解析することが出来、すこぶる便利であり、こ
の為次数比解析(オーダーアナリシス)が行われている
。従来のこの種の次数比解析は例えば第1図に示すよう
にして行われていた。即ち被測定系11は例えはタービ
ンであシ、被測定系11で発生している振動が振動検出
器によシ検出され、その検出振動信号は離散的フーリエ
解析器、例えば高速フーリエ解析器12の信号入力端子
13に供給される。
−力抜測定系11における基準となるもの、この例にお
いてはタービンの回転速度が、例えば1回転に1パルス
を発生する回転検出器により検出され、この検出された
クロックパルス′は端子14よシ周波数変換器15に供
給される。周波数変換器15は、例えばその入力された
クロックパルスの周波数をに倍にするものであシ、つま
シ周波数乗算器である。これは一般に、いわゆる位相同
期ループ(P。
L、L)が用いられ、その入力された信号周波数のに倍
(Kは必ずしも整数ではない)された周波数が出力され
る。
周波数変換器15の出力信号は高速フーリエ変換器12
の外部ザンプルクロック入力端子16に与えられる。従
って前記Kを例えば整数に選定すれば、この例ではター
ビンの回転周波数の整数倍のサンプリング周波数で、信
号入力端子13に入力されるタービン糸11よりの振動
信号がサンプリングされ、高速フーリエ変換によってデ
ジタル的に周波数分析が行われる。一般に振動系はその
振動の基本になる周波数、即ちタービン回転周波数に対
して高調波、或いは低調波成分の振動を発生することが
多い。従って被測定系110基本クロックの周波数のに
倍の周波数で入力信号をサンプリングすることによって
、よシ正しい解析を、比較的少いサンプリング数で行う
ことが可能となる。
このように従来の次数孔解析は、周波数変換器15とし
てPLLを用いておシ、PLLは入力信号に対して位相
検出によってずれを検出するだめ、入力信号周波数のオ
クターブ以上の変化に対して追従させることが出来ない
。従って、入力クロック信号周波数fが大幅に変化する
場合は、その入力クロックの周波数レンジに応じて伺段
ものPLLを用意して、これを切替て使用する必要があ
シ、シかもPLLの引き込み条件を満足しないとロック
状態が外れて周波数変換器として動作しなくなる欠点が
あった。
更に従来においては、被測定系11より解析しようとす
る信号と関連あると思われる信号を、クロック信号とし
て入力信号とは別個に取シ出す必要がちシ、例えば先の
タービン系においては、その回転周波数を検出する手段
を、振動を検出する手段の他に設ける必要があった。ま
た全体として、特に周波数変換器150回路構成が複雑
となる欠点があった。
〈発明の概要〉 この発明の目的は比較的簡単な構成でしかもクロック信
号を検出する為の特別の手段を必要とすることなく次数
孔分析を可能とする離散的フーリエ変換解析器を提供す
ることにある。
この発明によれば離散的フーリエ変換解析器においてそ
の解析スペクトラム中の観測スペクトルに対して一定周
波数だけ高いスペクトルと低いスペクトルとを散垢也し
、これら高いスペクトル及び低いスペクトルのレベル比
を検出して、そのレベル比から観測スペクトルの周波数
とサンプリングクロックの周波数との比が所定値からず
れていることを検出し、この検出に応じてサンプリング
クロック周波数を補正するようにする。このようにして
解析スペクトラム自体から得られる観測スペクトルを利
用してサンプリングクロック周波数を常に被測定系の特
定の成分の周波数に追従させることができる。
〈実施例〉 次にこの発明による離散的フーリエ変換解析器の実施例
を第2図以下の図面を参照して説明しよう。第2図にお
いて被測定系11から測定しようとする例えば振動が加
速度検出器などの振動計によって検出され、この被測定
アナログ信号は、離散的フーリエ変換器の一種である高
速フーリエ変換解析器12の信号入力端子13に供給さ
れる。高速フーリエ変換解析器12の外部サンプルクロ
ック入力端子16にはクロック信号発生器17よシサン
プリングクロツクが与えられ、このサンプリングクロッ
クによって信号入力端子13のアナログ信号がサンプリ
ングされて高速フーリエ変換によシデジタル的に周波数
解析が行われる。
この発明においては高速フーリエ変換により得られた周
波数スペクトラム中の角周波数ωにの観測スペクトルと
、これに対して一定周波数だけ高い角周波数ωに+□と
、低い角周波数ωに−1のスペクトルとを取シ出し、こ
れら観測スペクトル、高い及び低いスペクトルのレベル
から、外部サンプリングクロック周波数f8と観測スペ
クトル周波数ωにとの比が所定値よシずれたのを検出す
る。この検出が制御回路18で行われる。
このようにこの発明では観測スペクトルと、これよシ高
い周波数及び低い周波数との3つのスペクトルを取シ出
す。一般にこのような高速フーリエ変換においては、入
力信号を一定周期でサンプリングし、そのサンプルを一
定時間ごとに切出して解析しておシ、この切出しに伴う
切取シ誤差が発生する。この誤差を少くするため、入力
アナログ信号のサンプルデータに対して窓関数、例えば
バンニング窓関数(1+鳴ω+1)を掛算して周波数解
析を行うことが行われている。ここでω1は十であって
Tはフレームタイムであシ、っまシωlはその高速フー
リエ変換解析で得られる最低角周波数であシ、ωに=に
×ωlである。
このようにバンニング窓関数を掛けて周波数解析を行う
と、一本の純粋なスペクトルωには第3図Aに示すよう
にωにと、その両側に高いスペクトルωl(+1及び低
いスペクトルωに−1とのように3本のスペクトルに分
離して観測される。つまシ入力アナログ信号をvl(t
)=sIIIωktとすると、これにノ・ンニング窓関
数(1+邸ω11)を掛算すると+フ龜ωに一1t となる。高速フーリエ変換において従来より用いられて
いる窓関数を掛算する手法により、観測スペクトルωk
に対してこれより高いスペクトルωl(+1′と低いス
ペクトルωに−+とが得られる。つまシアナログ信号に
対して、窓関数等を掛算することによって、即ち変調す
ることによって必要とする3本のスペクトルを得ること
が出来る。このようにして得られた3本のスペクトルは
、観測スペクトルωkに対して、高いスペクトルωl(
+4及び低いスペクトルωに−1のレベルはそれぞれi
となっている。
今、外部のサンプリングクロック信号周波数f8を一定
として、入力アナログ信号v 1(t)の角周波数が−
ωlから+ωlまで変化した場合、即ちv 1(t):
 5L11(ωに十dω)、−ω1≦dω≦ωlにおけ
るスペクトルωk。
ωに+3.及びωに−+の各レベルは第4図の曲線21
,22゜23にそれぞれ示すようになる。この横軸はd
ω/ωlである。dωが01つまりサンプリンクロック
周波数f8がωkに対し所定値である状態においてはω
にのスペクトルは曲線21に示すように1であって、最
大であシこれよ、!1lldωが高くなっても低くなっ
てもこのスペクトルのレベルは低下する。一方高いスペ
クトルωに+1は曲線23に示すようにdωがOの状態
で、先に述べたように1であシ、dωが高くなるに従っ
てレベルが高くなり、低くなるに従ってレベルが低くな
る。逆に低いスペクトルωに−1は、曲線23で示すよ
うにdωがOで1であシ、これよシ低くなるとレベルが
上がシ、高くなるとレベルが下がる。従ってこれら3つ
のスペクトルのレベル関係を解析すれば、その外部クロ
ックと入力信号の周波数との関係のずれを検出すること
が出来る。
例えば第3図Bに示すように低い方のスペクトルωに−
+のレベルが高い方のスペクトルωに+1のそれよりも
大きい場合はその入力信号周波数がサンプリングクロッ
ク周波数に対し、相対的に低い方にずれた場合であり、
これら3つのスペクトルωk。
ωに+1.ωに−1の各レベルがそれぞれA+ r A
2 + Aaである場合、第4図における曲に21 、
22 、23におけるレベルがそれぞれ同時にAs 、
 A2 、 A3となる周波数位置は点線24で示す位
置であシ、これから周波数のずれdωを知ることが出来
る。
逆に入力信号v 1(t)の周波数が高い方にずれると
、3つのスペクトルωに、ωに+1.ωに−1の各レベ
ルハ第3図Cに示すように高い方のスペクトルωに+1
のレベルは上がり、低い方のスペクトルωに一□のレベ
ルは下がる。これらの関係と第4図とからそのずれを検
出することが出来る。
このようにして、入力信号中の観測周波数とサンプリン
グパルス周波数の相対的ずれが制御回路18で演算によ
り検出され、この計算値はラッチ回路25にラッチされ
る。ラッチ回路25の出力はDA変換器26によシアナ
ログ信号に変換され、このアナログ信号に対して必要に
応じて直流電源27よりのバイアス電圧が加算回路28
で加算され、この加算出力がクロック信号発生器17に
そのクロック周仮数を制御する信号として与えられる。
クロック信号発生器17は例えば電圧制御発信器で構成
される。この結果、外部サンプルクロック入力端子16
のサンプルクロック周波数が補正されて、被測定系11
の入力信号の観測スペクトルの周波数に対して常に特定
の関係にあるようにされる。
この場合、先に述べたように3つのスペクトルを観測し
て第4図に示す関係から、その周波数ずれの値を検出し
、そのずれを補正データをラッチ回路25にラッチさせ
る場合に限らず次のようにしてもよい。或いはスペクト
ルωl(+1及びωに−1の相対レベルを検出して、例
えばωに−sの方が大きい場合はサンプルクロック周波
数を一定値だけ下げるようなデータをラッチ回路25の
データに対し加減算し、その後の状態を観測してランチ
回路25のデータを徐々に変化させてスペクトルωに+
Iとωに−+とのレベルが一致するまで制御するように
しても良い〇更に制御回路18は特に設ける必要はない
、つまシ高速フーリエ変換(FFT ’)解析器12は
演算装置であるから、制御回路18で行っていた演算を
FFT解析解析器内2内わせ、その演算結果をラッチ回
路25にラッチさせるようにしても良い。又、直流電源
27はバイアス電圧を与えておくものであシ、その値も
固定的なものであるからこれを匍」御回路18内或いは
FFT解析解析器内2内れぞれ固定のデジタル値として
与えておいても良い。
更にクロック信号発生器170周波数をデジタル処理で
制御するようにデジタル値或いは、パルスを与える毎に
周波数をそのパルス及び極性により出力クロックを一定
周波数たけ上げたり下げたりするような構成となってい
れはラッチ回路25やADf換器26も省略することが
出来る。クロック信号発生器17としては例えば第5図
に示すように基本クロック発生器31のクロックをダウ
ンカウンタ32で計iし、そのダウンカウンタ32の計
数値がOになるとゼロ検出回路33で検出して、その時
FFT解析器12又は制御回路18に得られていた周波
数設定値をダウンカウンタ32にプリセットするように
し、ゼロ検出回路33の出力をフリップフロップ35に
よ!ll″−に分周してチューティ50%の外部サンプ
ルクロック信号を得るようにしても良い。観測スペクト
ルとこれに一定数高いスペクトルと低いスペクトルとの
3つのスペクトルを得れは良い点からすると、これらだ
けを得るには特に高速フーリエ変換を行うろことなく、
離散的フーリエ変換によっても良い。更に観測スペクト
ルωkに対して萬いスペクトル及び低いスペクトルとし
てωに+2゜ωに−2等をも検出するようにしても良い
〈効 果〉 以上述べたようにこの発明によれは、フーリエ解析器で
荀られている観測スペクトルに対して高いスペクトル及
び低いスペクトルの比を常に検知し、これが同一レベル
となるように外部サンプリングクロック周波数を制御す
ることによって通常の高速フーリエ変換によって与えら
れている周波数分解能よりも高い精度で、アナログ入力
信号の周波数に対し、外部サンプリングクロック周波数
を追従させることが出来る。又、このことによって離散
的フーリエ変換特有の切取り誤差によるスペクトルレベ
ル誤差を小さくすることが出来る。
さらにこのように入力信号のスペクトル解析出力を利用
する為、特に基本クロックを検出するための検出器を被
測定系に別個に、即ち第1図に示した場合について述べ
たような回転検出器等を設ける必要はない。もちろん被
測定系11からクロックが得られる場合においては、そ
れを用いてこの周波数に外部サンプリングクロック周波
数を追従させることも出来る。特に制御回路18の作用
を高速フーリエ変換解析器12内で演算処理を行うよう
にずれはランチ回路、DA変換器及び外部クロック信号
発生器といった簡単なものを設けるだけで次数分析を行
うことが出来、従来の複数段ものPLLを必要とした複
雑な周波数変換器を必要としない〇又、被測定系が例え
ば複数の振動源を持つ場合でも容易に、任意の振動源に
対してその周波数に追従した次数分析を行わせることが
可能であシ、更に入力アナログ信号に雑音を含んでいる
場合においてもかなり高い精度の解析が可能となる。
【図面の簡単な説明】
第1図は従来の離散的フーリエ変換解析器を示すブロッ
ク図、第2図はこの発明による離散的フーリエ変換解析
器の一例を示すブロック図、第3図はその観測スペクト
ルと高い及び低いスペクトルとのレベル関係を示す図、
第4図は入力信号のずれに対する3つのスペクトルのレ
ベル関係を示す図、第5図はクロック信号発生器の変形
例を示すブロック図である。 11:被測定系、12:離散的フーリエ変換解析器、1
3:信号入力端子、16:外部サンプルクロック入力端
子、17:クロック信号発生器、18 : Hrli御
回路、25:ランチ回路、26:DA変換器、28:加
算器。 特許出願人   タケダ理研工業株式会社代理人 草野
 卓 沖 1 図 ′yr72  図 升3図 沙5囲

Claims (1)

    【特許請求の範囲】
  1. (1)離散的7−リエ変換解析器において、解析スペク
    トラム中の観測スペクトルに対し、一定周波数だけ高い
    スペクトル及び低いスペクトルを得る手段と、これら高
    いスペクトル及び低いスペクトルのレベル比を検出して
    観測スペクトルの周波数とサンプリングクロックの周波
    数との比か所定値からずれるのを検出し、この検出値に
    基づいて上記サンプリングクロックの周波数を補正する
    手段とを具備する離散的フーリエ変換解析器。
JP57224465A 1982-12-20 1982-12-20 離散的フ−リエ変換解析器 Granted JPS59114674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224465A JPS59114674A (ja) 1982-12-20 1982-12-20 離散的フ−リエ変換解析器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224465A JPS59114674A (ja) 1982-12-20 1982-12-20 離散的フ−リエ変換解析器

Publications (2)

Publication Number Publication Date
JPS59114674A true JPS59114674A (ja) 1984-07-02
JPS6310469B2 JPS6310469B2 (ja) 1988-03-07

Family

ID=16814208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224465A Granted JPS59114674A (ja) 1982-12-20 1982-12-20 離散的フ−リエ変換解析器

Country Status (1)

Country Link
JP (1) JPS59114674A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047304A (ja) * 2004-07-05 2006-02-16 Chube Univ 周波数測定装置
JP2006234811A (ja) * 2005-02-25 2006-09-07 Nemerix Sa 入力信号と基準周波数との周波数差を得る方法並びにこの方法を実行する弁別装置、gps受信機及びコンピュータプログラム
JP2007259447A (ja) * 2006-03-22 2007-10-04 Nemerix Sa 周波数推定方法、広帯域周波数弁別器及び無線位置測定用受信機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047304A (ja) * 2004-07-05 2006-02-16 Chube Univ 周波数測定装置
JP2006234811A (ja) * 2005-02-25 2006-09-07 Nemerix Sa 入力信号と基準周波数との周波数差を得る方法並びにこの方法を実行する弁別装置、gps受信機及びコンピュータプログラム
JP2012168187A (ja) * 2005-02-25 2012-09-06 Qualcomm Inc 入力信号と基準周波数との周波数差を得る方法並びにこの方法を実行する弁別装置、gps受信機及びコンピュータプログラム
JP2007259447A (ja) * 2006-03-22 2007-10-04 Nemerix Sa 周波数推定方法、広帯域周波数弁別器及び無線位置測定用受信機
JP2012239192A (ja) * 2006-03-22 2012-12-06 Qualcomm Inc 周波数推定方法、広帯域周波数弁別器及び無線位置測定用受信機

Also Published As

Publication number Publication date
JPS6310469B2 (ja) 1988-03-07

Similar Documents

Publication Publication Date Title
Hill et al. Design of a microprocessor-based digital wattmeter
JPH01152373A (ja) 信号の周波数及び位相のデジタル式評価法及び該方法を実施するための装置
US20070226602A1 (en) Measuring device and method for measuring relative phase shifts of digital signals
JPS59114674A (ja) 離散的フ−リエ変換解析器
US4414639A (en) Sampling network analyzer with sampling synchronization by means of phase-locked loop
EP0192981B1 (en) Circuit for measuring characteristics of a device under test
US20210159904A1 (en) On-chip phase-locked loop response measurement
JP2000180484A (ja) 高調波測定装置
JP3138314B2 (ja) 非同期校正回路及び周波数検出回路
JP2967622B2 (ja) 周波数測定回路
JP2006047304A (ja) 周波数測定装置
JP2736810B2 (ja) 平均値測定装置
US4035736A (en) FM discriminator having low noise characteristics
RU2256928C2 (ru) Способ измерения нестабильности частоты и устройство для его осуществления
JP2005030866A (ja) ジッタ伝達特性測定装置
US3950697A (en) Apparatus for measuring phase, amplitude and frequency characteristics of an object
JPH0533976Y2 (ja)
RU2072522C1 (ru) Способ измерения малых отношений сигнал/шум и устройство для его осуществления
SU561147A1 (ru) Анализатор динамических характеристик
SU808972A1 (ru) Устройство дл измерени частотнойХАРАКТЕРиСТиКи МОдул ВХОдНОгОСОпРОТиВлЕНи РАСпРЕдЕлиТЕльНОйСЕТи пОд НАпР жЕНиЕМ
JP3138315B2 (ja) 非同期校正回路及び周波数検出回路
SU938189A1 (ru) Устройство измерени частотных погрешностей делителей напр жени
Ibbett et al. A digital recording system for Fourier transform spectrometry
SU721756A1 (ru) Цифровой вольтметр переменного напр жени
SU828854A1 (ru) Устройство дл измерени девиации частоты