JPS5892277A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5892277A JPS5892277A JP56193512A JP19351281A JPS5892277A JP S5892277 A JPS5892277 A JP S5892277A JP 56193512 A JP56193512 A JP 56193512A JP 19351281 A JP19351281 A JP 19351281A JP S5892277 A JPS5892277 A JP S5892277A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- back surface
- metal film
- plating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000005498 polishing Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000007740 vapor deposition Methods 0.000 claims 2
- 241000257465 Echinoidea Species 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H01L29/80—
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電界効果トランジスタの製造方法に係り、
特に素子性能改善と同時に組立作業性を向上させたもの
である。以下、ヒ化ガリウム（ＧａＡｓ ）を用いた電
界効果トランジスタ（以下、ＧａＡｓ ＦＥＴと略称
する）を例にとって説明する。
特に素子性能改善と同時に組立作業性を向上させたもの
である。以下、ヒ化ガリウム（ＧａＡｓ ）を用いた電
界効果トランジスタ（以下、ＧａＡｓ ＦＥＴと略称
する）を例にとって説明する。
ＧａＡ＠ ＦＥＴはマイクロ波領域において、小信号お
よび電力用増幅器あるいは発振器などに利用されている
。各種マイクル波通信機に広く用いられ、マイクル波出
力源としてもつとも重要な素子になっている。応用範囲
の拡大につれて、高周波化が要求され、これに対応した
素子の改良がなされている。
よび電力用増幅器あるいは発振器などに利用されている
。各種マイクル波通信機に広く用いられ、マイクル波出
力源としてもつとも重要な素子になっている。応用範囲
の拡大につれて、高周波化が要求され、これに対応した
素子の改良がなされている。
第１図〜第４図は従来のＧａＡｓ ＦＥＴの代表的な
構造の断面図を示すものである。
構造の断面図を示すものである。
まず、第１図は半絶縁性基板１と、その−主面に形成さ
れた不純物濃度が約１〜３ Ｘ ］ Ｏ’ １Ｃ１ｌ”
のｎ形層２とからなるＧａＡａウェハのｎ形層２の表面
上にオーミンク接触を有するソース電極３とドレイン電
極４と、ソース電極３とドレイン電極４にはさまれたｎ
形層２上に形成されたゲート電極５からなる代表的なＧ
ａＡｓ Ｆ Ｅ Ｔ ＠面構造を示す・ 第２図は第１図の各ソース電極３をＡｕワイヤ６で電気
的に連結したＧａＡｓ ＦＥＴ断面構造を示す。
れた不純物濃度が約１〜３ Ｘ ］ Ｏ’ １Ｃ１ｌ”
のｎ形層２とからなるＧａＡａウェハのｎ形層２の表面
上にオーミンク接触を有するソース電極３とドレイン電
極４と、ソース電極３とドレイン電極４にはさまれたｎ
形層２上に形成されたゲート電極５からなる代表的なＧ
ａＡｓ Ｆ Ｅ Ｔ ＠面構造を示す・ 第２図は第１図の各ソース電極３をＡｕワイヤ６で電気
的に連結したＧａＡｓ ＦＥＴ断面構造を示す。
第３図は第１図の各ソース電極３を蒸着金属膜あるいは
メッキのブリッジ７により電気的に連結したＧａＡａ
ＦＥＴ断面構造を示す。
メッキのブリッジ７により電気的に連結したＧａＡａ
ＦＥＴ断面構造を示す。
第４図は第１図の各ソース電極３を、各ソース電極３直
下に穴を形成し、メッキで半導体裏面からブレーテント
ヒートシンク１人で電気的に連結したＧａＡｓ ＦＥＴ
断面構造を示しである。
下に穴を形成し、メッキで半導体裏面からブレーテント
ヒートシンク１人で電気的に連結したＧａＡｓ ＦＥＴ
断面構造を示しである。
ところで、第２図に示すような構造モは、リードインダ
クタンスを小さくＬ’Ｃ高周波特性を向上させるために
は、多数のＡｕ ワイヤ６をワイヤリングする必要があ
り、組立作業性が悪い。また外部端子とワイヤリングが
必要で、この部分のりドインダクタンスにより高周波特
性の改善の妨げになる。
クタンスを小さくＬ’Ｃ高周波特性を向上させるために
は、多数のＡｕ ワイヤ６をワイヤリングする必要があ
り、組立作業性が悪い。また外部端子とワイヤリングが
必要で、この部分のりドインダクタンスにより高周波特
性の改善の妨げになる。
また第３図に示すような構造では、外部端子とのワイヤ
リングが必要で第２図と同様に、この部分のり一ドイン
ダクタンスで高周波特性の改善の妨げＫなる。
リングが必要で第２図と同様に、この部分のり一ドイン
ダクタンスで高周波特性の改善の妨げＫなる。
さらに、第４図は第２図、第３図の欠点を除去り高周波
特性が改善できるＦＥＴ構造であるが。
特性が改善できるＦＥＴ構造であるが。
ソース電極３の直下すべてに穴を形成する必要があり、
これをＧａＡ ｓウェハ上に均一に形成あるいはＧａＡ
ａウェハを非常に薄く、しかもその厚みが非常圧均−に
することが要求されたため、生産性が非常に悪い、さら
に薄くするため割れたりして歩留りが悪い、上述のよう
に従来の方法では、高周波特性の改善が図れず、かつ生
産性が悪い等の欠点がある。
これをＧａＡ ｓウェハ上に均一に形成あるいはＧａＡ
ａウェハを非常に薄く、しかもその厚みが非常圧均−に
することが要求されたため、生産性が非常に悪い、さら
に薄くするため割れたりして歩留りが悪い、上述のよう
に従来の方法では、高周波特性の改善が図れず、かつ生
産性が悪い等の欠点がある。
この発明は、このような点Ｋかんがみてなされたもので
、各ソース電極をメッキあるいは蒸着金属膜で電極的に
接続し、外部端子との接続をソース電極と半導体チップ
裏面とを、メッキあるいは蒸着金属膜で電気的に連絡す
ることで、Ａｕワイヤを用いることなく行えるＧａＡａ
ＦＥＴを、生産性良く製造できる製造方法を提供せ
んとするものである。以下、この発明に、ついて説明す
る。
、各ソース電極をメッキあるいは蒸着金属膜で電極的に
接続し、外部端子との接続をソース電極と半導体チップ
裏面とを、メッキあるいは蒸着金属膜で電気的に連絡す
ることで、Ａｕワイヤを用いることなく行えるＧａＡａ
ＦＥＴを、生産性良く製造できる製造方法を提供せ
んとするものである。以下、この発明に、ついて説明す
る。
第５図（ａ）〜（ｄ）はこの発明の一実施例を説明する
ための各工程を示すもので、第６図はこの発明により製
造されたＦＥＴの斜視図を示すものである。
ための各工程を示すもので、第６図はこの発明により製
造されたＦＥＴの斜視図を示すものである。
まず、半導体裏面とソース電極３とを電気的に連絡する
導電路となる穴８を半絶縁性基板１とｎ形層２からなる
半導体ウェハの一生面上に所望深さに形成する（第５図
（ａ））。その後、ソース電極３．ドレイン電極４、そ
してゲート電極５を形成する工程を経た後、穴８とソー
ス電極３と半導体裏面を電気的に連絡する導電路９を、
穴８およびソース電極３上に形成する（第５図（ｂ））
。つづいて、各ソース電極３をメッキあるいは蒸着金属
膜で電気的に連絡するブリッジ１０を形成する □（
第５図（Ｃ））。しかる後、半導体裏面をエツチングあ
るいはボリシングにより形成した穴８に到達するまで除
去する工程を経た後、上記半導体裏面に蒸着金属膜を形
成し、その後にメッキ１１を施す（第５図（ｄ））。上
記工程を経て第６図に示すこの発明のＧａＡｓ ＦＥＴ
が得られる。
導電路となる穴８を半絶縁性基板１とｎ形層２からなる
半導体ウェハの一生面上に所望深さに形成する（第５図
（ａ））。その後、ソース電極３．ドレイン電極４、そ
してゲート電極５を形成する工程を経た後、穴８とソー
ス電極３と半導体裏面を電気的に連絡する導電路９を、
穴８およびソース電極３上に形成する（第５図（ｂ））
。つづいて、各ソース電極３をメッキあるいは蒸着金属
膜で電気的に連絡するブリッジ１０を形成する □（
第５図（Ｃ））。しかる後、半導体裏面をエツチングあ
るいはボリシングにより形成した穴８に到達するまで除
去する工程を経た後、上記半導体裏面に蒸着金属膜を形
成し、その後にメッキ１１を施す（第５図（ｄ））。上
記工程を経て第６図に示すこの発明のＧａＡｓ ＦＥＴ
が得られる。
なお、上記実施例ではＧａＡｓを用いた場合について述
べたが、この発明はＧａＡｓＫ限定されるものでなく、
一般の電界効果トランジスタの製造に適用できることは
自明である。
べたが、この発明はＧａＡｓＫ限定されるものでなく、
一般の電界効果トランジスタの製造に適用できることは
自明である。
以上詳述したように、この発明の電界効果トランジスタ
の製造方法では、各ソース電極をメッキあるいは蒸着金
属膜で電気的に連結するブリッジを形成し、ソース電極
の一部を半導体裏面とメッキあるいは蒸着金属膜で電気
的に連絡する構造にしたもので、各電極に対応した多数
個の穴を形成する必要がないため、ウェハを極端に薄く
する必要もなく、さらに外部端子とのワイヤリングも必
要なくなったため、高周波特性の改善と同時に、生産性
良（ＦＥＴの製造ができる利点がある。
の製造方法では、各ソース電極をメッキあるいは蒸着金
属膜で電気的に連結するブリッジを形成し、ソース電極
の一部を半導体裏面とメッキあるいは蒸着金属膜で電気
的に連絡する構造にしたもので、各電極に対応した多数
個の穴を形成する必要がないため、ウェハを極端に薄く
する必要もなく、さらに外部端子とのワイヤリングも必
要なくなったため、高周波特性の改善と同時に、生産性
良（ＦＥＴの製造ができる利点がある。
第１図〜第４図は従来の製造方法を説明するためのＦＥ
Ｔの構造を示す断面図、第５図（ａ）〜（ｄ）はこの発
明の一実施例を説明するための工程図、第６図はこの発
明により製造されたＦＥＴの斜視図である。 図中、１は半絶縁性基板、２はｎ形層、３はソース電極
、４はドレイン電極、５はゲート電極、８は穴、９は導
電路、１０はブリッジ、１１はメッキである。なお、図
中の同一符号は同一または相当部分を示す。 代理・人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 第５図 （ａ） （
Ｔの構造を示す断面図、第５図（ａ）〜（ｄ）はこの発
明の一実施例を説明するための工程図、第６図はこの発
明により製造されたＦＥＴの斜視図である。 図中、１は半絶縁性基板、２はｎ形層、３はソース電極
、４はドレイン電極、５はゲート電極、８は穴、９は導
電路、１０はブリッジ、１１はメッキである。なお、図
中の同一符号は同一または相当部分を示す。 代理・人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 第５図 （ａ） （
Claims (1)
- 【特許請求の範囲】 半絶縁性基板とｎ形層からなる半導体ウェハの所定の位
置ＫＷｒｌＦの深さの凹部な形成する工程と、前記ｎ形
層の表面上にこれとオーミック接触し、ゲート電極形成
領域をはさんで互いに対向するソース電極とドレイン電
極を形成する工程と、前記ドレイン電極とソース電極お
よび前記ゲート電極形成領域ケ除いた残余のｎ形層を除
去する工程と。 前記ゲート電極形成領域にゲート電極および半絶縁性基
板上にゲートボンディングバットを形成する工程と、そ
の後前記凹部および所定のソース電極を電気的に連絡す
る金属層を形成する工程と、前記各ソース電極をメッキ
あるいは蒸着により電気的に連絡する工程と、次いで前
記半導体ウニへの裏面の前記半絶縁性基板をエツチング
あるいはポリシングにより前記凹部の底部に到達するま
で除去する工程と、前記裏面に金属膜を蒸着し、さらに
この裏面金属膜上にメンキする工程とを含むことを特徴
とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193512A JPS5892277A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193512A JPS5892277A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892277A true JPS5892277A (ja) | 1983-06-01 |
Family
ID=16309287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56193512A Pending JPS5892277A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892277A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117171A (ja) * | 1982-12-23 | 1984-07-06 | Nec Corp | 高周波高出力電界効果トランジスタ |
| JPS6165479A (ja) * | 1984-09-07 | 1986-04-04 | Mitsubishi Electric Corp | 高周波半導体素子 |
| JPS61181170A (ja) * | 1985-01-28 | 1986-08-13 | アルカテル イタリア ソシエタ ペル アチオニ | 金属半導体電界効果トランジスタ及びその製造方法 |
| JPS61245537A (ja) * | 1985-04-23 | 1986-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006096500A (ja) * | 2004-09-29 | 2006-04-13 | Mori System:Kk | 巻上装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127685A (en) * | 1978-03-28 | 1979-10-03 | Mitsubishi Electric Corp | Manufacture of lateral field effect transistor |
| JPS5567171A (en) * | 1978-11-13 | 1980-05-21 | Mitsubishi Electric Corp | Preparation of space wiring type field-effect transistor |
| JPS5661170A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Preparation of field effect transistor |
-
1981
- 1981-11-28 JP JP56193512A patent/JPS5892277A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127685A (en) * | 1978-03-28 | 1979-10-03 | Mitsubishi Electric Corp | Manufacture of lateral field effect transistor |
| JPS5567171A (en) * | 1978-11-13 | 1980-05-21 | Mitsubishi Electric Corp | Preparation of space wiring type field-effect transistor |
| JPS5661170A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Preparation of field effect transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117171A (ja) * | 1982-12-23 | 1984-07-06 | Nec Corp | 高周波高出力電界効果トランジスタ |
| JPS6165479A (ja) * | 1984-09-07 | 1986-04-04 | Mitsubishi Electric Corp | 高周波半導体素子 |
| JPS61181170A (ja) * | 1985-01-28 | 1986-08-13 | アルカテル イタリア ソシエタ ペル アチオニ | 金属半導体電界効果トランジスタ及びその製造方法 |
| JPS61245537A (ja) * | 1985-04-23 | 1986-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006096500A (ja) * | 2004-09-29 | 2006-04-13 | Mori System:Kk | 巻上装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141021A (en) | Field effect transistor having source and gate electrodes on opposite faces of active layer | |
| US3993515A (en) | Method of forming raised electrical contacts on a semiconductor device | |
| JPH065881A (ja) | 半導体装置およびその製造方法 | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| JPS61111574A (ja) | モノリシツク半導体構造とその製法 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| JPH05102291A (ja) | 半導体装置およびその製造方法 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| WO2023124249A1 (zh) | 混合单片微波集成电路及其制作方法 | |
| US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
| JPH01158801A (ja) | マイクロストリップライン | |
| US4374392A (en) | Monolithic integrated circuit interconnection and fabrication method | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JPH05235194A (ja) | マイクロ波モノリシック集積回路 | |
| JPS6241433B2 (ja) | ||
| JP2513255B2 (ja) | 半導体装置 | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| JPS586152A (ja) | トランジスタパツケ−ジの製造方法 | |
| JPH1126633A (ja) | 半導体素子およびその実装構造 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS61144072A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5950091B2 (ja) | 半導体装置の製造方法 | |
| JPS62291975A (ja) | 高周波半導体装置 | |
| JPS6177369A (ja) | 半導体装置の製造方法 |