JPS5891662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5891662A JPS5891662A JP56190294A JP19029481A JPS5891662A JP S5891662 A JPS5891662 A JP S5891662A JP 56190294 A JP56190294 A JP 56190294A JP 19029481 A JP19029481 A JP 19029481A JP S5891662 A JPS5891662 A JP S5891662A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- chip
- blocking material
- angle
- ray blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係わＤ、４ＩＫａｌｌＫよる半導
体装置のソフトエラーを阻止するための構造を有す半導
体装置、及びその製造方法に関する。
体装置のソフトエラーを阻止するための構造を有す半導
体装置、及びその製造方法に関する。
半導体装置、中でも超ＬＳＩのように微細加工を施した
半導体装置は、メモリ用ＩＣを例にとると年率２倍の割
合で集積密度が増大しており、微細度が進展している。
半導体装置は、メモリ用ＩＣを例にとると年率２倍の割
合で集積密度が増大しており、微細度が進展している。
一方、半導体装置を封止しているパッケージあるいはモ
ールド材料中に、微量ではあるが含まれている放射性元
素の自然崩壊で放出されるα線により、半導体メモリＩ
Ｃが誤動作を起す、いわゆるα線によるソフトエラーの
問題は、前記微細加工化が進み、電源電圧が下がれば下
がる程、記憶用コンデンサーや配線容量に蓄積される電
荷量が少なくなるので、α線の影譬を受は易くなり、大
きな問題となって来ることはよく知られている。そこで
高密度化を実現するためには何らかのソフトエラー率像
減対策が必要となる。
ールド材料中に、微量ではあるが含まれている放射性元
素の自然崩壊で放出されるα線により、半導体メモリＩ
Ｃが誤動作を起す、いわゆるα線によるソフトエラーの
問題は、前記微細加工化が進み、電源電圧が下がれば下
がる程、記憶用コンデンサーや配線容量に蓄積される電
荷量が少なくなるので、α線の影譬を受は易くなり、大
きな問題となって来ることはよく知られている。そこで
高密度化を実現するためには何らかのソフトエラー率像
減対策が必要となる。
従来この種のソフトエラー率低減方策としては、例えば
α線を放出する放射性元素の含有率の少ない材料を用い
るとか、あるいは半導体個片表面を、例えばボリイイド
系の有機高分子で覆うとか、その他デバイス面あるいは
回路面での対策が検討されている。
α線を放出する放射性元素の含有率の少ない材料を用い
るとか、あるいは半導体個片表面を、例えばボリイイド
系の有機高分子で覆うとか、その他デバイス面あるいは
回路面での対策が検討されている。
然し乍ら、ボリイイド系の有機高分子で扱う場合、ポン
ディング線を接続したポンディングパッド部迄とのよう
なボリイイド系の有機高分子で覆うと、その上を熱膨張
の異なるモールド材で封止した場合、温度サイクル試験
でボンディング線の接続部が機械的に離れてしまうとい
う欠点がある。
ディング線を接続したポンディングパッド部迄とのよう
なボリイイド系の有機高分子で覆うと、その上を熱膨張
の異なるモールド材で封止した場合、温度サイクル試験
でボンディング線の接続部が機械的に離れてしまうとい
う欠点がある。
そのためモールド封止を行う場合は、この種のボリイば
ド樹脂やα線阻止材がボンディング接続部を覆わな６よ
うにする必要がある。半導体チップ上、電気的活性部の
み７０〜９０μｍの厚さのポリイミドを塗布するのは従
来かな９困難な技術であった。箔状にして粘付する方法
もあるが、粘付剤に適する耐熱性のある物質が見尚らな
い。又印刷法にしても位置合わせ、にじみ出しにまだ難
点が残されている。
ド樹脂やα線阻止材がボンディング接続部を覆わな６よ
うにする必要がある。半導体チップ上、電気的活性部の
み７０〜９０μｍの厚さのポリイミドを塗布するのは従
来かな９困難な技術であった。箔状にして粘付する方法
もあるが、粘付剤に適する耐熱性のある物質が見尚らな
い。又印刷法にしても位置合わせ、にじみ出しにまだ難
点が残されている。
本発明の目的はα線阻止材を滴下し硬化させる方法で、
かつポンディングパッドに於けるポンディングパッドは
該α線阻止材で被覆しない技術を提供することにある。
かつポンディングパッドに於けるポンディングパッドは
該α線阻止材で被覆しない技術を提供することにある。
本発明は絶縁物や導体配線層で覆われた半導体チップ上
の少なくとも一部の表面を処理することにより、α線阻
止材料を滴下する時に、骸α線阻止材料と該一部の表面
との接触角が、該α線阻止材料と該一部の表面以外のチ
ップ表面との接触角より小さくなるような構造にし、該
α線阻止材料を使用して硬化させ九構造を特徴とする半
導体装置である。又、本発明は絶縁物や導体配線層など
で横われた半導体チップの少なくとも一部表面上に、液
体状態のα線阻止材料との接触角が半導体チップの他の
面より小さくなるような材料を介し、その上に＃α線阻
止材料を滴下し硬化させたものをつけた構造を特徴とす
る半導体装置である。
の少なくとも一部の表面を処理することにより、α線阻
止材料を滴下する時に、骸α線阻止材料と該一部の表面
との接触角が、該α線阻止材料と該一部の表面以外のチ
ップ表面との接触角より小さくなるような構造にし、該
α線阻止材料を使用して硬化させ九構造を特徴とする半
導体装置である。又、本発明は絶縁物や導体配線層など
で横われた半導体チップの少なくとも一部表面上に、液
体状態のα線阻止材料との接触角が半導体チップの他の
面より小さくなるような材料を介し、その上に＃α線阻
止材料を滴下し硬化させたものをつけた構造を特徴とす
る半導体装置である。
更に又、本発明は絶縁物や導体配線層などで覆われた半
導体チップの少なくとも一部表面をプラズマなどで処理
をするか、又は液状のα線阻止材料との接触角がチップ
の他の面より小さくなる物質をつけるあるいは他の部分
の表面に骸一部Ｉ！面より接触角が大書くなる物質をつ
けるなどの方法で鉄液状のαｌＩ阻゛止材料との接触角
が該一部表面以外の半導体チップ表面と異なるようにし
て、該液状のα線阻止材料を滴下し、硬化させてα線を
防ぐ膜を形成する工程を具備することを特徴とする半導
体装置の製造方法である。
導体チップの少なくとも一部表面をプラズマなどで処理
をするか、又は液状のα線阻止材料との接触角がチップ
の他の面より小さくなる物質をつけるあるいは他の部分
の表面に骸一部Ｉ！面より接触角が大書くなる物質をつ
けるなどの方法で鉄液状のαｌＩ阻゛止材料との接触角
が該一部表面以外の半導体チップ表面と異なるようにし
て、該液状のα線阻止材料を滴下し、硬化させてα線を
防ぐ膜を形成する工程を具備することを特徴とする半導
体装置の製造方法である。
尚ここで云う接触角とは例えに岩波書店発行「岩波理化
学辞典第３版」第７２７頁で定義されている通す、「静
止液体の自由表面が固体壁に接する場所で液面と固体面
とのなす角を云う」ものとする。普通、液体が固体をぬ
らす場合には鋭角、ぬらさない時は鈍角である。
学辞典第３版」第７２７頁で定義されている通す、「静
止液体の自由表面が固体壁に接する場所で液面と固体面
とのなす角を云う」ものとする。普通、液体が固体をぬ
らす場合には鋭角、ぬらさない時は鈍角である。
本発明の原理は、二酸化硅素上に接触角が他と異なる領
域を作り、そこへ液状の樹脂を滴下すると接触角が異な
る境界線の所で該液状の樹脂の横方内拡がりを止め得る
という発見に基づく。
域を作り、そこへ液状の樹脂を滴下すると接触角が異な
る境界線の所で該液状の樹脂の横方内拡がりを止め得る
という発見に基づく。
本発明により、チップ上でボンディング接続部にかかる
こと無く、活性領域にのみα縁阻正゛材料を３０μｍか
ら２００μｍ＠ｆ厚く付着構成できる。
こと無く、活性領域にのみα縁阻正゛材料を３０μｍか
ら２００μｍ＠ｆ厚く付着構成できる。
次に本発明の実施例を図面を参照して説明する。
第１図は比較のため先ず従来の技術を示す断面図である
。即ち、従来例えばシリコン半導体装置の場合、ウェノ
・加工工程を終了し、シリコン基板１０１上に絶縁膜１
０２を介して配線金属、例えばアル１＝ウム配線１０Ｂ
が施され、その上を絶縁保護膜１０４で保饅したチップ
をセライックケース１０５に金シリコン共晶材１０６で
接着し金属細線、例えば直径３０μｍの金線１０７をボ
ンディング接続して、その上にα線阻止材料、例えばシ
リコーン樹脂１０８を滴下し、セ２（ツクケースの金属
キャップをシームウェルドして封止していた。セラミッ
クケース中に気密封止して用いる場合はこの形でよいが
、モールド樹脂で封止する場合、シリコーン樹脂１０８
をこのように滴下してその上をモールド樹脂で固めると
、モールド材料とシリコーン樹脂との熱膨張係数の差に
より、温度サイクル試験でボンディング接続部１０９が
はずれ、電気的に良好な導通状態を得ることができなく
なるという事故が生ずる。
。即ち、従来例えばシリコン半導体装置の場合、ウェノ
・加工工程を終了し、シリコン基板１０１上に絶縁膜１
０２を介して配線金属、例えばアル１＝ウム配線１０Ｂ
が施され、その上を絶縁保護膜１０４で保饅したチップ
をセライックケース１０５に金シリコン共晶材１０６で
接着し金属細線、例えば直径３０μｍの金線１０７をボ
ンディング接続して、その上にα線阻止材料、例えばシ
リコーン樹脂１０８を滴下し、セ２（ツクケースの金属
キャップをシームウェルドして封止していた。セラミッ
クケース中に気密封止して用いる場合はこの形でよいが
、モールド樹脂で封止する場合、シリコーン樹脂１０８
をこのように滴下してその上をモールド樹脂で固めると
、モールド材料とシリコーン樹脂との熱膨張係数の差に
より、温度サイクル試験でボンディング接続部１０９が
はずれ、電気的に良好な導通状態を得ることができなく
なるという事故が生ずる。
第２図は本発明の実施例を示す断面図である。
先ずウェハ加工工程中に、将来チップとなる部分で、ａ
ｉＩｔ阻止しなければならない場所に第２図（Ａ）の如
くボリイ〈ド膜２０１を塗布する。これは回転塗布法に
よりウニへ全面に塗布し、次いでホトレジスト法でヒド
ラジン系のエツチング液を用いて不要場所のポリイミド
を除去したものである。回転塗布法で祉例えば３０００
〜５０００ ＣＰ ８の粘度のポリイミドを用いても３
０〜５０μｍの膜厚が上限であり、これ以上の膜厚にす
るとウェハ２０２が反ったり、ウニへ２０２上に均一に
ポリイミドを塗布するのが困難である。そこでここでは
２０μｍの厚さに塗布する。次いでとのポリイミド族２
０１を軽く熱硬化させ第２図（Ｂ）のようにこのウェハ
２０２をチップ２０３に個片化し、（然る後に通常のべ
一７リボン２０４上にマウントする。その後、通常のボ
ンディング工程を終了した後このポリイミド膜２０１上
に再度ポリインド２０５を滴下したのが第２図（Ｂ）で
ある。ポリイずド２０５はその表面張力と接触角の差で
、予め設けたボリイはド膜２０１からはみ出ないように
注意すれば、第２図（Ｂ）の如く９０〜１５０μｍの厚
さのポリイミド族が形成でき、α線阻止材料として高エ
ネルギーのα線迄充分阻止し得る。この状態で完全に熱
硬化抜第２図（Ｃ）のようにモールド樹脂２０６で封止
すれば、ボンディング接続部２０７はモールド樹脂２０
６のみで覆われた形となるので温度サイクル試験後でも
、ボンディング接続がはずれることなく良好な導通状態
を維持できる。
ｉＩｔ阻止しなければならない場所に第２図（Ａ）の如
くボリイ〈ド膜２０１を塗布する。これは回転塗布法に
よりウニへ全面に塗布し、次いでホトレジスト法でヒド
ラジン系のエツチング液を用いて不要場所のポリイミド
を除去したものである。回転塗布法で祉例えば３０００
〜５０００ ＣＰ ８の粘度のポリイミドを用いても３
０〜５０μｍの膜厚が上限であり、これ以上の膜厚にす
るとウェハ２０２が反ったり、ウニへ２０２上に均一に
ポリイミドを塗布するのが困難である。そこでここでは
２０μｍの厚さに塗布する。次いでとのポリイミド族２
０１を軽く熱硬化させ第２図（Ｂ）のようにこのウェハ
２０２をチップ２０３に個片化し、（然る後に通常のべ
一７リボン２０４上にマウントする。その後、通常のボ
ンディング工程を終了した後このポリイミド膜２０１上
に再度ポリインド２０５を滴下したのが第２図（Ｂ）で
ある。ポリイずド２０５はその表面張力と接触角の差で
、予め設けたボリイはド膜２０１からはみ出ないように
注意すれば、第２図（Ｂ）の如く９０〜１５０μｍの厚
さのポリイミド族が形成でき、α線阻止材料として高エ
ネルギーのα線迄充分阻止し得る。この状態で完全に熱
硬化抜第２図（Ｃ）のようにモールド樹脂２０６で封止
すれば、ボンディング接続部２０７はモールド樹脂２０
６のみで覆われた形となるので温度サイクル試験後でも
、ボンディング接続がはずれることなく良好な導通状態
を維持できる。
このように全面に予め軽く硬化させたポリイミド族を構
成しておいてその上にポリイミドを滴下するだけでなく
、例えば予め軽く硬化させたボリイくド膜で枠を構成し
ておいてその枠の中にポリイミドを滴下してもよい。第
３図はウェハ加工工程中量了し、ポリイミドを塗布しホ
トレジスト法でボリイずド膜の枠３０１を構成したシリ
コンチップ３０２を用意する。このポリイミド族の枠３
０１の厚さも２０μｍである。次に熱硬化後とのチップ
をベースリボン３０３上に金シリコン共晶材。
成しておいてその上にポリイミドを滴下するだけでなく
、例えば予め軽く硬化させたボリイくド膜で枠を構成し
ておいてその枠の中にポリイミドを滴下してもよい。第
３図はウェハ加工工程中量了し、ポリイミドを塗布しホ
トレジスト法でボリイずド膜の枠３０１を構成したシリ
コンチップ３０２を用意する。このポリイミド族の枠３
０１の厚さも２０μｍである。次に熱硬化後とのチップ
をベースリボン３０３上に金シリコン共晶材。
３０４で接着し、金線３０５でボンディング接続を行う
。その後ポリイミド族の枠３０１内にポリイばド液３０
６を滴下し焼き固めてポリイミド３０６′とする。この
ポリイミド膜３０６はポリイミド膜の枠３０１をはみ出
ないよう、かつ出来るだけ厚く滴下するのが望ましい。
。その後ポリイミド族の枠３０１内にポリイばド液３０
６を滴下し焼き固めてポリイミド３０６′とする。この
ポリイミド膜３０６はポリイミド膜の枠３０１をはみ出
ないよう、かつ出来るだけ厚く滴下するのが望ましい。
然る後にモールド樹脂３０７で封止を行ったものが第３
図である。
図である。
これによりやはり９０〜１５０μｍの厚さのポリイミド
３０６′が形成できるので高エネルギーのα線も充分阻
止できる。しかも第１図のようにポリイミド３０６．３
０１がボンディング接続部３０８を覆っていないのでボ
ンディング接続強度を損うこともない。
３０６′が形成できるので高エネルギーのα線も充分阻
止できる。しかも第１図のようにポリイミド３０６．３
０１がボンディング接続部３０８を覆っていないのでボ
ンディング接続強度を損うこともない。
以上本発明はα線阻止材料としてボリイオド樹脂の実施
例で説明したが、ポリイミド樹脂だけでなくシリコーン
樹脂でも又他の材料でもよい。又、半導体としてシリコ
ンを用いた例を述べたが、他の半導体材料で構成したデ
バイスで４よい。
例で説明したが、ポリイミド樹脂だけでなくシリコーン
樹脂でも又他の材料でもよい。又、半導体としてシリコ
ンを用いた例を述べたが、他の半導体材料で構成したデ
バイスで４よい。
以上、本発明の実施例としてα線阻止材料を滴下する場
所に、α線阻止材料となす角度がチップ表面の保ＩＩＩ
ＩＮとα線阻止材料となす接触角より／Ｊ％さい材料を
予め塗布したり、粋を作ったりして、α線阻止材料の流
れを防ぐ例を述べた。しかし本発明は単にこのような場
合のみでなく、滴下する場所の接触角より大きな接触角
となる物質を、α線阻止材料を付着する必要のない所に
予め付けておいて、滴下したα線阻止材料の拡がりを防
いでもよい。
所に、α線阻止材料となす角度がチップ表面の保ＩＩＩ
ＩＮとα線阻止材料となす接触角より／Ｊ％さい材料を
予め塗布したり、粋を作ったりして、α線阻止材料の流
れを防ぐ例を述べた。しかし本発明は単にこのような場
合のみでなく、滴下する場所の接触角より大きな接触角
となる物質を、α線阻止材料を付着する必要のない所に
予め付けておいて、滴下したα線阻止材料の拡がりを防
いでもよい。
第４図は上記実施例を示すものである。即ち第４図（Ａ
）のようにシリコン基板４０１の上に絶縁膜４０２やア
ルミニウム配＠４０３などが形成されたシリコンウエノ
・上に於て、α線阻止材料を付けたくない所にポリイミ
ド膜４０４を約３μｍの厚さに付ける。このポリイミド
１Ｉ４０４は前例同様、液状の材料を用い、前記シリコ
ンウエノ・上に回転塗布し、通常のフォトレジスト法で
選択エツチングをした後、前例とは異なり、２５０〜３
００℃で完全に硬化させてしまう。完全硬化したポリイ
ξド換４０４はシリコーン樹脂との接触角が、通常の二
酸化シリコンや窒化シリコン膜で形成されて、いる絶縁
膜４０２とシリコーン樹脂となす接触角より大きくなる
。そこで第４図ＣＢ＞のように、前記（Ａ）の工程終了
后シリコンウェハをチップ４０５に個片化し、金−シリ
コン共晶材４０６でペースリボン４０７に接着させた後
、３０μｍφの細い金線４０８を用いてボンディング接
続し、その後シリコーン樹脂液４０９を滴下すると、こ
の完全硬化したポリイミド膜４０４の内側でシリコーン
樹脂４０９を図のように盛り上げることができる。以下
このシリコーン樹脂４０４を熱硬化させモールド材で封
止すれば、シリコーン樹脂４０４がボンディング接続部
４１０に及ぶことなく、モールド封止が可能となる。
）のようにシリコン基板４０１の上に絶縁膜４０２やア
ルミニウム配＠４０３などが形成されたシリコンウエノ
・上に於て、α線阻止材料を付けたくない所にポリイミ
ド膜４０４を約３μｍの厚さに付ける。このポリイミド
１Ｉ４０４は前例同様、液状の材料を用い、前記シリコ
ンウエノ・上に回転塗布し、通常のフォトレジスト法で
選択エツチングをした後、前例とは異なり、２５０〜３
００℃で完全に硬化させてしまう。完全硬化したポリイ
ξド換４０４はシリコーン樹脂との接触角が、通常の二
酸化シリコンや窒化シリコン膜で形成されて、いる絶縁
膜４０２とシリコーン樹脂となす接触角より大きくなる
。そこで第４図ＣＢ＞のように、前記（Ａ）の工程終了
后シリコンウェハをチップ４０５に個片化し、金−シリ
コン共晶材４０６でペースリボン４０７に接着させた後
、３０μｍφの細い金線４０８を用いてボンディング接
続し、その後シリコーン樹脂液４０９を滴下すると、こ
の完全硬化したポリイミド膜４０４の内側でシリコーン
樹脂４０９を図のように盛り上げることができる。以下
このシリコーン樹脂４０４を熱硬化させモールド材で封
止すれば、シリコーン樹脂４０４がボンディング接続部
４１０に及ぶことなく、モールド封止が可能となる。
更に又本願は、このようなα線阻止材料を補助材料とし
て使わすに１半導体ウェハ上の絶縁膜そのもののα線阻
止材料に対する接触角を選択的に変えてやることＫより
、α線阻止材料を所望の位置のみに選択的に付けてやる
技術も包含する。
て使わすに１半導体ウェハ上の絶縁膜そのもののα線阻
止材料に対する接触角を選択的に変えてやることＫより
、α線阻止材料を所望の位置のみに選択的に付けてやる
技術も包含する。
例えば第５図のように半導体ウェハ５０１にて二酸化シ
リコン膜５０２上に通常のホトレジスト膜を選択的に形
成し、弗素系のガスのプラズマの中に入れると、二酸化
シリコン５０２とシリコーン樹脂５０３との接触角を変
えることができる。
リコン膜５０２上に通常のホトレジスト膜を選択的に形
成し、弗素系のガスのプラズマの中に入れると、二酸化
シリコン５０２とシリコーン樹脂５０３との接触角を変
えることができる。
そこで第５図にてα線防止材料としてのシリコーン樹脂
５０３を付けたくない場所５０４を弗素系プラズマにさ
らした彼、シリニーン１Ｍ脂液を滴下すると、プラズマ
にさらされなかった場所、即ちホトレジスを朕で榎って
おいた場所５′０５にのみシリコーン樹脂液が広がり、
それを熱硬化させると第５図の断面図の如くシリコーン
樹脂５０３を選択的に付けることができる。その彼モー
ルド材料で封止を行えばよい。
５０３を付けたくない場所５０４を弗素系プラズマにさ
らした彼、シリニーン１Ｍ脂液を滴下すると、プラズマ
にさらされなかった場所、即ちホトレジスを朕で榎って
おいた場所５′０５にのみシリコーン樹脂液が広がり、
それを熱硬化させると第５図の断面図の如くシリコーン
樹脂５０３を選択的に付けることができる。その彼モー
ルド材料で封止を行えばよい。
以上シリコーン樹脂、ポリイミド樹脂にて本願内容を例
示して来たが、要するに本願は下地との接触角を他と異
なるようにして選択的に所望の位置のみにα！！阻止材
料を形成する技術すべてを包含するものである。
示して来たが、要するに本願は下地との接触角を他と異
なるようにして選択的に所望の位置のみにα！！阻止材
料を形成する技術すべてを包含するものである。
尚ここで云う接触角は前述の通り自由端と壁面とのなす
角度であるが、本実施例では表面張力。
角度であるが、本実施例では表面張力。
重力が重畳しているので必ずしも自由端のような角度で
熱硬化しているわけではないことを付記しておく。
熱硬化しているわけではないことを付記しておく。
第１図は比較のために示す従来の構造を説明する断面図
であり、第２図（Ａ）〜（Ｃ）は本発明の第１の実施例
の工程を説明する断面図、第３図は本発明の第２の実施
例を示す断面図、第４図（Ａ）。 （Ｂ）、第５図は本発明の第３．第４の実施例を示す断
面図である。 主な記号の説明 １０１．４０１・・・・・・シリコン基板、１０２，４
０２・・・・・・絶縁膜、１０３，４０３・旧・・アル
ミニウム配麹、１０４・・・・・・絶縁膜１１ｊｌ、１
０５・・・・・・セラミ。 クケース、１０６１３０４．４０６・・団゛金７リコン
共晶材、１０７，３０５，４０８・・°・・°金線、１
０８・・・・・・シリコーン樹脂、１０９−．２０７，
３０８゜４゛ｌＯ°゛°゛°°ｌＯ°゛°゛°°ボｙデ
イング接続・・ポリイミド膜、２０２，５０１・・・°
°°ウニノー、２０３゜３０２．４０５・・・・・・チ
ップ、２０４．３０３ｔ４０８・・・・・・ペースリボ
ン、２０５・・・・・・ポリインド、２０６．３０７・
・°・・・モールド樹脂、３０１・・・・・・ポリイミ
ド膜の枠、３０６・・・・・・ポリイミド液、４０４・
・・・・・完全硬化したポリイミド膜、４０９．５０３
・・・・・・シリコーン樹脂、５０２°°°・°・二酸
化シリコン、５０４・・・・・・シリコーン樹脂をつけ
たくない場所、５０５・・・・・・ホトレジストで覆っ
ておいた場所、である。
であり、第２図（Ａ）〜（Ｃ）は本発明の第１の実施例
の工程を説明する断面図、第３図は本発明の第２の実施
例を示す断面図、第４図（Ａ）。 （Ｂ）、第５図は本発明の第３．第４の実施例を示す断
面図である。 主な記号の説明 １０１．４０１・・・・・・シリコン基板、１０２，４
０２・・・・・・絶縁膜、１０３，４０３・旧・・アル
ミニウム配麹、１０４・・・・・・絶縁膜１１ｊｌ、１
０５・・・・・・セラミ。 クケース、１０６１３０４．４０６・・団゛金７リコン
共晶材、１０７，３０５，４０８・・°・・°金線、１
０８・・・・・・シリコーン樹脂、１０９−．２０７，
３０８゜４゛ｌＯ°゛°゛°°ｌＯ°゛°゛°°ボｙデ
イング接続・・ポリイミド膜、２０２，５０１・・・°
°°ウニノー、２０３゜３０２．４０５・・・・・・チ
ップ、２０４．３０３ｔ４０８・・・・・・ペースリボ
ン、２０５・・・・・・ポリインド、２０６．３０７・
・°・・・モールド樹脂、３０１・・・・・・ポリイミ
ド膜の枠、３０６・・・・・・ポリイミド液、４０４・
・・・・・完全硬化したポリイミド膜、４０９．５０３
・・・・・・シリコーン樹脂、５０２°°°・°・二酸
化シリコン、５０４・・・・・・シリコーン樹脂をつけ
たくない場所、５０５・・・・・・ホトレジストで覆っ
ておいた場所、である。
Claims (2)
- （１）絶縁物や導体配線層等で覆われた半導体チップ上
の少なくとも一部にα線阻止材料を滴下し、硬化した構
造に於て、該α線阻止材料として、骸αｍ阻止材料が液
状の時、該半導体チップ上の少なくとも一部と該αａｍ
止材料液との接触角が他のチップ表面となす角度と異な
るような構造にした事を特徴とする半導体装置。 - （２）絶縁物及び導体配線層等で覆われた半導体チップ
上の少なくとも一部を液状のα線阻止材料とのなす接触
角が他のチップ面とのなす角と異なるようＫして、＃ａ
α線阻止材料滴下する工程と、該α１ｌａｌ止材料を硬
化させる工程とを具備することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190294A JPS5891662A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190294A JPS5891662A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891662A true JPS5891662A (ja) | 1983-05-31 |
| JPS6211508B2 JPS6211508B2 (ja) | 1987-03-12 |
Family
ID=16255770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190294A Granted JPS5891662A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221630A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | 半導体装置 |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| JP2005510084A (ja) * | 2001-11-23 | 2005-04-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス、及び集積回路を包む方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776869U (ja) * | 1980-10-29 | 1982-05-12 | ||
| JPS5860545A (ja) * | 1981-10-06 | 1983-04-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1981
- 1981-11-27 JP JP56190294A patent/JPS5891662A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776869U (ja) * | 1980-10-29 | 1982-05-12 | ||
| JPS5860545A (ja) * | 1981-10-06 | 1983-04-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| JPS63221630A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005510084A (ja) * | 2001-11-23 | 2005-04-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス、及び集積回路を包む方法 |
| JP2010147500A (ja) * | 2001-11-23 | 2010-07-01 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6211508B2 (ja) | 1987-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6953995B2 (en) | Hermetic chip in wafer form | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
| US5008733A (en) | Semiconductor device | |
| US6507122B2 (en) | Pre-bond encapsulation of area array terminated chip and wafer scale packages | |
| JP3485513B2 (ja) | 半導体装置の製造方法 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPS5828860A (ja) | 半導体装置及びその製造方法 | |
| JPH04211150A (ja) | 回路基板装置 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JP3099864B2 (ja) | 半導体素子を有する回路装置及びその製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JPH1187572A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH0563112A (ja) | 半導体装置 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| KR100668809B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JPH06342817A (ja) | 半導体装置 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| US6429537B2 (en) | Semiconductor component with method for manufacturing | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS63107145A (ja) | フリツプチツプ | |
| JP2000216202A (ja) | Ｂｇａ用テ―プキャリアおよびこれを用いた半導体装置 |