JPS5851412B2 - 半導体装置の微細加工方法 - Google Patents
半導体装置の微細加工方法Info
- Publication number
- JPS5851412B2 JPS5851412B2 JP3219575A JP3219575A JPS5851412B2 JP S5851412 B2 JPS5851412 B2 JP S5851412B2 JP 3219575 A JP3219575 A JP 3219575A JP 3219575 A JP3219575 A JP 3219575A JP S5851412 B2 JPS5851412 B2 JP S5851412B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- etching
- mask
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は表面に凹凸もしくは段差（以下まとめで段差と
いう）を有する半導体基板もしくは配線基板（以下まと
めて配線基板という）に対して、ホトエツチングによっ
て表面にエツチング加工を行う際に、配線基板表面の段
差の影響によってエツチングの加工精度が低下すること
を防ぎ、平坦な配線基板に対する場合と同程度の加工精
度を保つ方法を提供するものである。
いう）を有する半導体基板もしくは配線基板（以下まと
めて配線基板という）に対して、ホトエツチングによっ
て表面にエツチング加工を行う際に、配線基板表面の段
差の影響によってエツチングの加工精度が低下すること
を防ぎ、平坦な配線基板に対する場合と同程度の加工精
度を保つ方法を提供するものである。
第１図によって本発明の方法ならびにその効果を説明す
る。
る。
第１図ａに示すように、表面に段差を有する配線基板２
１の上に熱酸化法、化学蒸着、真空蒸着、スパッタ法な
どによって形成された絶絶物もしくは導体の層２２の表
面に、その上表面が平坦になるような十分厚い塗布被膜
２７を加工層として形成する。
１の上に熱酸化法、化学蒸着、真空蒸着、スパッタ法な
どによって形成された絶絶物もしくは導体の層２２の表
面に、その上表面が平坦になるような十分厚い塗布被膜
２７を加工層として形成する。
塗布被膜２７としては高分子樹脂や低融点ガラス、シリ
カフィルムなどがある。
カフィルムなどがある。
次いで第１図すの如く、Ａｌ、Ｃｒ 、Ｍｏ 、Ｔｉな
どの薄い金属もしくはその酸化物などからなる光を透過
しにくい層２８（以下遮光層という）を形成し、さらに
その上にホトレジストなどからなるマスク層２３を被着
した後に、ホトマスク２４を通して露光する。
どの薄い金属もしくはその酸化物などからなる光を透過
しにくい層２８（以下遮光層という）を形成し、さらに
その上にホトレジストなどからなるマスク層２３を被着
した後に、ホトマスク２４を通して露光する。
このとき遮光層２８の表面は平坦であり、かつ光を透過
しにくいため、下地配線基板表面の段差による光の反射
などの悪影響もなく、マスク層２３はホトマスク２４の
パターンに忠実に露光される。
しにくいため、下地配線基板表面の段差による光の反射
などの悪影響もなく、マスク層２３はホトマスク２４の
パターンに忠実に露光される。
従って、第１図Ｃに示すように、現象処理によって形成
されるマスク層２３の開口部の幅は、ホトマスク２４の
黒部２５の幅Ｗ１にほぼ等しい値となる。
されるマスク層２３の開口部の幅は、ホトマスク２４の
黒部２５の幅Ｗ１にほぼ等しい値となる。
さらにこのマスク層２３をマスクとして遮光層２８をエ
ツチングして開口を形成するが、遮光層は薄いために、
加工精度は低下せず、開口の幅はやはりＷｌとなる。
ツチングして開口を形成するが、遮光層は薄いために、
加工精度は低下せず、開口の幅はやはりＷｌとなる。
遮光層２８をマスクとして、プラズマエツチングによっ
て塗布被膜２７をエツチングして開口を形成する。
て塗布被膜２７をエツチングして開口を形成する。
プラズマエツチングの方法としては特にイオンビームエ
ツチングもしくはスパッタエツチング（逆スパツタリン
グともいう）が適当である。
ツチングもしくはスパッタエツチング（逆スパツタリン
グともいう）が適当である。
これらのエツチング方法によれば、塗布被膜２７に開口
を形成する際に、アンダーカットの生することもなく、
開口の側壁は遮光層２８の表面に対してほぼ垂直となる
。
を形成する際に、アンダーカットの生することもなく、
開口の側壁は遮光層２８の表面に対してほぼ垂直となる
。
従って、塗布被膜２７に形成された開口の幅Ｗ２はホト
マスク２４の黒部２５の幅Ｗ１に非常に近い値となる。
マスク２４の黒部２５の幅Ｗ１に非常に近い値となる。
この後塗布被膜２７をマスクとして絶縁物もしくは導体
の層２２をエツチングすると、形成される開口の幅Ｗ３
はＷ２に近く、シたがってホトマスク２４の黒部２５の
幅Ｗ１にほぼ等しくなる。
の層２２をエツチングすると、形成される開口の幅Ｗ３
はＷ２に近く、シたがってホトマスク２４の黒部２５の
幅Ｗ１にほぼ等しくなる。
次いで塗布被膜２７を除去すればよい。
以上のように本発明の方法を用いて、ホトエツチング法
によって配線基板２１の表面の微細加工を行うと、従来
法のような配線基板２１の表面の段差による悪影響を受
けることもなく、平坦な配線基板表面に対するのと同程
度の加工精度を保つことができる。
によって配線基板２１の表面の微細加工を行うと、従来
法のような配線基板２１の表面の段差による悪影響を受
けることもなく、平坦な配線基板表面に対するのと同程
度の加工精度を保つことができる。
すなわち、遮光層を用いない従来法では段差を有する配
線基板に対する加工を行う場合は、段差部に入射した光
が、配線基板表面に斜に入射し、ホトマスク１４の黒部
１５の下のマスク層１３を感光させ、たとえばネガ型フ
ォトレジストの場合、開口部寸法はパターン寸法より小
さくなる。
線基板に対する加工を行う場合は、段差部に入射した光
が、配線基板表面に斜に入射し、ホトマスク１４の黒部
１５の下のマスク層１３を感光させ、たとえばネガ型フ
ォトレジストの場合、開口部寸法はパターン寸法より小
さくなる。
この状態を第２図に示す。このことから、たとえばＳｉ
ウェハー上でＫＴＦＲ（商品名）を用いての開口寸法は
５〜６μ幅が限度であり、本発明の方法ではＶｖｌは２
〜３μ以上でよく、加工精度はほぼ２倍に向上する。
ウェハー上でＫＴＦＲ（商品名）を用いての開口寸法は
５〜６μ幅が限度であり、本発明の方法ではＶｖｌは２
〜３μ以上でよく、加工精度はほぼ２倍に向上する。
なお１２はマスク層下部の絶縁物もしくは導体層である
。
。
本発明で塗布被膜２７が光を通しにくい場合は遮光層２
８は必ずしも必要でない。
８は必ずしも必要でない。
また、マスク層２３としてポジ型フォトレジストを用い
た場合もほぼ同様の効果が得られる。
た場合もほぼ同様の効果が得られる。
次に一つの実施例によりさらに具体的説明をする。
第１図を参照する。表面に段差を有する配線基板２１上
に被着されたＡｌ、Ｍｏ 、Ｐｔ 、Ｔｉなとの金属ま
たはその合金などからなる導体層２２をホトエツチング
によって加工するために、ポリイミド樹脂やホトレジス
トなどの高分子樹脂もしくは低融点ガラスなどの塗布被
膜２７を形成した状態を示す。
に被着されたＡｌ、Ｍｏ 、Ｐｔ 、Ｔｉなとの金属ま
たはその合金などからなる導体層２２をホトエツチング
によって加工するために、ポリイミド樹脂やホトレジス
トなどの高分子樹脂もしくは低融点ガラスなどの塗布被
膜２７を形成した状態を示す。
平坦部での塗布被膜２７の厚さは配線基板の段差の高さ
と同等以上の値が適当である。
と同等以上の値が適当である。
次に第１図の如＜１０００〜８０００人程度の厚さのＡ
ｌ、Ｔｉ 、Ｍｏ 、Ｎｉ 、Ｗなどの金属もしくはそ
の酸化物からなる遮光層２８を被着し、さらにその上に
ＫＴＦＲ，ＯＭＲ（いずれも商品名）などのホトレジス
トからなるマスク層２３を形成し、ホトマスク２４を重
ねて露光、現像する。
ｌ、Ｔｉ 、Ｍｏ 、Ｎｉ 、Ｗなどの金属もしくはそ
の酸化物からなる遮光層２８を被着し、さらにその上に
ＫＴＦＲ，ＯＭＲ（いずれも商品名）などのホトレジス
トからなるマスク層２３を形成し、ホトマスク２４を重
ねて露光、現像する。
次にＣの如く、マスク層２３によって遮光層２８をエツ
チングし加工する。
チングし加工する。
次にｄに示すようにスパッタエツチングもしくはイオン
ビームエツチングによって、塗布被膜２７をエツチング
する。
ビームエツチングによって、塗布被膜２７をエツチング
する。
エツチングのためのガスは塗布被膜２７が高分子樹脂で
ある場合、圧力が５×１Ｏ−２Ｔｏｒｒ〜５×１Ｏ−５
ＴｏｒｒのＡｒもしくは０２、あるはその混合ガスが適
当であり、塗布被膜２７が低融点ガラスである場合は圧
力が５Ｘ１０−”Ｔｏｒｒ〜５Ｘ１０−”ＴｏｒｒのＡ
ｒもしくはフレオンガスもしくはその混合ガスが適当で
ある。
ある場合、圧力が５×１Ｏ−２Ｔｏｒｒ〜５×１Ｏ−５
ＴｏｒｒのＡｒもしくは０２、あるはその混合ガスが適
当であり、塗布被膜２７が低融点ガラスである場合は圧
力が５Ｘ１０−”Ｔｏｒｒ〜５Ｘ１０−”ＴｏｒｒのＡ
ｒもしくはフレオンガスもしくはその混合ガスが適当で
ある。
次にｅに示すように塗布被膜２７をマスクとして導体層
２２をエツチングする。
２２をエツチングする。
従来法では第２図に示すようにホトマスク１４黒部の幅
Ｌ１が５〜６μ以上でないと、導体層１２に開口をあけ
ることは困難であり、かつ加工精度も低かったが本発明
の方法によればホトマスク２４の黒部２５の幅Ｗ１は塗
布被膜２７の厚さの１，５倍以上であればよく、通常は
２〜３μ以上であれば開孔２９の形成は可能で、かつ加
工精度も高い。
Ｌ１が５〜６μ以上でないと、導体層１２に開口をあけ
ることは困難であり、かつ加工精度も低かったが本発明
の方法によればホトマスク２４の黒部２５の幅Ｗ１は塗
布被膜２７の厚さの１，５倍以上であればよく、通常は
２〜３μ以上であれば開孔２９の形成は可能で、かつ加
工精度も高い。
マスク層２３としてポジ型フォトレジストを用いるとホ
トマスクのパターンに対する開口とそうでない部分との
関係が、ネガタイプホトレジストを用いた場合と逆にな
るだけであってやはり同じ効果が得られる。
トマスクのパターンに対する開口とそうでない部分との
関係が、ネガタイプホトレジストを用いた場合と逆にな
るだけであってやはり同じ効果が得られる。
また導体層２２のかわりに絶縁層をエツチング加工する
場合も同様である。
場合も同様である。
第１図は本発明の詳細な説明する図、第２図は従来法の
欠点を示す図である。
欠点を示す図である。
Claims (1)
- １ 表面に段差を有する半導体基板もしくは配線基板に
対してホトエツチングによって表面に加工を行う微細加
工法において、該半導体基板もしくは配線基板上に少な
くとも該段差の高さに等しい厚さの加工層を形成して表
面を平坦化する工程、ついで該加工層上にエツチングを
行うための所望の形状のマスク層を形成する工程、プラ
ズマエツチング法を用い該マスク層によってその下の加
工層をエツチングする工程、および該加工層をマスクと
して該半導体基板もしくは配線基板をエツチング加工す
る工程を含み、且つ該マスク層および該加工層の少なく
ともいずれかが遮光性を有することを特徴とする半導体
装置の微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219575A JPS5851412B2 (ja) | 1975-03-19 | 1975-03-19 | 半導体装置の微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219575A JPS5851412B2 (ja) | 1975-03-19 | 1975-03-19 | 半導体装置の微細加工方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59180514A Division JPS6084820A (ja) | 1984-08-31 | 1984-08-31 | 微細加工方法 |
| JP18051584A Division JPS6074437A (ja) | 1984-08-31 | 1984-08-31 | 半導体装置の微細加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51107775A JPS51107775A (en) | 1976-09-24 |
| JPS5851412B2 true JPS5851412B2 (ja) | 1983-11-16 |
Family
ID=12352110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3219575A Expired JPS5851412B2 (ja) | 1975-03-19 | 1975-03-19 | 半導体装置の微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851412B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188117U (ja) * | 1986-05-21 | 1987-11-30 | ||
| JPH0582012U (ja) * | 1992-04-10 | 1993-11-05 | ティーディーケイ株式会社 | 磁気シールド型面実装コイル装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151338A (en) * | 1979-05-16 | 1980-11-25 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
| JPS5793526A (en) * | 1980-12-03 | 1982-06-10 | Comput Basic Mach Technol Res Assoc | Forming method for thin film pattern |
| JPS57106033A (en) * | 1980-12-23 | 1982-07-01 | Fujitsu Ltd | Formation of mask |
| DE3102647A1 (de) * | 1981-01-27 | 1982-08-19 | Siemens AG, 1000 Berlin und 8000 München | Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen |
| JPS57130430A (en) * | 1981-02-06 | 1982-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Pattern formation |
| JPS57186335A (en) * | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
| JPS583232A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | パタ−ン形成方法 |
| JPS5867028A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5888815A (ja) * | 1981-11-20 | 1983-05-27 | Nec Corp | 薄膜磁気ヘツドの製造方法 |
| JPS60167428A (ja) * | 1984-02-10 | 1985-08-30 | Mitsubishi Electric Corp | 微細加工方法 |
| JPS6074437A (ja) * | 1984-08-31 | 1985-04-26 | Hitachi Ltd | 半導体装置の微細加工方法 |
| JPS6084820A (ja) * | 1984-08-31 | 1985-05-14 | Hitachi Ltd | 微細加工方法 |
| US7153784B2 (en) | 2004-04-20 | 2006-12-26 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
-
1975
- 1975-03-19 JP JP3219575A patent/JPS5851412B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188117U (ja) * | 1986-05-21 | 1987-11-30 | ||
| JPH0582012U (ja) * | 1992-04-10 | 1993-11-05 | ティーディーケイ株式会社 | 磁気シールド型面実装コイル装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51107775A (en) | 1976-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722878A (en) | Photomask material | |
| US4174219A (en) | Method of making a negative exposure mask | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| US4661426A (en) | Process for manufacturing metal silicide photomask | |
| US3816223A (en) | Fabrication mask using rare earth orthoferrites | |
| JPS6252550A (ja) | フオトマスク材料 | |
| JP2020140106A (ja) | フォトマスクブランク、フォトマスクブランクの製造方法、フォトマスクの製造方法及び表示装置の製造方法 | |
| JPH0463349A (ja) | フォトマスクブランクおよびフォトマスク | |
| JPS6111749A (ja) | フオトマスクブランク | |
| US4239787A (en) | Semitransparent and durable photolithography masks | |
| JPS6358446A (ja) | パタ−ン形成方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS6084820A (ja) | 微細加工方法 | |
| JPS6074437A (ja) | 半導体装置の微細加工方法 | |
| JPS59128540A (ja) | フオトマスク | |
| JPS61204933A (ja) | 半導体装置の製造方法 | |
| JPS6024933B2 (ja) | 電子線感応性無機レジスト | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPH0366656B2 (ja) | ||
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH04304452A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JPS60140347A (ja) | フオトマスク | |
| JPS59138334A (ja) | 微細パタ−ンの形成方法 | |
| JPS58199525A (ja) | Ｘ線用マスク | |
| JPS5827655B2 (ja) | アパ−チャ絞りの製造方法 |