JPS5849049B2 - Pulse sending circuit - Google Patents
Pulse sending circuitInfo
- Publication number
- JPS5849049B2 JPS5849049B2 JP54061758A JP6175879A JPS5849049B2 JP S5849049 B2 JPS5849049 B2 JP S5849049B2 JP 54061758 A JP54061758 A JP 54061758A JP 6175879 A JP6175879 A JP 6175879A JP S5849049 B2 JPS5849049 B2 JP S5849049B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- amplitude
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
この発明は例えばパルス中継器に用いられ、出カパルス
符号列の単位パルスのパルス面積(パルス振幅×パルス
幅)が一定となるように構成されたパルス送出回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse sending circuit that is used, for example, in a pulse repeater and is configured so that the pulse area (pulse amplitude x pulse width) of a unit pulse of an output pulse code string is constant. be.
従来のパルス送出回路は第1図に示すようにパルス入力
端子11よりの入カパルスはパルス整形回路12で波形
整形され、その出力はパルス増幅回路13で増幅され、
パルス出力端子14より送出される。In the conventional pulse sending circuit, as shown in FIG. 1, an input pulse from a pulse input terminal 11 is waveform-shaped by a pulse shaping circuit 12, and its output is amplified by a pulse amplifying circuit 13.
It is sent out from the pulse output terminal 14.
このように従来のパルス送出回路では出力パルスの波形
を安定化制御することは行われていなかった。As described above, the conventional pulse sending circuit does not perform stabilization control on the waveform of the output pulse.
PCM伝送用再生中継器の再生回路のように高精度・高
安定な送出波形特性の要求されるパルス再生回路に第1
図に示したパルス送出回路が用いられた場合、出力パル
ス幅の変動、パルス振幅の変動が発生し、これにより次
段の中継器の動作特性が劣化するという欠点があった。The first choice for pulse regeneration circuits that require high precision and highly stable transmission waveform characteristics, such as regeneration circuits for regenerative repeaters for PCM transmission.
When the pulse sending circuit shown in the figure is used, there is a drawback that variations in output pulse width and pulse amplitude occur, which deteriorates the operating characteristics of the next-stage repeater.
この発明はこのような欠点を解決するため、パルス幅変
動及びパルス振幅変動によるパルス面積(パルス幅×パ
ルス振幅)の変動を検出し、出力パルスの面積を一定に
保つようにパルス送出回路を制御する。In order to solve these drawbacks, this invention detects fluctuations in the pulse area (pulse width x pulse amplitude) due to pulse width fluctuations and pulse amplitude fluctuations, and controls the pulse sending circuit to keep the area of the output pulse constant. do.
前記パルス面積の変動の検出のために出力パルス列の平
均電圧及び振幅が平均値検出回路及び振幅検出回路で検
出される。In order to detect variations in the pulse area, the average voltage and amplitude of the output pulse train are detected by an average value detection circuit and an amplitude detection circuit.
この検出された平均電圧の変動量及び振幅の変動量をそ
れぞれ第1及び第2の変動量検出回路で検出し、この検
出した変動量に応じて出力パルスの振幅及び幅を制御し
て出力パルス列の平均電圧がほゾ一定値になるようにさ
れる。The detected average voltage variation amount and amplitude variation amount are detected by first and second variation detection circuits, respectively, and the amplitude and width of the output pulse are controlled according to the detected variation amount to output a pulse train. The average voltage is made to be a constant value.
次に第2図以下の図面を参照してこの発明によるパルス
送出回路の実施例を説明しよう。Next, an embodiment of the pulse sending circuit according to the present invention will be described with reference to FIG. 2 and the following drawings.
パルス送出回路15に端子11からパルスが与えられ、
パルス送出回路15はその人カパルスと対応したパルス
を出力端子14に送出する。A pulse is given to the pulse sending circuit 15 from the terminal 11,
The pulse sending circuit 15 sends out a pulse corresponding to the person's pulse to the output terminal 14.
パルス送出回路15はパルス波形整形、パルス増幅、パ
ルス波形変換などの少くとも一つの機能をもつものとす
る。The pulse sending circuit 15 is assumed to have at least one function such as pulse waveform shaping, pulse amplification, and pulse waveform conversion.
この例ではパルス整形回路12及びパルス増幅回路13
でパルス送出回路15が構成される。In this example, a pulse shaping circuit 12 and a pulse amplifying circuit 13
The pulse sending circuit 15 is configured.
また入力或いは出力パルス列の平均値が一定し、つまり
マーク率が一定であり、例えば直流を含ま?、平均レベ
ルがゼロであるものが用いられる。Also, the average value of the input or output pulse train is constant, that is, the mark rate is constant, and for example, does it include DC? , whose average level is zero is used.
第2図はパルス幅を制御する回路構成部を示すものでパ
ルス入力端子11とパルス送出回路15との間にパルス
幅制御回路16が挿入される。FIG. 2 shows a circuit component for controlling the pulse width, and a pulse width control circuit 16 is inserted between the pulse input terminal 11 and the pulse sending circuit 15.
また出力端子14の出力パルス列は平均値検出回路11
に供給されて平均電圧が検出される。In addition, the output pulse train of the output terminal 14 is transmitted to the average value detection circuit 11.
and the average voltage is detected.
その検出された平均電圧の変動量が第1の変動量検出回
路18で検出され、その検出された変動量によりパルス
幅制御回路16が制御される。The amount of variation in the detected average voltage is detected by the first variation detection circuit 18, and the pulse width control circuit 16 is controlled by the detected amount of variation.
パルス幅変動及びパルス振幅変動について2値パルス列
で考えると、“l 2+ , ft Q”が等確率で発
生するとすれば、パルス幅が第3図Aの実線の状態から
点線のように広がると、平均値は■から■hと大になる
。Considering pulse width fluctuations and pulse amplitude fluctuations in terms of a binary pulse train, if "l 2+ , ft Q" occurs with equal probability, then if the pulse width expands from the solid line in Figure 3A to the dotted line, then The average value increases from ■ to ■h.
逆に1点鎖線のように狭くなると平均値はvlと小さく
なる。On the other hand, when the distance becomes narrower as shown by the one-dot chain line, the average value becomes as small as vl.
パルス振幅が第3図Bの実線の状態から点線で示すよう
に高くなると、平均値■から■hと大きくなり、逆に1
点鎖線のように低くなると、平均値は■lと小さくなる
。When the pulse amplitude increases from the solid line in Figure 3B to the dotted line, the average value increases from ■ to ■h, and vice versa.
When the value decreases as shown by the dotted chain line, the average value becomes small to ■l.
従って出力パルス列のパルス振幅又はパルス幅、第2図
においてはパルス幅のが変動すると平均値検出回路1T
の出力パルスが変化する。Therefore, if the pulse amplitude or pulse width of the output pulse train changes, in Fig. 2, the average value detection circuit 1T
The output pulse of changes.
平均値検出回路17で検出した出力パルス列の平均値は
第1の変動量検出回路18で初期設定した基準値と比較
され、平均値の変動量が検出される。The average value of the output pulse train detected by the average value detection circuit 17 is compared with a reference value initially set by the first fluctuation amount detection circuit 18, and the amount of fluctuation in the average value is detected.
パルス幅制御回路16ではこの検出された平均値の変動
量を減少させるようにパルス幅が変化される。The pulse width control circuit 16 changes the pulse width so as to reduce the amount of variation in the detected average value.
第4図に第2図の具体例を示す。FIG. 4 shows a specific example of FIG. 2.
パルス整形回路12とパルス制御回路16とを兼用した
場合でトランジスタ21及び22のエミッタは共通の抵
抗器23に接続されて接地され、トランジスタ21のベ
ースに端子11より入力パルスが与えられ、トランジス
タ22のベースに第1の変動量検出回路18の出力が供
給され、差動スイッチ回路として構成される。When the pulse shaping circuit 12 and the pulse control circuit 16 are used together, the emitters of the transistors 21 and 22 are connected to a common resistor 23 and grounded, an input pulse is given to the base of the transistor 21 from the terminal 11, and the emitters of the transistors 21 and 22 are connected to the common resistor 23 and grounded. The output of the first variation detection circuit 18 is supplied to the base of the circuit, and is configured as a differential switch circuit.
トランジスタ21のコレクタ出力は差動増幅回路を構成
するトランジスタ24,25のトランジスタのベースへ
供給され、そのトランジスタ24のコレクタは出力端子
14に供給される。The collector output of the transistor 21 is supplied to the bases of transistors 24 and 25 constituting the differential amplifier circuit, and the collector of the transistor 24 is supplied to the output terminal 14.
トランジスタ25のコレクタ出力は平均値検出回路11
のトランジスタ26のベースに供給される。The collector output of the transistor 25 is the average value detection circuit 11
is supplied to the base of transistor 26.
トランジスタ26のコレクタは抵抗器及びコンデンサの
並列回路よりなる時定数回路21を通じて正の電源端子
に接続され、そのコレクタは第1の変動量検出回路18
内において抵抗器28を通じて演算増幅器29へ接続さ
れる。The collector of the transistor 26 is connected to the positive power supply terminal through a time constant circuit 21 consisting of a parallel circuit of a resistor and a capacitor, and the collector is connected to the first fluctuation amount detection circuit 18.
It is connected to an operational amplifier 29 through a resistor 28 within the circuit.
この演算増幅器29には電源31から抵抗器を通じて設
定電圧が供給される。A set voltage is supplied to this operational amplifier 29 from a power supply 31 through a resistor.
演算増幅器29の出力がパルス制御回路16として作用
するトランジスタ22のベースに供給される。The output of operational amplifier 29 is fed to the base of transistor 22, which acts as pulse control circuit 16.
例えば出力端子14の出力パルス列のパルスの幅が犬に
なると、平均値検出回路11に供給されるパルス列の平
均値は下り、このパルス列の平均は時定数回路27で行
われ、この回路27がコレクタに接続されているため、
平均電圧は正常の状態よりも上昇する。For example, when the pulse width of the output pulse train of the output terminal 14 becomes dog, the average value of the pulse train supplied to the average value detection circuit 11 decreases, and this pulse train is averaged by the time constant circuit 27, which is the collector. Because it is connected to
The average voltage will rise above normal conditions.
この変動が第1の変動量検出回路18で検出され、その
演算増幅器29の出力電圧が低下し、パルス整形回路1
2の動作点が下り、トランジスタ21のコレクタに得ら
れるパルス幅は広がり、このパルスはトランジスタ24
で極性が反転されるため、出力端子14のパルスのパル
ス幅は狭くなり、よって出力パルス列の平均値は低下す
る。This fluctuation is detected by the first fluctuation amount detection circuit 18, and the output voltage of the operational amplifier 29 decreases, and the pulse shaping circuit 1
The operating point of transistor 24 decreases, the width of the pulse obtained at the collector of transistor 21 increases, and this pulse
Since the polarity is reversed at , the pulse width of the pulse at the output terminal 14 becomes narrower, and the average value of the output pulse train decreases.
正常状態より出力パルス列のパルスの幅が狭くなると前
述とは逆に動作して、出力パルスのパルス幅が広がる。When the pulse width of the output pulse train becomes narrower than in the normal state, the pulse width of the output pulse increases in the opposite manner to that described above.
このようにして出力パルスの幅が一定値に保持される。In this way, the width of the output pulse is held constant.
第4図の回路を利用して出力パルス列のパルス振幅の変
動を検出することも可能である。It is also possible to detect variations in pulse amplitude of the output pulse train using the circuit shown in FIG.
ただし、パルスがRZ波形の場合は振幅及び幅の変動に
対し、パルス幅を制御して一定値に保持できるが、パル
スがNRZ波形の場合はその幅の変動に対してのみこの
パルス幅の制御は有効である。However, if the pulse is an RZ waveform, the pulse width can be controlled and held at a constant value against fluctuations in amplitude and width, but if the pulse is an NRZ waveform, the pulse width can be controlled only against fluctuations in width. is valid.
第5図は通常パルス列の観測手段として用いるアイパタ
ンによりNRZパルスのパルス幅変動の様子を示したも
ので、破線あるいは一点鎖線で表わした幅変動を検出し
、パルス整形回路12の動作点を変化して実線のような
波形に制御する。FIG. 5 shows how the pulse width of an NRZ pulse changes using an eye pattern, which is normally used as a means of observing a pulse train.The width changes shown by the broken line or the dashed line are detected and the operating point of the pulse shaping circuit 12 is changed. to control the waveform as shown in the solid line.
■パルス送出回路15内で波形変換、例えば、NRZ波
形をRZ波形に変換する作用を設けた例を第6図に示す
。(2) FIG. 6 shows an example in which the pulse sending circuit 15 is provided with a function of converting a waveform, for example, converting an NRZ waveform into an RZ waveform.
第6図において第4図と対応する部分に同一符号を付け
てあり、入力端子11のNRZパルスはパルス整形回路
12内のアンド回路33へ供給され、またクロツクパル
スが端子10よりアンド回路33ヘコンデンサ34を通
じて供給される。In FIG. 6, the same reference numerals are given to the parts corresponding to those in FIG. 34.
アンド回路33及びコンデンサ34の接続点に第1の変
動量検出回路18の出力電圧が与えられる。The output voltage of the first variation detection circuit 18 is applied to the connection point between the AND circuit 33 and the capacitor 34 .
アンド回路33の反転出力及び非反転出力はパルス増幅
回路のトランジスタ24 .25のベースへそれぞれ供
給される。The inverted output and non-inverted output of the AND circuit 33 are connected to the transistors 24 . 25 bases each.
出力端子14のパルス列のパルス幅が第T図の実線35
より、点・線36のように広がると、平均値検出回路1
1で検出される平均値電圧は、第4図の場合と同様に大
きくなり、従って第1の変動量検出回路18の出力電圧
が減少する。The pulse width of the pulse train of the output terminal 14 is the solid line 35 in Figure T.
When the points and lines 36 spread out, the average value detection circuit 1
The average value voltage detected at 1 becomes large as in the case of FIG. 4, and therefore the output voltage of the first variation detection circuit 18 decreases.
よって例えば入力端子11のNRZパルスが第T図の実
線37の場合、これに対し、検出回路18の出力と重畳
されたクロツクが点線38の状態から、実線39の状態
に下り、よってゲート回路33の非反転出力パルス幅が
狭くなり、出力端子14のパルスは実線35のように戻
る。Therefore, for example, when the NRZ pulse at the input terminal 11 is indicated by the solid line 37 in FIG. The non-inverted output pulse width becomes narrower, and the pulse at the output terminal 14 returns to a solid line 35.
このようにパルス幅の変動が自動的に制御される。Pulse width fluctuations are thus automatically controlled.
第2の変動量検出回路の出力によりパルス幅ではなく、
パルス振幅を制御する回路について説明する。The output of the second fluctuation amount detection circuit determines not the pulse width but
A circuit for controlling pulse amplitude will be explained.
例えば第8図に第2図と対応する部分に同一符号を付け
て示すように第2の変動量検出回路18′の出力により
パルス振幅制御回路41を制御し、その制御回路41に
よりパルス増幅回路13力墳1脚されて出力パルスの振
幅が制御される。For example, as shown in FIG. 8 with the same reference numerals attached to parts corresponding to those in FIG. 13, the amplitude of the output pulse is controlled.
第9図にパルス振幅を制御する回路の具体例を、第6図
と対応する部分に同一符号を付けて示す。FIG. 9 shows a specific example of a circuit for controlling pulse amplitude, with the same reference numerals attached to parts corresponding to those in FIG. 6.
これは振幅検出回路として平均値検出回路11を使用し
た例である。This is an example in which the average value detection circuit 11 is used as the amplitude detection circuit.
クロツク端子10はアンド回路33に直接接続され、ト
ランジスタ24.25のエミツタの抵抗器は直接接地さ
れることなく、制御回路41のダイオード42を通じて
演算増幅器29の出力側に接続されると共にダイオード
43を通じて接地される。The clock terminal 10 is directly connected to the AND circuit 33, and the emitter resistors of the transistors 24 and 25 are connected to the output side of the operational amplifier 29 through the diode 42 of the control circuit 41, without being directly grounded, and through the diode 43. Grounded.
また振幅検出回路として作動する平均値検出回路17の
時定数回路27はトランジスタ26のエミツタ側に設け
られる。Further, a time constant circuit 27 of the average value detection circuit 17 which operates as an amplitude detection circuit is provided on the emitter side of the transistor 26.
例えば出力端子14のパルス振幅が犬となると、平均値
検出回路11に入力されるパルスの平均値が減少し、よ
って平均値検出回路1Tの検出平均電圧も減少する。For example, when the pulse amplitude at the output terminal 14 becomes a dog, the average value of the pulses input to the average value detection circuit 11 decreases, and therefore the average voltage detected by the average value detection circuit 1T also decreases.
このため演算増幅器29の出力電圧が上昇し、トランジ
スタ24、ダイオード42を通じて演算増幅器29に流
れる電流が減少し、つまり出力パルスの振幅が減少する
。Therefore, the output voltage of the operational amplifier 29 increases, and the current flowing to the operational amplifier 29 through the transistor 24 and the diode 42 decreases, that is, the amplitude of the output pulse decreases.
このようにして出力パルスの平均値は一定に保持される
。In this way the average value of the output pulses is kept constant.
この発明はパルス幅及びパルス振幅の両者を制御可能と
するものであり、基本的には第2図に示した回路にパル
ス振幅制御手段をも付け加えた構成を有するものである
。This invention makes it possible to control both pulse width and pulse amplitude, and basically has a configuration in which a pulse amplitude control means is added to the circuit shown in FIG.
その例を第10図に第2図及び第8図と対応する部分に
同一符号を付けて示す。An example thereof is shown in FIG. 10, in which parts corresponding to those in FIGS. 2 and 8 are given the same reference numerals.
この場合は振幅検出回路として尖頭値検出回路44を使
用した例であり、出力端子14のパルスの振幅を尖頭値
検出回路44で検出し、その検出振幅が設定値より変動
すると、第2の変動量検出回路18′で検出し、この検
出出力によりパルス振幅制御回路41を制御する。In this case, the peak value detection circuit 44 is used as the amplitude detection circuit, and the amplitude of the pulse at the output terminal 14 is detected by the peak value detection circuit 44, and if the detected amplitude fluctuates from the set value, the second The pulse amplitude control circuit 41 is controlled by the detection output.
この発明ではパルス幅と、パルス振幅とに対し、二つの
帰還制御回路が構成されるため、これ等帰還制御ループ
の応答時定数を互に異ならせる。In this invention, since two feedback control circuits are configured for pulse width and pulse amplitude, the response time constants of these feedback control loops are made to differ from each other.
この場合振幅制御に対するものの制御ループの時定数の
方を小さくする。In this case, the time constant of the control loop for amplitude control is made smaller.
つまりパルス幅に対する制御ループの時定数の方を小さ
くすると、振幅変動があってもこれに対しパルス幅に対
する修正動作が先になってしまうため、パルス振幅制御
の時定数を小さくする。In other words, if the time constant of the control loop for the pulse width is made smaller, even if there is an amplitude fluctuation, the correction operation for the pulse width will be performed first, so the time constant for pulse amplitude control is made smaller.
この発明によるとこのようにしてパルス幅及びパルス振
幅を共に一定値に制御でき、パルス面積が一定のパルス
列が安定に得られる。According to the present invention, both the pulse width and the pulse amplitude can be controlled to constant values in this manner, and a pulse train with a constant pulse area can be stably obtained.
以上に述べた具体的実施例は2値符号パルス送出回路に
この発明を適用した場合についてのみ示したが、3値以
上の多値符号パルス送出回路についても前述の基本構成
による回路を並列接続することによって同様の動作が得
られる。Although the above-mentioned specific embodiment has been shown only in the case where the present invention is applied to a binary code pulse sending circuit, circuits having the above-mentioned basic configuration can also be connected in parallel to a multi-value code pulse sending circuit of three or more values. A similar behavior can be obtained by
たゾし、多値符号パルス送出回路においては平均値検出
回路において多値の各レベルの平均値を分離するためク
リツパ回路、スライサ回路、リミツタ回路等を用いた波
形変換回路が必要となる。However, in the multilevel code pulse sending circuit, a waveform conversion circuit using a clipper circuit, a slicer circuit, a limiter circuit, etc. is required in order to separate the average value of each multilevel level in the average value detection circuit.
第11図は3値符号パルス送出回路の基本構成例であっ
て第2図と対応する部分には同一符号を付けて示す。FIG. 11 shows an example of the basic configuration of a ternary code pulse sending circuit, and parts corresponding to those in FIG. 2 are denoted by the same reference numerals.
出力端子14の出力パルスは波形変換回路46で多値の
各レベルに分離され、それぞれ各別の平均値検出回路1
1へ供給される。The output pulse from the output terminal 14 is separated into multiple levels by the waveform conversion circuit 46, and each level is sent to a separate average value detection circuit 1.
1.
以上説明したように、この発明によれば単位パルスのパ
ルス面積(パルス振幅×パルス幅)が常に一定となるよ
うに制御されたパルス列が得られるから、符号伝送にお
けるパルス送出回路として用いればパルス幅変動及びパ
ルス振幅変動による受信等化波形の劣化が少ない高精度
な伝送系を構成することができる。As explained above, according to the present invention, a pulse train controlled so that the pulse area (pulse amplitude x pulse width) of a unit pulse is always constant can be obtained, so if it is used as a pulse sending circuit in code transmission, the pulse width It is possible to configure a highly accurate transmission system in which the received equalized waveform is less degraded by fluctuations and pulse amplitude fluctuations.
なお第4図においてパルス幅制御回路16をパルス整形
回路12と一体的に設けたが、場合によっては平均値検
出回路17の出力側をパルス幅又はパルス振幅制御回路
16又は41に直接的に接続して変動量検出回路をこれ
等制御回路に一体的に設けてもよい。Although the pulse width control circuit 16 is provided integrally with the pulse shaping circuit 12 in FIG. 4, the output side of the average value detection circuit 17 may be directly connected to the pulse width or pulse amplitude control circuit 16 or 41 in some cases. The fluctuation amount detection circuit may be provided integrally with these control circuits.
第1図は従来のパルス送出回路の基本構成を示すブロッ
ク図、第2図はこの発明の基礎となるパルス幅を制御す
る回路の構成部分を示すブロック図、第3図はパルス幅
変動、パルス振幅変動及びそれらの平均値レベルの関係
を示す概略図、第4図はこの発明の基礎となるパルス幅
匍脚回路の例を示す接続図、第5図は第4図の動作概略
図、第6図はこの発明の基礎となるパルス幅制御回路の
他の例を示す接続図、第7図はその動作説明図、第8図
はこの発明の基礎となるパルス振幅制御回路の構成部分
を示すブロック図、第9図は第8図の具体的実施例を示
す接続図、第10図はこの発明のパルス送出回路の実施
例の構成を示すブロック図、第11図は各値パルス送出
回路にこの発明を適用した基本構成例を示すブロック図
である。
10・・・・・・整形用クロツク入力端子、11・・・
・・・パルス入力端子、12・・・・・・パルス整形回
路、13・・・・・・パルス増幅回路、14・・・・・
・パルス出力端子、16・・・・・・パルス幅制御回路
、17・・・・・・平均値検出回路、18・・・・・・
第1の変動量検出回路、18′・・・・・・第2の変動
量検出回路、41・・・・・・パルス振幅制御回路、4
4・・・・・・尖頭値検出回路。Fig. 1 is a block diagram showing the basic configuration of a conventional pulse sending circuit, Fig. 2 is a block diagram showing the constituent parts of a circuit that controls pulse width, which is the basis of this invention, and Fig. 3 shows pulse width fluctuation, pulse FIG. 4 is a schematic diagram showing the relationship between amplitude fluctuations and their average level; FIG. Fig. 6 is a connection diagram showing another example of the pulse width control circuit which is the basis of this invention, Fig. 7 is an explanatory diagram of its operation, and Fig. 8 shows the constituent parts of the pulse amplitude control circuit which is the basis of this invention. 9 is a connection diagram showing the specific embodiment of FIG. 8, FIG. 10 is a block diagram showing the configuration of an embodiment of the pulse sending circuit of the present invention, and FIG. 11 is a connection diagram showing the specific embodiment of the pulse sending circuit of the present invention. 1 is a block diagram showing an example of a basic configuration to which the present invention is applied. FIG. 10... Clock input terminal for shaping, 11...
...Pulse input terminal, 12...Pulse shaping circuit, 13...Pulse amplification circuit, 14...
・Pulse output terminal, 16... Pulse width control circuit, 17... Average value detection circuit, 18...
First variation detection circuit, 18'... Second variation detection circuit, 41... Pulse amplitude control circuit, 4
4...Peak value detection circuit.
Claims (1)
パルスを出力するパルス送出回路において、その出力パ
ルス列の平均電圧を検出する平均値検出回路と、その平
均値検出回路の出力電圧変動を検出する第1の変動量検
出回路と、この第1の変動量検出回路で検出した変動量
に応じて上記出力パルス列の平均電圧を所定値に近づけ
るように上記出力パルス列のパルス幅を制御するパルス
幅制御手段と、上記出力パルスの振幅を検出する振幅検
出回路と、この振幅検出回路の出力電圧変動を検出する
第2の変動量検出回路と、この第2の変動量検出回路で
検出した変動量に応じて上記出力パルス列のパルス振幅
を制御するパルス振幅制御手段とを有し、上記パルス幅
制御手段の時定数が上記パルス振幅制御手段の時定数よ
りも大に設定されてなることを特徴とするパルス送出回
路。1. In a pulse sending circuit that is given a human pulse and outputs a pulse corresponding to the human pulse, there is an average value detection circuit that detects the average voltage of the output pulse train, and a second circuit that detects the output voltage fluctuation of the average value detection circuit. a first fluctuation amount detection circuit; and a pulse width control means for controlling the pulse width of the output pulse train so that the average voltage of the output pulse train approaches a predetermined value in accordance with the fluctuation amount detected by the first fluctuation amount detection circuit. and an amplitude detection circuit that detects the amplitude of the output pulse, a second fluctuation amount detection circuit that detects the output voltage fluctuation of this amplitude detection circuit, and an amplitude detection circuit that detects the output voltage fluctuation of the amplitude detection circuit, and and pulse amplitude control means for controlling the pulse amplitude of the output pulse train, wherein a time constant of the pulse width control means is set larger than a time constant of the pulse amplitude control means. Sending circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54061758A JPS5849049B2 (en) | 1979-05-18 | 1979-05-18 | Pulse sending circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54061758A JPS5849049B2 (en) | 1979-05-18 | 1979-05-18 | Pulse sending circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55153456A JPS55153456A (en) | 1980-11-29 |
JPS5849049B2 true JPS5849049B2 (en) | 1983-11-01 |
Family
ID=13180365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54061758A Expired JPS5849049B2 (en) | 1979-05-18 | 1979-05-18 | Pulse sending circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5849049B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57208780A (en) * | 1981-06-18 | 1982-12-21 | Pioneer Electronic Corp | Wave shaping circuit |
JPS60235519A (en) * | 1984-05-08 | 1985-11-22 | Nec Corp | Self-bias gate circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5319706A (en) * | 1976-08-07 | 1978-02-23 | Hitachi Ltd | Data communication system |
-
1979
- 1979-05-18 JP JP54061758A patent/JPS5849049B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5319706A (en) * | 1976-08-07 | 1978-02-23 | Hitachi Ltd | Data communication system |
Also Published As
Publication number | Publication date |
---|---|
JPS55153456A (en) | 1980-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU598291B2 (en) | Driver circuit for driving a light emitting element by superimposing an analog sub-information signal over a digital main signal | |
US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
US4734919A (en) | Circuit for serial data communication and power transmission | |
GB2187316A (en) | Improvements in or relating to integrating circuits | |
EP0671834B1 (en) | Waveshaper and line driver for vehicle communications system | |
JP3784485B2 (en) | Output pulse width control system | |
US4615039A (en) | Data network driver | |
JPS5849049B2 (en) | Pulse sending circuit | |
US4431930A (en) | Digital time domain noise filter | |
US5969839A (en) | Optical communications device | |
US3283252A (en) | R.f. transmitter having means for removal of ripple and long term variations of output stage supply | |
US4066973A (en) | Analog signal isolator | |
US4271536A (en) | Discriminator threshold level control circuit for a digital transmission system | |
JP2842368B2 (en) | Laser diode drive circuit | |
JPH0254695B2 (en) | ||
JPH06196979A (en) | Data slicer with hold | |
JPH0261184B2 (en) | ||
JPS60253341A (en) | Transmission and reception circuit for data transmission | |
JPH04129284A (en) | Laser diode drive circuit | |
JPS5915525B2 (en) | monostable multivibrator | |
JPH04311115A (en) | Optical output compensating circuit | |
JPH0222567B2 (en) | ||
JP2638498B2 (en) | Laser drive circuit | |
JPH05335667A (en) | Circuit for controlling and driving of semiconductor laser | |
JPH0221182B2 (en) |