JPS5837989B2 - 電界効果半導体装置 - Google Patents
電界効果半導体装置Info
- Publication number
- JPS5837989B2 JPS5837989B2 JP55018294A JP1829480A JPS5837989B2 JP S5837989 B2 JPS5837989 B2 JP S5837989B2 JP 55018294 A JP55018294 A JP 55018294A JP 1829480 A JP1829480 A JP 1829480A JP S5837989 B2 JPS5837989 B2 JP S5837989B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- field effect
- diffusion layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は金属一絶縁膜一半導体構造を有する絶縁ゲート
型電界効果半導体装置、いわゆるＭＩＳ型電界効果半導
体装置に関する。
型電界効果半導体装置、いわゆるＭＩＳ型電界効果半導
体装置に関する。
一般にＭＩＳ型電界効果半導体装置に於ける素子間絶縁
は、一方の素子の一拡散層と隣接する素子の一拡散層と
を各々ソース、ドレインとし、両拡散層間に存在するフ
ィールド絶縁膜上の配線導体をゲートする寄生ＭＩＳ型
電界効果素子の閾電圧ＶＴＦを同半導体装置の使用最高
電圧以上の値になるようにする事により保たれている。
は、一方の素子の一拡散層と隣接する素子の一拡散層と
を各々ソース、ドレインとし、両拡散層間に存在するフ
ィールド絶縁膜上の配線導体をゲートする寄生ＭＩＳ型
電界効果素子の閾電圧ＶＴＦを同半導体装置の使用最高
電圧以上の値になるようにする事により保たれている。
特にデプレツション型の半導体装置では半導体基板電位
をソース電位に対し、特定電位に設定することにより、
すなわち基板バイアスを印加することにより、エンハン
スメン′ト型として使用される。
をソース電位に対し、特定電位に設定することにより、
すなわち基板バイアスを印加することにより、エンハン
スメン′ト型として使用される。
従ってこの様な場合、寄生ＭＩＳ型電界効果素子の閾電
圧も基板電位を考慮に入れて設計される事になる。
圧も基板電位を考慮に入れて設計される事になる。
しかし、素子間の絶縁に於いては、上記基板電位の効果
でＶＴＦが十分高く保持されているが、装置周辺から基
板裏面への絶縁については、基板電位の効果がなくなり
、Ｖ’ｌ’Ｆ は小さくなり、その結果、素子周辺部か
ら、基板裏面への漏洩電流が問題となる。
でＶＴＦが十分高く保持されているが、装置周辺から基
板裏面への絶縁については、基板電位の効果がなくなり
、Ｖ’ｌ’Ｆ は小さくなり、その結果、素子周辺部か
ら、基板裏面への漏洩電流が問題となる。
すなわち、ＮチャンネルＭＩＳ型電界効果素子による高
速回路においては拡散層（ソース、ドレイン）一基板間
の容量を小とするために、Ｐ型基板に負電圧を印力日し
て使用する場合が多い。
速回路においては拡散層（ソース、ドレイン）一基板間
の容量を小とするために、Ｐ型基板に負電圧を印力日し
て使用する場合が多い。
これによりデプレツション型の素子はエンハンスメント
型となり、使用するのであるが、この場合素子間のＶＴ
Ｆ もたとえばＩＯＶから３０Ｖに上昇するから、素子
間の寄生効果は問題なくなる。
型となり、使用するのであるが、この場合素子間のＶＴ
Ｆ もたとえばＩＯＶから３０Ｖに上昇するから、素子
間の寄生効果は問題なくなる。
しかしながら素子周辺部から基板の側面を通って裏面に
いたる寄生素子のＶＴＦ はこの基板バイアスによる効
果は得られない。
いたる寄生素子のＶＴＦ はこの基板バイアスによる効
果は得られない。
さらにこの寄生素子は、周辺部の不純物領域をドレイン
とし、これに接続する配線層およびこれより絶縁膜上に
漏洩した＋電荷をゲート電極とし、基板および裏面の金
属層をソースとするから、この等価回路はゲート電極と
ドレインとを接続し、基板とソースとが接続されること
となる。
とし、これに接続する配線層およびこれより絶縁膜上に
漏洩した＋電荷をゲート電極とし、基板および裏面の金
属層をソースとするから、この等価回路はゲート電極と
ドレインとを接続し、基板とソースとが接続されること
となる。
したがって、たとえばこの装置の使用電圧が＋１２Ｖで
基板電圧が−５■の場合、この側面の寄生ＭＩＳにおい
ては、基板に対して＋１７■のゲート電圧が印加された
こととなり、側面を流れる漏洩電流の問題は犬となる。
基板電圧が−５■の場合、この側面の寄生ＭＩＳにおい
ては、基板に対して＋１７■のゲート電圧が印加された
こととなり、側面を流れる漏洩電流の問題は犬となる。
従来、この素子周辺部から基板裏面への漏洩電流を防止
する決定的な方法がなく、不十分ながら次の様な対策が
講じられてきた。
する決定的な方法がなく、不十分ながら次の様な対策が
講じられてきた。
すなわち、素子周辺部にガード・リング或いはチャンネ
ル・ストッパーとして基板と同導電型の不純物を拡散形
成し、基板電位効果がなくてもＶＴＦが十分高くなる様
に工夫されている。
ル・ストッパーとして基板と同導電型の不純物を拡散形
成し、基板電位効果がなくてもＶＴＦが十分高くなる様
に工夫されている。
しかし、この基板と同導電型の不純物拡散は従来の製造
工程に追加される工程であり、製造歩留の低下の原因と
なる。
工程に追加される工程であり、製造歩留の低下の原因と
なる。
又、ＶＴＦを高くする為に高濃度拡散が行われた場合に
は、製造上の欠陥とくに拡散マスクに生じたピンホール
から、素子部に点状に異常拡散される事があり、そこが
耐圧不良を起こし、これも製造歩留りの低下の原因とな
る。
は、製造上の欠陥とくに拡散マスクに生じたピンホール
から、素子部に点状に異常拡散される事があり、そこが
耐圧不良を起こし、これも製造歩留りの低下の原因とな
る。
本発明の目的は製造工程の追加なく、素子周辺部から基
板裏面へのチャンネル性漏洩電流を最小に押えることの
できるＭＩＳ型電界効果半導体装置を提供するにある。
板裏面へのチャンネル性漏洩電流を最小に押えることの
できるＭＩＳ型電界効果半導体装置を提供するにある。
本発明によれば、Ｐ型半導体基板の表面にＮチャンネル
絶縁ゲート型電界効果トランジスタを設け、該半導体基
板に基板バイアスを印加した半導体装置において、前記
トランジスタを包囲するようにＮ型の領域を前記表面に
設け、前記トランジスタのソースもしくはドレインから
前記半導体基板の裏面への漏洩電流を防止するように前
記領域の電位を制御することを特徴とする電界効果半導
体装置が得られる。
絶縁ゲート型電界効果トランジスタを設け、該半導体基
板に基板バイアスを印加した半導体装置において、前記
トランジスタを包囲するようにＮ型の領域を前記表面に
設け、前記トランジスタのソースもしくはドレインから
前記半導体基板の裏面への漏洩電流を防止するように前
記領域の電位を制御することを特徴とする電界効果半導
体装置が得られる。
すなわち、本発明によれば、素子周辺にソース、ドレイ
ンと同導電型の不純物拡散層を配置し、この拡散層を通
常Ｏ■に設定される基準電位に固定する。
ンと同導電型の不純物拡散層を配置し、この拡散層を通
常Ｏ■に設定される基準電位に固定する。
このようにＯ■に設定すれば、本発明の拡散層と周辺部
の素子の拡散層との間のＶＴＦは素子間の■ＴＦと同じ
ように例えば＋３０Ｖの高い値となる。
の素子の拡散層との間のＶＴＦは素子間の■ＴＦと同じ
ように例えば＋３０Ｖの高い値となる。
又、このようにＯ■にすることにより、本発明の拡散層
に接続する電極から十電荷がにじみでても、裏面と本発
明の拡散層間の寄生ＭＩＳには実効的には基板電位の絶
対値分しか印加されないこととなるから、この寄生ＭＩ
ＳのＶＴＦはたかだかＩＯＶ程度あれば十分であること
となる。
に接続する電極から十電荷がにじみでても、裏面と本発
明の拡散層間の寄生ＭＩＳには実効的には基板電位の絶
対値分しか印加されないこととなるから、この寄生ＭＩ
ＳのＶＴＦはたかだかＩＯＶ程度あれば十分であること
となる。
この構造によれば、素子部最外穀から、基板裏面へのチ
ャンネル性漏洩電流は本発明の基準電位に固定された拡
散層により阻止される事になる。
ャンネル性漏洩電流は本発明の基準電位に固定された拡
散層により阻止される事になる。
すなわち、本発明の拡散層と素子部最外穀の拡散層とで
形成される寄生ＭＩＳ型トランジスタは素子内部同様、
基板電位の効果を受け、すなわち基板バイアスの効果を
受け、十分高い閾電圧ＶＴＦが得られ、素子部最外穀か
ら、基板裏面への寄生ＭＩＳ型トランジスタ動作による
漏洩電流は防止される。
形成される寄生ＭＩＳ型トランジスタは素子内部同様、
基板電位の効果を受け、すなわち基板バイアスの効果を
受け、十分高い閾電圧ＶＴＦが得られ、素子部最外穀か
ら、基板裏面への寄生ＭＩＳ型トランジスタ動作による
漏洩電流は防止される。
又、本発明の拡散層と基板裏面とで構成される寄生ＭＩ
Ｓ型トランジスタは電極電位によるＶＴＦ増加の効果が
得られないが低い閾電圧でもエンハンスメント型となっ
ておれば、常に電気的絶縁が保持される事になる。
Ｓ型トランジスタは電極電位によるＶＴＦ増加の効果が
得られないが低い閾電圧でもエンハンスメント型となっ
ておれば、常に電気的絶縁が保持される事になる。
従って本発明の拡散層は素子部最外穀から基板電極又は
基板裏面への寄生ＭＩＳ型トランジスタ動作による漏洩
電流を阻止できるものである。
基板裏面への寄生ＭＩＳ型トランジスタ動作による漏洩
電流を阻止できるものである。
次にこの発明による電界効果半導体装置の一実施例を図
面を参照して説明しよう。
面を参照して説明しよう。
第１図は本発明のチャンネル・ストッパーを使用した半
導体装置の断面図でａ−ａ ’間が一半導体装置であり
、ｂ−ｂ’間が同装置の回路素子部６を示している。
導体装置の断面図でａ−ａ ’間が一半導体装置であり
、ｂ−ｂ’間が同装置の回路素子部６を示している。
本発明の半導体装置は第２図に於いて斜線部の回路素子
部６を囲む様にソース、ドレインと同導電型の不純物拡
散層２′を設ける構造でその製法は第１図の如く、従来
の製法に従ってＰ型シリコン基板１表面にＮ型のソース
、ドレイン２、ゲート３、金属配線４を形成していく過
程に於いて、ソース、ドレイン形成と同時にａｂ，ａ’
−ｂ’間に回路素子部６を囲む様にＮ＋拡散層２′を形
成し、この拡散層電位を基準電位例えばｏｖに設定して
なる半導体装置である。
部６を囲む様にソース、ドレインと同導電型の不純物拡
散層２′を設ける構造でその製法は第１図の如く、従来
の製法に従ってＰ型シリコン基板１表面にＮ型のソース
、ドレイン２、ゲート３、金属配線４を形成していく過
程に於いて、ソース、ドレイン形成と同時にａｂ，ａ’
−ｂ’間に回路素子部６を囲む様にＮ＋拡散層２′を形
成し、この拡散層電位を基準電位例えばｏｖに設定して
なる半導体装置である。
そして図では基板１の電位を特定電位に設定することに
よりエンハンスメント型となっている。
よりエンハンスメント型となっている。
斯る構成によれば、回路素子部最外穀拡散層２と本発明
のチャンネル・ストッパー拡散層２′とで構威される寄
生ＭＩＳ型電界効果トランジスタは回路素子部と同じ閾
電圧が得られ、回路素子部から、その周辺への漏洩電流
は阻止される事になる。
のチャンネル・ストッパー拡散層２′とで構威される寄
生ＭＩＳ型電界効果トランジスタは回路素子部と同じ閾
電圧が得られ、回路素子部から、その周辺への漏洩電流
は阻止される事になる。
更に本発明のチャンネル・ストッパーは上記チャンネル
・ストッパーとして使用されるだけでなく、基準電位配
線の一部として利用できる。
・ストッパーとして使用されるだけでなく、基準電位配
線の一部として利用できる。
従って本発明によれば漏洩電流の少い、高性能ＭＩＳ型
半導体装置を得る事ができるのである。
半導体装置を得る事ができるのである。
また以上では「拡散層」なる表現を用いたが、この層は
不純物拡散によって形成したもののほか、イオン打込な
どの他の方法で形成したものであってもよい。
不純物拡散によって形成したもののほか、イオン打込な
どの他の方法で形成したものであってもよい。
【図面の簡単な説明】
第１図は本発明を用いた半導体装置の断面図であり、第
２図はその平面図である。 図において、１はＰ型シリコン基板、２はＮ型ソース、
ドレイン、２′は素子部周辺に設けた拡散層、３はゲー
ト、４は金属配線、 ２′の電極、６は素子部である。 ５は拡散層
２図はその平面図である。 図において、１はＰ型シリコン基板、２はＮ型ソース、
ドレイン、２′は素子部周辺に設けた拡散層、３はゲー
ト、４は金属配線、 ２′の電極、６は素子部である。 ５は拡散層
Claims (1)
- １ 一導電型半導体基板の表面に第１および第２の逆導
電型チャンネルの絶縁ゲート型電界効果トランジスタを
設け、該半導体基板に基板バイアスを印加した半導体装
置において、前記第１および第２のトランジスタを含む
前記一導電型半導体基板の表面部分を包囲しかつ前記第
１および第２のトランジスタ間には延在せずかつ基準電
位配線の一部として利用される逆導電型の領域を前記表
面に設け、前記トランジスタのソースもしくはドレイン
から前記半導体基板の裏面への漏洩電流を防止したこと
を特徴とする電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55018294A JPS5837989B2 (ja) | 1980-02-16 | 1980-02-16 | 電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55018294A JPS5837989B2 (ja) | 1980-02-16 | 1980-02-16 | 電界効果半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13909774A Division JPS5164881A (ja) | 1974-12-03 | 1974-12-03 | Denkaikokahandotaisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55127052A JPS55127052A (en) | 1980-10-01 |
| JPS5837989B2 true JPS5837989B2 (ja) | 1983-08-19 |
Family
ID=11967581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55018294A Expired JPS5837989B2 (ja) | 1980-02-16 | 1980-02-16 | 電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837989B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6023290U (ja) * | 1983-07-26 | 1985-02-18 | 株式会社荏原製作所 | 排水ポンプ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2537161B2 (ja) * | 1983-11-17 | 1996-09-25 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492437A (ja) * | 1972-04-18 | 1974-01-10 |
-
1980
- 1980-02-16 JP JP55018294A patent/JPS5837989B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492437A (ja) * | 1972-04-18 | 1974-01-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6023290U (ja) * | 1983-07-26 | 1985-02-18 | 株式会社荏原製作所 | 排水ポンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55127052A (en) | 1980-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668970A (en) | Semiconductor device | |
| US5436484A (en) | Semiconductor integrated circuit device having input protective elements and internal circuits | |
| JPH0151070B2 (ja) | ||
| US5610089A (en) | Method of fabrication of semiconductor integrated circuit device | |
| US5614752A (en) | Semiconductor device containing external surge protection component | |
| JP2800702B2 (ja) | 半導体装置 | |
| US4853340A (en) | Semiconductor device isolated by a pair of field oxide regions | |
| JPS6113661A (ja) | 半導体装置およびその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| GB2064866A (en) | Field effect semiconductor device | |
| JPH04127540A (ja) | 絶縁ゲート電界効果トランジスタ | |
| US4404579A (en) | Semiconductor device having reduced capacitance and method of fabrication thereof | |
| JP2676888B2 (ja) | 半導体装置 | |
| JPS5837989B2 (ja) | 電界効果半導体装置 | |
| JPS62262462A (ja) | 半導体装置 | |
| US5962898A (en) | Field-effect transistor | |
| JPH07106571A (ja) | 半導体装置 | |
| JPS61120459A (ja) | 半導体集積回路装置の製造方法 | |
| US5675171A (en) | Integrated insulated gate field effect transistors with thin insulation region between field insulation regions | |
| JPH0220060A (ja) | 相補型薄膜電界効果トランジスタ | |
| JP2826024B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS627710B2 (ja) | ||
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2676769B2 (ja) | 半導体装置 |