JPS5826033B2 - Image display device that displays images on a scan display device - Google Patents
Image display device that displays images on a scan display deviceInfo
- Publication number
- JPS5826033B2 JPS5826033B2 JP8069277A JP8069277A JPS5826033B2 JP S5826033 B2 JPS5826033 B2 JP S5826033B2 JP 8069277 A JP8069277 A JP 8069277A JP 8069277 A JP8069277 A JP 8069277A JP S5826033 B2 JPS5826033 B2 JP S5826033B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- display device
- refresh
- refresh memory
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はラスクスキャンディスプレイ装置に画像を表示
する画像表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display device for displaying images on a rusk scan display device.
本発明はリフレッシュメモリーと、複数のラッチ部を有
することにより、テレビ画面に複数のキャラクタ−を重
ねて出現させる様にした画像表示装置を提供することを
目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide an image display device that has a refresh memory and a plurality of latch sections so that a plurality of characters can appear in a superimposed manner on a television screen.
以下本発明の好適な実施例を図面に基づき説明する。Preferred embodiments of the present invention will be described below with reference to the drawings.
第1図は本表示装置全体のブロック図であり、カラーテ
レビジョン本体1からの水平、垂直同期信号がアクセス
信号発生装置2に入り、このアクセス信号発生装置2に
よってリフレッシュメモリー3,4が水平、垂直方向に
アクセスされる。FIG. 1 is a block diagram of the entire display device. Horizontal and vertical synchronizing signals from a color television main body 1 enter an access signal generator 2, and the access signal generator 2 controls refresh memories 3 and 4 horizontally and vertically. Accessed vertically.
前記リフレッシュメモリー3,4からの信号はリフレッ
シュメモリー選択ゲート5により、どちらか一方が選択
され、あるいは同時に選択されてキャラクタ−アドレス
がキャラクタ−ジェネレーター6に入る。Signals from the refresh memories 3 and 4 are selected by a refresh memory selection gate 5, either one or both of them being selected simultaneously, and a character address is input to a character generator 6.
このキャラクタ−ジェネレーター6は水平、垂直同期信
号を入力として受けるライン信号発生装置7からのライ
ン信号と、前述のキャラクタ−アドレスを受けて、記載
された文字、図形、記号等を中間出力装置8のスイッチ
ング回路9に符号化してピッDlr報として送り込む様
になっている。This character generator 6 receives a line signal from a line signal generator 7 which receives horizontal and vertical synchronizing signals as input, and the character address described above, and outputs written characters, figures, symbols, etc. to an intermediate output device 8. It is designed to be encoded and sent to the switching circuit 9 as a PID information.
このスイッチング回路9は複数のラッチ部1o、iiに
切換可能となっており、前述のビットN報は前記ラッチ
部10.11にラッチされた後輪理ゲート12を通り画
像信号発生装置13に入力される様になっている。This switching circuit 9 can be switched to a plurality of latch sections 1o and ii, and the aforementioned bit N information is input to the image signal generator 13 through the rear wheel gate 12 latched by the latch section 10.11. It looks like it will be done.
前記スイッチング回路9、ランチ部10,11、論理ゲ
ート12で前記中間出力装置8を形成する。The switching circuit 9, the launch sections 10 and 11, and the logic gate 12 form the intermediate output device 8.
そして前記画像信号発生装置13から画像信号が前記カ
ラーテレビジョン本体1に入り、このカラーテレビジョ
ン本体1により指定されたカラー画像が表示されるもの
である。An image signal is input from the image signal generating device 13 to the color television main body 1, and a designated color image is displayed by the color television main body 1.
次に前記リフレッシュメモリー3のみを用いた場合の画
像表示の実際を第2図に基づき具体的に説明する。Next, the actual image display when only the refresh memory 3 is used will be explained in detail based on FIG. 2.
まず水平、垂直同期信号が前記アクセス信号発生装置2
に入り、アクセス信号により前記リフレッシュメモリー
3の走査線に対応する位置がアクセスされる。First, the horizontal and vertical synchronization signals are transmitted to the access signal generator 2.
The position corresponding to the scanning line of the refresh memory 3 is accessed by the access signal.
いまアクセスが符号「1」で示すまず目にあるとき、前
記キャラクタ−ジェネレーター6においてキャラクタ−
格納メモリー14の25番目の列の清報を検出するよう
にキャラクタ−アドレス信号が前記キャラクタ−ジェネ
レーター6に入る。Now, when the access is at the first point indicated by the symbol "1", the character generator 6 generates a character.
A character address signal enters the character generator 6 to detect the 25th column of the storage memory 14.
前記キャラクタ−格納メモリー14の各列は第3図aに
示す様にn個のます目に区分されており、走査線が垂直
方向にn個走査して始めて一つのキャラクタ−パターン
が得られる様になっている。Each column of the character storage memory 14 is divided into n squares as shown in FIG. It has become.
そしてこのn個のます目の1つ1つはさらに同図すに示
す様に細かく区分されておりこの1つ1つにビットt’
lt報が書き込まれている。Each of these n squares is further subdivided as shown in the figure, and each of these is divided into bits t'
lt report has been written.
前述のキャラクタ−アドレス信号はテレビ画面の前記リ
フレッシュメモリー3と対応する所定位置に前記キャラ
クタ−格納メモリー14の第何番目のキャラクタ−を表
示せよという指令しか有しないので、第3図aに示す各
ます目を選ぶライン信号を前記ライン信号発生装置7よ
り前記キャラクタ−ジェネレーター6に加える。Since the character address signal described above only has a command to display the character number of the character storage memory 14 at a predetermined position corresponding to the refresh memory 3 on the television screen, each of the characters shown in FIG. A line signal for selecting a square is applied from the line signal generator 7 to the character generator 6.
そしてこのキャラクタ−ジェネレーター6からの信号は
前記スイッチング回路9、ラッチ部10、論理ゲート1
2、画像信号発生装置13を通り、前記カラーテレビジ
ョン本体1の所定位置に表示されるものである。The signal from this character generator 6 is transmitted to the switching circuit 9, the latch section 10, and the logic gate 1.
2. The image passes through the image signal generator 13 and is displayed at a predetermined position on the color television main body 1.
前記ラッチ部1o、iiの実体としてはシフトレジスタ
ーが考えられる。A shift register can be considered as the substance of the latch sections 1o and ii.
このシフトレジスターはラッチされたデーターピントを
順次1つづつ右方向にシフトし出力するものである。This shift register sequentially shifts the latched data points one by one in the right direction and outputs them.
このラッチされたデータービットは「1」と「0」のい
ずれか1方に対応するドツトをオンにし、他方をオフに
決めておき、オン・ドツトにより25番目の列の三角形
が形成される。This latched data bit turns on the dot corresponding to one of "1" and "0" and turns off the other, and the on dots form a triangle in the 25th column.
なおりラー表示については後述する。The error display will be described later.
前記カラーテレビジョン本体1において走査線が半ます
目A、B間を走査して始めて三角形のキャラクタ−が形
成されるが、合手ます目AからBに走査線が移行する際
即ち前記キャラクタ−格納メモリー14の25番目の列
に記載されたビットの半分がラッチ部(シフトレジスタ
ー)から出力された時点で前述のアクセス信号が前記リ
フレッシュメモリー3におけるとなりのます目10」を
指示したとする。In the color television main body 1, a triangular character is formed only when the scanning line scans between half squares A and B, but when the scanning line moves from half square A to B, that is, the character is formed. It is assumed that at the time when half of the bits written in the 25th column of the storage memory 14 are output from the latch section (shift register), the above-mentioned access signal indicates the next square 10 in the refresh memory 3.
そうするとこのます目10」に従い前記キャラクタ−格
納メモリー14の36番目の列に記載されたキャラクタ
−が検出される。Then, the character written in the 36th column of the character storage memory 14 is detected according to this square 10.
そしてこの出力信号は前記スイッチング回路9により、
前記ラッチ部11にラッチされ、前述の通り、画像表示
されるが、例えばこの36番目のキャラクタ−が円だっ
たとすると、この円は半ます目Bから表示される。This output signal is then output by the switching circuit 9.
The character is latched by the latch portion 11, and an image is displayed as described above. For example, if this 36th character is a circle, this circle is displayed starting from half square B.
半ます目Bにおいては前記ラッチ部10に依然三角形の
右半分がラッチされていることから、三角形と円形が各
半分づつ重なって表示される。In half-square B, since the right half of the triangle is still latched by the latch portion 10, the triangle and circle are displayed with each half overlapping each other.
同様にして前記スイッチング回路9の切換えにより前記
ラッチ部10に、前記リフレッシュメモリー3の1ハ」
のます目に記載された前記キャラクタ−格納メモリー1
4の89番目のキャラクタ−がラッチされる。Similarly, by switching the switching circuit 9, the latch section 10 is set to 1 of the refresh memory 3.
The character written in the square - storage memory 1
The 89th character of 4 is latched.
そしてこのキャラクタ−が四角形だったとすると、半ま
す目C,Dに四角形が表示されるが半ます目Cにおいて
は円形と各半分が重なる。If this character is a square, the square is displayed in half squares C and D, but in half square C, each half overlaps with a circle.
この様にランチ部の切換えにより、複数の被ラッチ信号
を論理ゲートに通し、この論理演算結果を画像表示装置
に入力させるようにしたので各キャラクタ−を重ねて表
示できる。By switching the launch section in this way, a plurality of latched signals are passed through the logic gates, and the results of the logic operations are input to the image display device, so that each character can be displayed in an overlapping manner.
次に第4図に基づき前記リフレッシュメモIJ−3,4
を両方用いた場合を説明する。Next, based on FIG. 4, the refresh memo IJ-3, 4
We will explain the case where both are used.
まづ前記リフレッシュメモIJ−3,4を交互に切換え
て使用する場合を説明する。First, a case will be described in which the refresh memories IJ-3 and IJ-4 are alternately used.
前記リフレッシュメモリー3は垂直帰線後最初のたとえ
ば20本の水平走査の間最上列にあるまず目がアクセス
され、一方前記リフレッシュメモリー4は最初のたとえ
ば10本の水平走査の間、最上列にあるまず目がアクセ
スされる。The refresh memory 3 is accessed first in the top row for the first, say 20 horizontal scans after vertical retrace, while the refresh memory 4 is accessed first in the top row for the first, say 10 horizontal scans. First, the eyes are accessed.
前記リフレッシュメモリー選択ゲート5をまず前記リフ
レッシュメモリー3gIII?こセントするとまず目1
イ」に対応する前記カラーテレビジョン本体1の画面上
には三角形が表示される。The refresh memory selection gate 5 is first set to the refresh memory 3gIII? When you select this, the first thing you need to do is
A triangle is displayed on the screen of the color television main body 1 corresponding to "A".
次に前記リフレッシュメモリー選択ゲート5を前記リフ
レッシュメモリー4側に切換えると、前記アクセス信号
発生装置2による垂直方向のアクセス信号切換えは半分
であるので「口」の位置の三角形は画面には破線で示す
如く表示される。Next, when the refresh memory selection gate 5 is switched to the refresh memory 4 side, the access signal switching in the vertical direction by the access signal generator 2 is halved, so the triangle at the "mouth" position is shown as a broken line on the screen. It will be displayed as follows.
即ち前記リフレッシュメモリー3のます目が半分ずれた
形で同一図形を表示できる。That is, the same figure can be displayed with the squares in the refresh memory 3 shifted by half.
もちろん前記リフレッシュメモリー選択ゲート5の切換
えは予め処理されたプログラムにより自動的に行なわれ
る。Of course, the switching of the refresh memory selection gate 5 is automatically performed by a pre-processed program.
前記リフレッシュメモリー3は垂直方向に20本の同期
信号で1つのます目を形成し、前記リフレッシュメモリ
ー4は最初の一列目のます目を垂直同期信号10本で形
成し、二列目以降を20本にする。The refresh memory 3 forms one square with 20 synchronizing signals in the vertical direction, and the refresh memory 4 forms a square in the first column with 10 vertical synchronizing signals, and 20 vertical synchronizing signals in the second and subsequent columns. Make it into a book.
そして各々のリフレッシュメモリーに図示のような文字
キャラクタ−のアドレスをかきこみ前記リフレッシュメ
モリー選択ゲート5をOR論理にする。Then, the address of the character shown in the figure is written into each refresh memory, and the refresh memory selection gate 5 is set to OR logic.
そしてこのキャラクタ−アドレスのOR出力を前記キャ
ラクタ−ジェネレーター6に通し、さらに出力信号を前
記中間出力装置8、画像信号発生装置13を通して前記
カラーテレビジヨン本体1に送り、この表面に図示の通
りの画像を得る。The OR output of this character address is passed through the character generator 6, and the output signal is further sent to the color television main body 1 through the intermediate output device 8 and the image signal generator 13, and an image as shown in the figure is displayed on the surface of the color television main body 1. get.
即ち、表示されたキャラクタ−の間隔が前記リフレッシ
ュメモリー3のみを用いるよりも垂直方向に半ます目だ
け狭くすることができるのである。That is, the interval between displayed characters can be made narrower by half a square in the vertical direction than when only the refresh memory 3 is used.
次にカラー表示について第2図、第6図、第7図に基づ
き説明する。Next, color display will be explained based on FIGS. 2, 6, and 7.
前記リフレッシュメモリー3,4の清報パターンは第6
図に示すように、キャラクタ−清報ビットa、カラ一情
報ビットbと1つの優先色清報ビットCからなる。The refresh pattern of the refresh memories 3 and 4 is the 6th refresh pattern.
As shown in the figure, it consists of a character information bit a, a color information bit b, and one priority color information bit C.
そしてラッチ部10.11それぞれにカラー清報ビット
b1優先色隋報ビットCをラッチする附属ランチ部15
.16を設け、キャラクタ−ドツトラッチに同期してこ
れらの清報を前記リフレッシュメモリー3,4からとり
込む。An attached launch unit 15 latches the color alert bit B1 and the priority color alert bit C in each of the latch units 10 and 11.
.. 16 is provided to take in these updates from the refresh memories 3 and 4 in synchronization with the character-dot latch.
そして前記ラッチ部10.11から順次出力されている
キャラクタ−ドツトのどちらか一方がオンの時にはそち
らのラッチ部にラッチされているカラー清報をゲートを
通して前記画像信号発生装置13に送り込む。When either one of the character dots sequentially output from the latch sections 10 and 11 is on, the color report latched in that latch section is sent to the image signal generator 13 through the gate.
今例えば前記キャラクタ−格納メモリー14の25番目
のキャラクタ−即ち三角形のオンドツトの色を青とすれ
ば青色の三角形が表示される。For example, if the color of the 25th character, that is, a triangular dot in the character storage memory 14 is blue, a blue triangle will be displayed.
同様に36番目のキャラクタ−即ち円形のオンドツトの
色を赤色とすれば、赤色の円形が得られる。Similarly, if the color of the 36th character, that is, the circular dot, is red, a red circle will be obtained.
そして両者が重なり合うオンドツトでは優先色清報部分
を比較して、例えば「1」をIOJに優先させ、重なり
合う部分では三角形の優先色清報部分を「1」となるよ
うにしておけば完全に青色の三角形が得られる。Then, in the on-dot where the two overlap, compare the priority color report parts and, for example, give priority to "1" over IOJ, and in the overlapping part, if you set the triangular priority color report part to "1", it will be completely blue. A triangle is obtained.
三角形、円ともにオフドツトの場合にはバックの色情報
をゲートを通して画像信号発生装置13に送り込む。If both the triangle and the circle are off-dots, the background color information is sent to the image signal generator 13 through the gate.
このカラー清報は単にビットにより指定された色を表示
するだけであるから、第7図に示す様にカラー清報はキ
ャラクタ−清報とは独立して前記論理ゲート12に加え
るようにすればよい。Since this color information simply displays the color specified by the bit, the color information can be applied to the logic gate 12 independently of the character information as shown in FIG. good.
また画面のバンクの色はやはり指定した色たとえば黄色
を別個に前記論理ゲート12に加える様にすればよい。Further, as for the color of the bank on the screen, a designated color, for example yellow, may be separately added to the logic gate 12.
第5図において前記リフレッシュメモリー3゜4の両方
のゲートを開いて画像表示する場合を説明したが、前述
した様に前記リフレッシュメモリー3は水平走査が1〜
20,21〜40.41〜60・・・・・・・・・で垂
直方向に−ます目を形成するに対し前記リフレッシュメ
モリー4は水平走査が1〜10.11〜30,31〜5
0・・・・・・で垂直方向に−ます目を形成する。In FIG. 5, a case has been described in which an image is displayed by opening both gates of the refresh memory 3.4, but as mentioned above, the refresh memory 3 has a horizontal scanning range of 1 to 4.
20, 21 to 40. 41 to 60 form a square in the vertical direction, whereas the refresh memory 4 has a horizontal scanning pattern of 1 to 10. 11 to 30, 31 to 5.
0... forms a negative square in the vertical direction.
従って前記リフレッシュメモリー3の水平走査1〜20
までに記載した「い」、「ろJ、lは」と、前記リフレ
ッシュメモリー4の水平走査31〜50までに記載した
1に」、「は」 「へ」が第5図に示す様に完全な形
で前記カラーテレビジョン本体1に表示されるためには
、前記ライン信号発生装置7に、リフレッシュメモリー
選択信号(この場合両者同時にゲートを開く信号)と共
に第8図に示す様にラインカウント位相優先信号を入力
する必要がある。Therefore, horizontal scanning 1 to 20 of the refresh memory 3
``I'', ``RO J, l wa'' written up to this point, and ``1'', ``HA'' and ``HE'' written in horizontal scanning 31 to 50 of the refresh memory 4 are completely written as shown in Figure 5. In order to display on the color television main body 1 in such a manner, the line count phase is sent to the line signal generator 7 together with the refresh memory selection signal (in this case, a signal that opens both gates at the same time) as shown in FIG. Priority signal must be input.
即ち走査線が1〜20まで走査する時は前記リフレッシ
ュメモリー3に応じた位相のライン信号が前記キャラク
タ−ジェネレーター6に出力されねばならないし、走査
線が31〜50まで走査する時は前記リフレッシュメモ
リー4に応じた位相のライン信号が前記キャラクタ−ジ
ェネレーター6に出力されねばならない。That is, when scanning lines 1 to 20 are scanned, a line signal with a phase corresponding to the refresh memory 3 must be output to the character generator 6, and when scanning lines 31 to 50 are scanned, a line signal of a phase corresponding to the refresh memory 3 must be output to the character generator 6. A line signal with a phase corresponding to 4 must be output to the character generator 6.
そのために前記リフレッシュメモIJ−3,4の清報パ
ターンの左端にマークビットdを設ける。For this purpose, a mark bit d is provided at the left end of the refresh pattern of the refresh memos IJ-3 and IJ-4.
そしてこのマークビットが「1」の方のリフレッシュメ
モリーのラインカウント位相優先信号を論理回路17を
通して前記ライン信号発生装置7に送る様にすればよい
。Then, the line count phase priority signal of the refresh memory whose mark bit is "1" may be sent to the line signal generator 7 through the logic circuit 17.
そしてどちらか一方の前記リフレッシュメモリー3,4
が選択されている場合は前記ライン信号発生装置7がリ
フレッシュメモリー選択信号を受けて選択された方の前
記リフレッシュメモリー3,4に応じた位相のライン信
号を前記キャラクタージエネレーク−6に出力するよう
にすればよい。and one of the refresh memories 3, 4
is selected, the line signal generator 7 receives the refresh memory selection signal and outputs a line signal with a phase corresponding to the selected refresh memory 3 or 4 to the character generator 6. Just do it like this.
本発明は以上述べた様な構成、作用からなり、特に、複
数のラッチ部にラッチされた複数の被ランチ信号の論理
演算結果に従って、画像信号発生装置に信号を入力せし
める様にしたものであるから、画面水平方向に異なった
キャラクタ−を重ねて出現できる。The present invention has the above-described configuration and operation, and in particular, is configured to input a signal to an image signal generator according to the logical operation results of a plurality of launched signals latched in a plurality of latch sections. , different characters can appear overlapping each other in the horizontal direction of the screen.
従ってキャラクタ−の上にXとかOを重ねて表示するこ
とができる。Therefore, an X or an O can be displayed superimposed on the character.
第1図は装置全体のブロック図、第2図はリフレッシュ
メモリーを1つ用いた場合のキャラクタ−パターンとブ
ロック回路の組み合わせ図、第3図は清報パターン図、
第4図はリフレッシュメモリーを交互に切換える場合の
キャラクタ−パターンとブロック回路の組み合わせ図、
第5図は2つのリフレッシュメモリーのゲートを同時に
開いた場合の第4図と同様図、第6図は清報パターン図
、第7図はカラー信号の入力を示すブロック図、第8図
はリフレッシュメモリーを同時に使用する場合のライン
信号発生装置の入力を示す図である〇3.4・・・・・
・リフレッシュメモリー、6・・・・・・キャラクタ−
ジェネレーター、7・・・・・・ライン信号発生装置、
10,11・・・・・・ラッチ部、13・・・・・・画
像信号発生装置。Figure 1 is a block diagram of the entire device, Figure 2 is a combination of character patterns and block circuits when one refresh memory is used, Figure 3 is a refresh pattern diagram,
Figure 4 is a combination diagram of character patterns and block circuits when refreshing memory is switched alternately.
Figure 5 is the same diagram as Figure 4 when the gates of two refresh memories are opened at the same time, Figure 6 is a refresh pattern diagram, Figure 7 is a block diagram showing color signal input, and Figure 8 is a refresh memory. This is a diagram showing the input of the line signal generator when using memories at the same time. 〇3.4...
・Refresh memory, 6...characters
Generator, 7... line signal generator,
10, 11... Latch unit, 13... Image signal generator.
Claims (1)
ュメモIJ−3,4を有し、このリフレッシュメモリー
3,4からのキャラクタ−アドレス信号と、ライン信号
発生装置7からのライン信号により指定されたキャラク
タ−パターンを発生するキャラクタ−ジェネレーター6
からの出力信号を複数のラッチ部10.11に交互にラ
ッチし、被ラッチ信号を最少のラッチ間隔より長い時間
にわたり保持し、外部回路よりの指定により被ラッチ信
号の1つもしくは2つ以上の論理演算結果に従い画像信
号発生装置13に信号を入力せしめる様にしたことを特
徴とするスキャンデイスプイレ装置に画像を表示する画
像表示装置。1 has a refresh memory IJ-3, 4 in which character address information is written, and the character specified by the character address signals from the refresh memories 3, 4 and the line signal from the line signal generator 7. Character generator 6 that generates patterns
The output signals from the latches are alternately latched in a plurality of latch units 10.11, the latched signals are held for a time longer than the minimum latch interval, and one or more of the latched signals are An image display device for displaying an image on a scan display device, characterized in that a signal is inputted to an image signal generator 13 according to a logical operation result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8069277A JPS5826033B2 (en) | 1977-07-06 | 1977-07-06 | Image display device that displays images on a scan display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8069277A JPS5826033B2 (en) | 1977-07-06 | 1977-07-06 | Image display device that displays images on a scan display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5414630A JPS5414630A (en) | 1979-02-03 |
JPS5826033B2 true JPS5826033B2 (en) | 1983-05-31 |
Family
ID=13725372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8069277A Expired JPS5826033B2 (en) | 1977-07-06 | 1977-07-06 | Image display device that displays images on a scan display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5826033B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57122483A (en) * | 1981-01-22 | 1982-07-30 | Okuma Machinery Works Ltd | Graphic display controller |
JP2534496Y2 (en) * | 1990-01-25 | 1997-04-30 | アイワ株式会社 | Character screen signal generator |
EP2066454A2 (en) | 2006-09-18 | 2009-06-10 | Agfa Graphics N.V. | A device and a process for coating a peripheral surface of a sleeve body |
-
1977
- 1977-07-06 JP JP8069277A patent/JPS5826033B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5414630A (en) | 1979-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0222959B2 (en) | ||
JPS5826033B2 (en) | Image display device that displays images on a scan display device | |
JPS5826035B2 (en) | Image display device that displays images on a raster scan display device | |
JPH0310293A (en) | Image data processing device | |
JPS60134284A (en) | Screen inversion display system | |
JPS6116077B2 (en) | ||
JPH03155592A (en) | Character display data generation circuit | |
JP3102876B2 (en) | Display device | |
JPS5897378A (en) | Method and apparatus for controlling scanning type display | |
SU1413647A1 (en) | Image shaping apparatus | |
JPH0727506Y2 (en) | Image superimposing device | |
JPS5876880A (en) | Display | |
JPS6177892A (en) | Color image display system | |
JPS6228473B2 (en) | ||
JPS6024586A (en) | Display data processing circuit | |
JPS5855976A (en) | Display unit | |
JPH06180553A (en) | Display data storage system for display device | |
JP3373993B2 (en) | Character read control circuit | |
JPS58176682A (en) | Display unit | |
JPS5824187A (en) | Clocking system for dynamic memory driven crt display | |
JPS61273584A (en) | Display unit | |
JPS61165788A (en) | Crt display system | |
JPH0321173A (en) | Pattern generator | |
JPS62637B2 (en) | ||
JPS6159391A (en) | Stil picture moving circuit |