JPS5814257A - 論理シミユレ−シヨン用デ−タ処理装置 - Google Patents
論理シミユレ−シヨン用デ−タ処理装置Info
- Publication number
- JPS5814257A JPS5814257A JP56111901A JP11190181A JPS5814257A JP S5814257 A JPS5814257 A JP S5814257A JP 56111901 A JP56111901 A JP 56111901A JP 11190181 A JP11190181 A JP 11190181A JP S5814257 A JPS5814257 A JP S5814257A
- Authority
- JP
- Japan
- Prior art keywords
- section
- event
- value
- status
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は論理シ１ ＆レージ冒ン用データ処理装置に関
する。
する。
論理シ（ＪＬレータは、第１図に示したような論理回路
の記述（ゲートの種類９名称、それらの間。
の記述（ゲートの種類９名称、それらの間。
ＯＩＩ続関係、ディレイ値Ｉ４）を入力とし、ゲートの
出力等に現れる値の時間的変化を、ソフトウェア的に模
擬するものである。第１図において、！１〜ａＦｉ入力
端子、Ｇ１はＡＮＤゲート、Ｇ意、−はＯＲゲー）、Ｏ
ｌ１は出力端子で、Δ１〜３は各ゲトの入力が変化し“
■−ら出力が変化する迄のディ、７４時間を表わす、シ
イ。レータはこれらの情報から、通常は、汎用計算機の
主記憶上に第２図に示したような各種の表をｆｆ’シあ
げ、この表を解釈・実行するととＫより、回路動作を模
擬する（５Ｆ−プル駆動型シミ為レータ）。エレメント
表１には、回路内の喝子やゲート（以下エレメントと呼
ぶ）に対応して一つのエントリが作成される。エレメ：
／ト名１１Ｆｉ端子やゲート名、タイプ１２はエレメン
トの楕類（ＡＮＤやＯＲ等）を示す、状態１３は、エレ
メントの持つ現在値を記憶する。入力数１４Ｆｉこのエ
レメントの入力が何本であるかを費わし、その値は入力
値ポインタ１５の指す入力値１１！２のエントリから連
続した部分に格納される。
出力等に現れる値の時間的変化を、ソフトウェア的に模
擬するものである。第１図において、！１〜ａＦｉ入力
端子、Ｇ１はＡＮＤゲート、Ｇ意、−はＯＲゲー）、Ｏ
ｌ１は出力端子で、Δ１〜３は各ゲトの入力が変化し“
■−ら出力が変化する迄のディ、７４時間を表わす、シ
イ。レータはこれらの情報から、通常は、汎用計算機の
主記憶上に第２図に示したような各種の表をｆｆ’シあ
げ、この表を解釈・実行するととＫより、回路動作を模
擬する（５Ｆ−プル駆動型シミ為レータ）。エレメント
表１には、回路内の喝子やゲート（以下エレメントと呼
ぶ）に対応して一つのエントリが作成される。エレメ：
／ト名１１Ｆｉ端子やゲート名、タイプ１２はエレメン
トの楕類（ＡＮＤやＯＲ等）を示す、状態１３は、エレ
メントの持つ現在値を記憶する。入力数１４Ｆｉこのエ
レメントの入力が何本であるかを費わし、その値は入力
値ポインタ１５の指す入力値１１！２のエントリから連
続した部分に格納される。
出力数１６はこのエレメントの出力が接続されているエ
レメントの数を示し、出力表３の出力ポインタ１７で指
されるエントリから連続した部分にその接続先のエレメ
ント番号３１とそのエレメントの入力の何番目かを信ず
信号番号３２が格納されている。イベント表４には、エ
レメントの状態が変化するスイッチング時刻４１、その
エレメントのエレメント表での位置を示すエレメント・
ポインタ４２、および新状態籠４３が登録されている。
レメントの数を示し、出力表３の出力ポインタ１７で指
されるエントリから連続した部分にその接続先のエレメ
ント番号３１とそのエレメントの入力の何番目かを信ず
信号番号３２が格納されている。イベント表４には、エ
レメントの状態が変化するスイッチング時刻４１、その
エレメントのエレメント表での位置を示すエレメント・
ポインタ４２、および新状態籠４３が登録されている。
シミ凰レージｗ：／Ｆｉ、以下のように行われる。
イベント表４のエントリのうちそのスイッチング時刻４
１が現時刻に等しいものに対して、以下の処理が行われ
る。まず、エレメント・ポインタ４２の指すエレメント
表１の出力数１６と出力ポインタ１７が取り出されるも
のとともに、状態１３の値が新状態値４３に書き換えら
れる。次に、出力表３から出力ポインタ１７のさすエン
トリから始まる出力数１６だけのエントリが取り出され
、各エントリに対して、以下の処理が行われる。ｔず、
出力エレメント番号３１を用いてエレメント表１のエン
トリを参照し、入力！ポインタ１１５をｍｅ出し、信号
番号３２を加算して、入力値表２の該当するエントリを
新状態値４３で書き換えるとともに、フラグ１９をセッ
トしてやる。このフラグは、エントリの入力値が少なく
とも１つ変化したことを示すもので、その出力状態が変
化する可能性があることを意味している。以上の処理が
イベント表に登録されているエントリに対して行われた
あと、エレメント表１の７ラグ１９がセットされている
エントリに対して、入力数１４と入力値ポインタ１５を
用いて、入力値表２から全ての入力値を敗り出し、タイ
プ１２で決定される演算を実行し、状態１３の値と異な
るならば、現時刻にディレイ値１８を加えた時刻をスイ
ッチング時刻としてイベント表４に登録する。
１が現時刻に等しいものに対して、以下の処理が行われ
る。まず、エレメント・ポインタ４２の指すエレメント
表１の出力数１６と出力ポインタ１７が取り出されるも
のとともに、状態１３の値が新状態値４３に書き換えら
れる。次に、出力表３から出力ポインタ１７のさすエン
トリから始まる出力数１６だけのエントリが取り出され
、各エントリに対して、以下の処理が行われる。ｔず、
出力エレメント番号３１を用いてエレメント表１のエン
トリを参照し、入力！ポインタ１１５をｍｅ出し、信号
番号３２を加算して、入力値表２の該当するエントリを
新状態値４３で書き換えるとともに、フラグ１９をセッ
トしてやる。このフラグは、エントリの入力値が少なく
とも１つ変化したことを示すもので、その出力状態が変
化する可能性があることを意味している。以上の処理が
イベント表に登録されているエントリに対して行われた
あと、エレメント表１の７ラグ１９がセットされている
エントリに対して、入力数１４と入力値ポインタ１５を
用いて、入力値表２から全ての入力値を敗り出し、タイ
プ１２で決定される演算を実行し、状態１３の値と異な
るならば、現時刻にディレイ値１８を加えた時刻をスイ
ッチング時刻としてイベント表４に登録する。
以上の処理により、１単位時間の経過による回路の動作
が模擬されることになる。したがって、上記の処理を、
時刻を更新しながら行えば、回路動作の時間的振る舞い
を調べるととができる。
が模擬されることになる。したがって、上記の処理を、
時刻を更新しながら行えば、回路動作の時間的振る舞い
を調べるととができる。
以上の処理は汎用計算機上で実現されるが、数１０万ゲ
ートの規模の回路を同時に模擬するためには、伸常に大
きな表を主記憶上に格納せねばならない。そして上の説
明から分かるようＫこれらの表の参照等が処理の大部分
を占めてお）、またその参照場所もほとんどランダムで
、大型機で採用されているようなキャッジ轟の効果を余
）期待できない。
ートの規模の回路を同時に模擬するためには、伸常に大
きな表を主記憶上に格納せねばならない。そして上の説
明から分かるようＫこれらの表の参照等が処理の大部分
を占めてお）、またその参照場所もほとんどランダムで
、大型機で採用されているようなキャッジ轟の効果を余
）期待できない。
本発明は、このような点に僑み、論理シ電、レージ嘗ン
の処理に適した構成をもつデータ処理装置を与えること
を目的としている。以下、図面を用いて本発明を説明す
る。
の処理に適した構成をもつデータ処理装置を与えること
を目的としている。以下、図面を用いて本発明を説明す
る。
第３図は、本発明によるデータ処理装置の一実施例の構
成を示す、制御部５は、装置全体の処理過程を制御する
。イベント部６は第２図のイベント表４に対応したデー
タが格納され、状態部７に必要に応じて送られる。状態
部７は、第２図の工１・、・レメント表１、入力値表２
、出力表３ Ｋ４１ｉｌ轟するデータが格納される。演
算部８は複数の演算エニットからなり、エレメントあ新
状尊値の決定を並列に実行し、その結果をイベント部６
に送る。
成を示す、制御部５は、装置全体の処理過程を制御する
。イベント部６は第２図のイベント表４に対応したデー
タが格納され、状態部７に必要に応じて送られる。状態
部７は、第２図の工１・、・レメント表１、入力値表２
、出力表３ Ｋ４１ｉｌ轟するデータが格納される。演
算部８は複数の演算エニットからなり、エレメントあ新
状尊値の決定を並列に実行し、その結果をイベント部６
に送る。
本処理装置は、イペ〃ト部に登録されているエントリの
うち現時刻の４のを状態部に送り、状態部内の状態値を
更新し、新しい状態を取り得るエレメントを決定するサ
イクル（サイクル１）と新しい状態を演算し、イベント
部に格納するサイクル（サイクル２）の２サイクルを交
互に繰り返して、処理を進める。
うち現時刻の４のを状態部に送り、状態部内の状態値を
更新し、新しい状態を取り得るエレメントを決定するサ
イクル（サイクル１）と新しい状態を演算し、イベント
部に格納するサイクル（サイクル２）の２サイクルを交
互に繰り返して、処理を進める。
以下に、各部の構成と動作の詳細を説明する。
第４図は、イベント部を示すもので、サイクル１では、
制御部５から送られてくる現時刻６１とイベント記憶部
６２の各エントリのスイッチング時刻６２１とを比較し
、一致すればエレメント・ポインタ６２２と新状態値６
２３とを転送回路６３により状態部７へ送る。一方、サ
イクル２では、イベント書き込み回路６４により、演算
部８かも送られてくるデータをイベント記憶部６２に書
き込む。
制御部５から送られてくる現時刻６１とイベント記憶部
６２の各エントリのスイッチング時刻６２１とを比較し
、一致すればエレメント・ポインタ６２２と新状態値６
２３とを転送回路６３により状態部７へ送る。一方、サ
イクル２では、イベント書き込み回路６４により、演算
部８かも送られてくるデータをイベント記憶部６２に書
き込む。
第５図は、状態部を示している。人力バッファ７１にイ
ベント部６から送られてくる情報を格納しておく。入力
バッファ内の各エントリに対し以下の処理が行われる。
ベント部６から送られてくる情報を格納しておく。入力
バッファ内の各エントリに対し以下の処理が行われる。
エレメント・ポインタの指すエレメント記憶部７２のエ
ントリが読み出され出力数７２５と出力ポインタ７２６
が得られる。次に、出力ポインタγ２６を用いて出力配
憶部７３の内容を読み出す、この時、読み出されるエン
トリの数は複数個で、エレメントに接続され得る最大数
（通常数１０個）である。これＦｉ＾ファ１に格納され
る。ついで、バッファ１７４の各エントリＫＮして、出
力エレメント・ポインタ７３１０指すエレメント記憶部
７２のエントリとフラグ部７４を読み出す。この時、も
しフラグがセットされていなければ、フラグをセットす
るとともに、エレメント・ポインタ・スタック７５に出
力エレメント−ボイｙり７３１を格納する。もし、フラ
グがセットされていれば、既にエレメント・ポインター
スタックに格納済のエレメントなので、何もしない。以
上の処理と同時に１人力値ポインタ７２４と信号番号７
３２を加算し喪値の指す入力値記憶部７６のエン）ＩＪ
Ｋ新状態値７１２を書き込む。
ントリが読み出され出力数７２５と出力ポインタ７２６
が得られる。次に、出力ポインタγ２６を用いて出力配
憶部７３の内容を読み出す、この時、読み出されるエン
トリの数は複数個で、エレメントに接続され得る最大数
（通常数１０個）である。これＦｉ＾ファ１に格納され
る。ついで、バッファ１７４の各エントリＫＮして、出
力エレメント・ポインタ７３１０指すエレメント記憶部
７２のエントリとフラグ部７４を読み出す。この時、も
しフラグがセットされていなければ、フラグをセットす
るとともに、エレメント・ポインタ・スタック７５に出
力エレメント−ボイｙり７３１を格納する。もし、フラ
グがセットされていれば、既にエレメント・ポインター
スタックに格納済のエレメントなので、何もしない。以
上の処理と同時に１人力値ポインタ７２４と信号番号７
３２を加算し喪値の指す入力値記憶部７６のエン）ＩＪ
Ｋ新状態値７１２を書き込む。
第６図に以上の処理の時間的経過を示した。なお、この
ように記憶部分を複数個に分割したため処理ｔ＝７能と
なる。また、フラグ部７４には他の部分より２倍以上速
い高速記憶を使用する。上記の処理をイベント部６から
送られてきた全ての情報に対して実行すると、エレメン
ト・ポインタ・スタック７５には、その状態が変化する
可能性のあるエレメントが格納されている。次に、エレ
メント記憶部／り・スタック７５の全てのエレメントに
対して、以下の処理を行う。まず、エレメント記憶部の
エントリを読み出し、入力数７２３と入力値ボイ／り７
２４を求める。次に、入力値ポインタ７２４の指すエン
トリから始まる複数個の入力値を入力値記憶部７６から
バッファｌｌ７７に読み出す（読み出す個数はエレメン
トの入力数の最大数であればよい一通常数１０個）。こ
の入力値は、タイプ７２１、状態値７２２、ディレィ７
２７、エレメント−ポインタとともに演算パケット作成
送出回路７８に送られる。以上の処理も本発明のように
記憶部分を分割したため第７図に示し九パイプライン処
ＭＫより高速に実行できる。この時作成される演算パケ
ットを第８図に示す。
ように記憶部分を複数個に分割したため処理ｔ＝７能と
なる。また、フラグ部７４には他の部分より２倍以上速
い高速記憶を使用する。上記の処理をイベント部６から
送られてきた全ての情報に対して実行すると、エレメン
ト・ポインタ・スタック７５には、その状態が変化する
可能性のあるエレメントが格納されている。次に、エレ
メント記憶部／り・スタック７５の全てのエレメントに
対して、以下の処理を行う。まず、エレメント記憶部の
エントリを読み出し、入力数７２３と入力値ボイ／り７
２４を求める。次に、入力値ポインタ７２４の指すエン
トリから始まる複数個の入力値を入力値記憶部７６から
バッファｌｌ７７に読み出す（読み出す個数はエレメン
トの入力数の最大数であればよい一通常数１０個）。こ
の入力値は、タイプ７２１、状態値７２２、ディレィ７
２７、エレメント−ポインタとともに演算パケット作成
送出回路７８に送られる。以上の処理も本発明のように
記憶部分を分割したため第７図に示し九パイプライン処
ＭＫより高速に実行できる。この時作成される演算パケ
ットを第８図に示す。
第９図は、演算部の構成を示す。複数の演算ユニットか
らなり、状態部からは、空いている演算ユニットに第８
図の演算パケットが送られてくる。
らなり、状態部からは、空いている演算ユニットに第８
図の演算パケットが送られてくる。
各演算ユニットは、タイプＡ１を調べどのような演算を
行えばよいかを決定し、人力値Ａ５を用いて、新しい状
態値を求める。もしこの値が状態値Ａ３と異なれば、デ
ィ・レイ値Ａ４後の時刻をスイッチング時刻として、第
１０図に示したイベント・パケットをイベントｓＫ送る
。第１０図のエレメント・ポインタＢ２ａ演算パケット
のＡ１、新状態値Ｂ３は演算ヱニットで計算された値で
ある。
行えばよいかを決定し、人力値Ａ５を用いて、新しい状
態値を求める。もしこの値が状態値Ａ３と異なれば、デ
ィ・レイ値Ａ４後の時刻をスイッチング時刻として、第
１０図に示したイベント・パケットをイベントｓＫ送る
。第１０図のエレメント・ポインタＢ２ａ演算パケット
のＡ１、新状態値Ｂ３は演算ヱニットで計算された値で
ある。
なお、状態部７はエレメント・ポインタ・スタック７５
に格納されているエレメントの数をイベント部６に通知
しておき、イベント部６が全エレメントの処理の終了を
知ることができるようにする。
に格納されているエレメントの数をイベント部６に通知
しておき、イベント部６が全エレメントの処理の終了を
知ることができるようにする。
したがって、たとえ状態値Ａ３の値が変化しなくても、
イベント・パ、−ットを送出しなければならないが、こ
のために７ラグＢ４を設けて、有効なパケットか否かを
判定できるよう処する。
イベント・パ、−ットを送出しなければならないが、こ
のために７ラグＢ４を設けて、有効なパケットか否かを
判定できるよう処する。
制御部５Ｆｉ、りン纂し−ジ璽ン時刻の更新や周期的イ
ベントの発生等を行うとともＫ、各部分の起動や各部分
からの動作状況等の情報を受けとり、装置全体の管理を
行う。
ベントの発生等を行うとともＫ、各部分の起動や各部分
からの動作状況等の情報を受けとり、装置全体の管理を
行う。
以上説明したように、本発明によれば、論理シミ、レー
ジロンの実行に適したデータ処理装置が提供されるので
、シミュレータｖａ７の高速化が実現される。
ジロンの実行に適したデータ処理装置が提供されるので
、シミュレータｖａ７の高速化が実現される。
第１Ｉｙ４は、−理回路の一例を示す図。
第２図は、論理シミュレータの動作を説明するだめの図
、第３図は、本発明によるデータ処理装置の一実施例を
示すブロック図、第４図は、第３図のイベントｓを示す
図、第５図は、第３図の状′Ｉｉ！ｌｓを示す図、第６
図および蕗７は本発明の装置の動、作を示すタイムチャ
ート、第８図は、演算パケットを示す図、第９図は、第
３図の演算部を示す図、第１０図は、イベント−パケッ
トを示す図である。 ５：制御部、６：イベント部、７：状態部、８：演ｊＥ
ｉＢ、７２：エレメント記憶部。
、第３図は、本発明によるデータ処理装置の一実施例を
示すブロック図、第４図は、第３図のイベントｓを示す
図、第５図は、第３図の状′Ｉｉ！ｌｓを示す図、第６
図および蕗７は本発明の装置の動、作を示すタイムチャ
ート、第８図は、演算パケットを示す図、第９図は、第
３図の演算部を示す図、第１０図は、イベント−パケッ
トを示す図である。 ５：制御部、６：イベント部、７：状態部、８：演ｊＥ
ｉＢ、７２：エレメント記憶部。
Claims (1)
- 論理シ電、レージ璽ンＯ実行にともない発生するイベン
トを格納するイベント部、論理回路の接続情報と回路状
態を記憶する状態部、回路エレメントの有する論理演算
を実行する演算部および上記各部分を制御する制御部を
有する論理シ＜ｍレージ曹ン用データ処理装置において
、状態部は、パイプライン処理が可能なように複数の記
憶プルツクから構成され、演算部は、並列処理が可能な
ように、複数個の演算ｓ−ニットから構成されることを
特徴とする論理シ（ｍレージ菅ン用データ処還装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111901A JPS5814257A (ja) | 1981-07-17 | 1981-07-17 | 論理シミユレ−シヨン用デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111901A JPS5814257A (ja) | 1981-07-17 | 1981-07-17 | 論理シミユレ−シヨン用デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5814257A true JPS5814257A (ja) | 1983-01-27 |
| JPS6141017B2 JPS6141017B2 (ja) | 1986-09-12 |
Family
ID=14572963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111901A Granted JPS5814257A (ja) | 1981-07-17 | 1981-07-17 | 論理シミユレ−シヨン用デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814257A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607531A (ja) * | 1983-06-25 | 1985-01-16 | Fujitsu Ltd | 論理シミユレ−シヨン装置 |
| JPS6091455A (ja) * | 1983-10-24 | 1985-05-22 | Fujitsu Ltd | 論理回路のシミユレ−シヨン方式 |
| JPS60173483A (ja) * | 1984-02-20 | 1985-09-06 | Hitachi Ltd | 論理回路シミュレーション装置 |
| US4791829A (en) * | 1985-03-19 | 1988-12-20 | Kabushiki Kaisha Daikin Seisakusho | Flywheel with dynamic damper |
| JPS643749A (en) * | 1987-06-26 | 1989-01-09 | Matsushita Electric Ind Co Ltd | Logical simulation processor |
| US4796740A (en) * | 1986-02-18 | 1989-01-10 | Kabushiki Kaisha Daikin Seisakusho | Flywheel assembly |
| US4848183A (en) * | 1987-02-17 | 1989-07-18 | Simpson Industries, Inc. | Camshaft damper |
| JPH0488564A (ja) * | 1990-08-01 | 1992-03-23 | Nishimura Giken:Kk | 集積回路用検証装置 |
| US5433666A (en) * | 1989-04-28 | 1995-07-18 | Valeo | Torsion damping device with a dynamic vibration damper, in particular for automotive vehicles |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567167A (en) * | 1979-06-29 | 1981-01-24 | Ibm | Parallel calculation system |
-
1981
- 1981-07-17 JP JP56111901A patent/JPS5814257A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567167A (en) * | 1979-06-29 | 1981-01-24 | Ibm | Parallel calculation system |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607531A (ja) * | 1983-06-25 | 1985-01-16 | Fujitsu Ltd | 論理シミユレ−シヨン装置 |
| JPS6091455A (ja) * | 1983-10-24 | 1985-05-22 | Fujitsu Ltd | 論理回路のシミユレ−シヨン方式 |
| JPS60173483A (ja) * | 1984-02-20 | 1985-09-06 | Hitachi Ltd | 論理回路シミュレーション装置 |
| US4791829A (en) * | 1985-03-19 | 1988-12-20 | Kabushiki Kaisha Daikin Seisakusho | Flywheel with dynamic damper |
| US4796740A (en) * | 1986-02-18 | 1989-01-10 | Kabushiki Kaisha Daikin Seisakusho | Flywheel assembly |
| US4848183A (en) * | 1987-02-17 | 1989-07-18 | Simpson Industries, Inc. | Camshaft damper |
| JPS643749A (en) * | 1987-06-26 | 1989-01-09 | Matsushita Electric Ind Co Ltd | Logical simulation processor |
| US5433666A (en) * | 1989-04-28 | 1995-07-18 | Valeo | Torsion damping device with a dynamic vibration damper, in particular for automotive vehicles |
| JPH0488564A (ja) * | 1990-08-01 | 1992-03-23 | Nishimura Giken:Kk | 集積回路用検証装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6141017B2 (ja) | 1986-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5513339A (en) | Concurrent fault simulation of circuits with both logic elements and functional circuits | |
| JPS5948424B2 (ja) | 並列計算システム | |
| JPH04227574A (ja) | ロジック・シミュレーション・マシンのための全イベント・トレース・ギャザラ | |
| US4584642A (en) | Logic simulation apparatus | |
| JPS62502151A (ja) | 大型コンピユ−タシステムのコンピユ−タ機能をシミユレ−トするための配列 | |
| JPS5814257A (ja) | 論理シミユレ−シヨン用デ−タ処理装置 | |
| JPH06314311A (ja) | 論理シミュレーション方式 | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| JP2001256048A (ja) | データ処理装置のシミュレーション | |
| JPH0458070B2 (ja) | ||
| JPH03269674A (ja) | 論理シミュレーション装置 | |
| JPS63278150A (ja) | 論理シミュレ−ション装置 | |
| JPH0721154A (ja) | ベクトル処理装置 | |
| JPS6029865A (ja) | 論理シミュレーション装置 | |
| JP2797127B2 (ja) | 論理シミュレータ | |
| SU1164724A1 (ru) | Устройство дл реализации логических функций | |
| JP2797128B2 (ja) | 論理シミュレータ | |
| JPS62221745A (ja) | 論理回路シミユレ−シヨン方法 | |
| JP3048969B2 (ja) | サイクルベースシミュレータ | |
| SU941994A1 (ru) | Ячейка однородной структуры | |
| JPH03253972A (ja) | シミュレーションエンジン | |
| JP2010218178A (ja) | ソート処理装置およびソート処理方法 | |
| JPH0785120A (ja) | 論理回路シミュレーション方法 | |
| JPH05197778A (ja) | 論理シミュレーション方式 | |
| JPS6244843A (ja) | シミユレ−タ |