JPS5814898A - 反射残響音付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は残響音付加装置に関し、特にディジクルメモ
リを利用して自然々残響音を得るようにした残響音付加
装置に関するものである。

従来において、残響音を電子回路によって付加する装置
としては、ＢＢＤ（Ｂｕｃｋｅｔ　Ｂｒｌｇａｄｅ　］
）ｅｖｉ−ｃｅ）やＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｕｐ
ｌｅｄ　Ｄｅｖｉｃｅ　）ｉどのアナログ遅延素子を使
用したものがある。しかし、このようなアナログ遅延素
子を使用した装置では、残響時間を長くするほど、すな
わちアナログ遅延素子の直列接続段数を増加するほど出
力信号レベルが低下してＳ／Ｎ比の低下が顕著になり、
自然な残響音を得ることができないという欠点があった
。

′！ｒ、た、残響時間はアナログ遅延素子の直列接続段
数によって一義的に決定されてし甘うため、残響時間を
一度設定してし甘うと、その後簡単に変更することがで
きないという欠点があった。

との発明は上記のよう力欠点に鑑みなされたもので、そ
の目的は残響時間を長くしても８／’Ｎ比が低下せず、
また残響時間を簡単に変更することかで六る残響音付加
装置を提供するととにある。

とのためにこの発明は、遅延素子としてディジタルメモ
リを使用し、このディジタルメモリに入力楽音を所定周
期でサンプリングした振幅データ（量子化情報）を順次
記憶させ、との記憶させた振幅データのうち所望の遅延
時間に相当する振幅データを読出し、とれをアナログ化
したのち残響音として発生させるようにしたものである
。

以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明による残響音付加装置の一実施例を示
すブロック図、第２図はこの実施例の構５− 成を機能的に表わした機能ブロック図、第３図および第
４図はディジタルメモリを用いて所望の遅延時間の残響
音を発生させるための遅延回路の基本的構成を示すブロ
ック図である。

説明の便宜上、まず第３図および第４図に示す遅延回路
の基本的構成およびその動作を説明し、次に第２図の機
能ブロック図により残響音の形成過程を説明し、その次
に第１図に示す実施例の具体的構成および動作を説明す
る。

ディジタルメモリを用いた遅延回路の基本構成ディジタ
ルメモリに対し所定のサンプリング周期Ｔｏで順次サン
プリングした入力楽音信号の振幅データ８　Ｐ　Ｄ　（
ｔ）を時間経過に従ってＪ［次記憶させるようにした場
合、時刻（ｔ−ｉ）で記憶した振幅データ５ＰＤ（ｔ−
ｉ）を１時間経過した時刻ｔで絖出すには、サンプリン
グ時刻がｔのときのアドレス情報ＡＤＨ（ｔ）に対し、
１時間の間に変化したアドレス間隔ΔＡＤＲを次の第（
１）式または第（２）式で示す如く加算または減算し、
時刻（ｔ−１）ＶＣおけるアドレス情報ＡＤＨ（ｔ−ｉ
　）を求め、このアドレスｆｉ報ＡＤＨ＝６− （ｔ−１）をディジタルメモリのアドレス入力に与えれ
ば良い。

ＡＤＨ（ｔ−１）＝ＡＤＲ（ｔ）＋ΔＡＤＲ・・・・・
・・・・（１，１ＡＤＲ（ｔ−ｉ　）＝ＡＤＲ（ｔ）−
ΔＡＤＲ・・・・・・・・・（２）これによって、時刻
（ｔ−１）で記憶させた振幅データ５ＰＤ（ｔ−ｉ）を １−ΔＡＤＲＸ　’ｒｏ　　・・・・・・・・・・・・
・・・・・・（３）で表わされる１時間遅れて読出すと
とができる。

すなわち、所望の遅延時間ｌに対応するアドレス間隔Δ
ＡＤＲを遅延時間情報として与えれば、時刻（ｔ−１）
で記憶させた振幅データ５ＰＤ（ｔ−１）を１時間遅れ
て読出すことがてきる。この場合、上記第（１）式によ
って時刻（ｔ−１）におけるアドレス情報ＡＤＨ（ｔ−
１）を求めるものは、振幅データ８　Ｉ）Ｄ（ｔ）を時
間経過に伴って高位アドレスから低位アドレスへ向けて
順次記憶させる場合に適用される。壕だ、第（２）式に
よるものは、振幅データｓ　Ｐ　Ｄ　（ｔ）を低位アド
レスから高位アドレスへ向けて順次記憶させる場合に適
用される。

従って、との発明における遅延回路は、振幅データ８　
Ｐ　Ｄ　（ｔ）を順次記憶するディジタルメモリＤＭと
、上記第（１）式または第（２）式で示される読出し用
のアドレス情報ＡＤＨ（ｔ−ｉ）を形成するアドレス情
報発生回路ＡＧと、上記アドレス間隔ΔＡＤＲを遅延時
間情報ＤＬＤとして発生するティレイレングスデータメ
モ！Ｊ　ＤＤＭとが基本的に設けられる。

第３図はこのような考え方に基づく遅延回路の一例を示
すブロック図であって、ディジタルメモリＤＭ、アドレ
ス情報発生回路ＡＧ、ディレィレングスデータメモＩＪ
ＤＤＭ、乗算器Ｍを備えている。

ディジタルメモリＤＭは、第５図のタイムチャートに示
すように、クロックパルスφに従って所定周期Ｔｏでサ
ンプリングした振幅データ５ＰＤ（ｔ）を「０」〜「９
」の各アドレスに高位アドレス「９−１側から低位アド
レス「０」に向けて順に記憶するものであり、例えばＲ
ＡＭ　（ランダムアクセスメモ１ハやシフトレジスタに
よシ構成される。

このディジタルメモリＤＭにおける振幅データ５ｐＤ（
ｔ）の：ｇ！ｌ：込みアドレスおよび読出しアドレスの
指定は、アドレス情報発生回路ＡＧによって行なわれる
。すなわち、アドレス情報発生回路ＡＧはアドレスカウ
ンタＡＣと加算器ＡＤとを備え、サンプリング時刻の更
新に伴って値が更新される書込みアドレス情報ＡＤＲ（
ｔ’ｌ、　ＡＤＲ（ｔ＋１　）、　ＡＤＨ（ｔ−１−２
）。

・・・・・・ＡＤＲ（ｔ＋ｉ）を形成すると共に、前述
の第（１）式で表わされる読出しアドレス情報ＡＤＩｔ
（ｔ−りを形成し、これらをディジタルメモリＤＭのア
ドレス情報ＤＭ−ＡＤＨとして出力する。すなわち、ア
ドレスカウンタＡＣは周期Ｔｏのクロックパルスφをカ
ウントし、そのカウント値を現在のサンプリング時刻ｔ
における振幅データＳ　Ｐ　Ｄ　（ｔ）の書込みアドレ
ス情報ＡＤＨ（ｔ）として出力し、この情報Ａ　Ｄ　Ｈ
（ｔ）を加算器ＡＤに供給する。一方、ディレィレング
スデータメモリＤＤＭは所望の遅延時間ｉに対応する時
間情報ＤＬＤ　（Δ＊ｎｕ＝１／’ｒｅ）を加算器ＡＤ
の他の加算入力に供給する。すると、加算器ＡＤは当該
サンプリング時刻ｔにおいて、まず前述の第（１）式で
表わされる演算を行いその演算値を１時間前の振幅デー
タ５ｐＤ（ｔ−ｉ）の読出しアドレス情報ＡＤＨ（ｔ−
ｉ）として出力し、続いてアドレスカウンタＡ９− Ｃの出力情報ＡＤＨ（ｔ）をそのまま現在時刻ｔにおけ
る振幅データＳ　Ｐ　Ｄ　（ｔ）の書込みアドレス情報
ＡＤＨ（ｔ）として出力する。

とれによって、ディジタルメモＩＪＤＭからは、時刻ｔ
において、１時間前の時刻（ｔ−１）で記憶させた振幅
データ５ＰＤ（ｔ−１）が読出されると共に、現在時刻
ｔにおける振幅データ８ＰＤ（ｔ）がアドレス情報ＡＤ
　Ｈ（ｔ）で指定されるアドレスに記憶される。

このようにしてディジタルメモリＤＭから１時間遅れて
読出された振幅データ５ｐＤ（ｔ−ｉ）は、乗算器Ｍに
おいて振幅レベル制御用の係数Ｋが乗算されてレベル制
御される。そして、レベル制御された振幅データに一８
ＰＤ（ｔ−１）は図示しないＤＡ変換器によりアナログ
信号に変換される。このような動作は各サンプリング時
刻毎に行なわれる。この結果、入力楽音よシ１１時間遅
た残響音を発生させることができる。この場合、１つの
サンプ）ング時間において異なる複数の遅延時間情報Ｄ
ＬＤを時分割で順次与えれば、同一サンプリング時間内
に遅延時間の異なる複数の残響音に関する情報１０− を取シ出すことができる。従って、この発明の実施例で
は、第３図に示す遅延回路は、周囲の壁などの反射体へ
の距離の差によって振幅レベルや遅延時間がランダムに
異なる複雑な残響特性の初期反射音を形成するために利
用される。

第４図は遅延回路の他の例を示すブロック図であって、
この例の遅延回路はアドレス情報発生回路ＡＣのアドレ
スカウンタＡＣをプリセット型のダウンカウンタで構成
する。そしてアドレスカウンタＡＣに対して所望の遅延
時間ｌに対応する遅延時間情報ＤＬＤをプリセットして
とのプリセット値（ＤＬＤ）からダウンカウント動作さ
せることによシ、該アドレスカウンタＡＣから出力され
るアドレス情報ＡＤＲ（ｔ）、ＡＤＲ（ｔ＋１）、・・
・・・・ＡＤＨ（ｔ＋１）の繰り返し周期が遅延時間情
報ＤＬＤによシ指定される遅延時間と一致するようにし
、現在時刻ｔにおける振幅データ８ＰＤ（ｔ）を記憶さ
せるべきアドレスから１時間前に記憶させた振幅データ
５ｐＤ（ｔ−ｉ）を読出すようにしたものである。

換言すれば、ディジタルメモＩＪＤＭが第４図の如く１
０語で構成される場合にはアドレス間隔の最大値が「１
０」と々るため、最大で１Ｏ−Ｔｏ時間遅れた振幅デー
タ５ｐａ（ｔ−ｘｏ）ｆｉ−読出すことが可能であるが
、所望の遅延時間１を例えば６・Ｔ、とする場合、アド
レスカウンタＡＣの出力情報ＤＭ−ＡＤＲを５．４．３
．２．１．０．５．−曲０　ノ繰多返しとし、ディジタ
ルメモリＤＭにおいて使用するアドレスの範囲を所望の
遅延時間１（ｉ＝６・Ｔｏ）に対応して縮小し、現在時
刻ｔにおいてサンプリングした振幅データ８ＰＤ（ｔ）
を書込もうとするアドレスを、ちょうど１時間前の振幅
データ５ｐＤ（ｔ−ｉ）を書込んだアドレスに一致させ
、現在時刻ｔにおける振幅データ８ＰＤ（ｔ）を書込む
べきアドレスから１時間前に書込んだ振幅データ８ＰＤ
（ｔ−１）を読出すようにしたものである。このために
、この第４図の遅延回路では、アドレスカウンタＡＣの
出力情報ＤＭ・ムＤＲが「０」から「９」に変化したこ
とを検出し、この検出信号によｙディレィレングスデー
タメモリＤＤＭから出力されている時間情報ＤＬＤをア
ドレスカウンタＡＣにプリセットする最大値検出回路Ｍ
ＸＤが設けられている。

一方、この第４図の遅延回路は、現在時刻ｔにおいてサ
ンプリングした振幅データＳ　Ｐ　Ｄ（ｔ）をそのｔ−
ｉディジタルメモリＤＭＫ？込まず、１時間前の振幅デ
ータ５ＰＤ（ｔ−１）を所定割合いで帰還し、そノ帰還
値に一８ＰＤ（ｔ−１）と現在時刻ｔにおいてサンプリ
ングした振幅データ５ＰＤ（ｔ）との加算値を書込むよ
うにしたものであゐ。このために、ディジタルメモリＤ
Ｍから読出された１時間前の振幅データ８ＰＤ（ｔ−ｉ
）に係数Ｋを乗算してディジタルメモリＤＭのデータ入
力側に帰還する乗算器Ｍと、乗算器Ｍの出力データに一
８ＰＤ（ｔ−１）と現在時刻ｔの振幅データ５ＰＤ（ｔ
）とを加算し、その加算値ｒｓｐＤ（ｔ）＋ｘ−ｓｐＤ
（ｔ−１）　ＪをディジタルメモリＤＭのデータ入力に
供給する加算器ＡＤとが設けられている。

従って、このように構成された遅延回路においては、所
望の遅延時間１を６・Ｔｏとする場合、アドレスカウン
タＡＣには該カラ／りＡＣの出力情報ＤＭ−ＡＤＨが「
０」から最大値（この例では「９」）に１３− 変化した時点で、 ＤＬＤ＝６−１＝５ で表わされる遅延時間情報ＤＬＤがプリセットされる。

これによって、アドレスカウンタＡＣはサンプリング時
刻の進行に伴って（サンプリング周期Ｔ・毎に）　５．
４．３．２．１．０．５．−・曲０という具合に変化す
るアドレス情報ＤＭ−ＡＤＲを繰シ返し出力するように
なる。そして、各サンプリング時刻においては、アドレ
ス情報ＤＭ−ＡＤＨで指定されるアドレスに記憶されて
いる１時間前の振幅データ８ＰＤ（ｔ−１）がまず読出
され、続いてこの読出しアドレスと同一アドレスに対し
１時間前の振幅データ８ＰＤ（ｔ−１）と現在時刻ｔで
サンプリングした振幅データ５ＰＤ（ｔ）とを所定割合
いで加算したデータｒｓＰＤ（ｔ）十に一８ＰＤ（ｔ−
１）Ｊが書込まれる。

従って、とのように構成した遅延回路では、現在のサン
プリング時刻ｔにおける振幅データ５ＰＤ（１）の書込
みアドレスと１時間前の振幅データ５ＰＤ（１−１）の
読出しアドレスとが同一で、かつ１時間前の振幅データ
８ＰＤ（ｔ−１）が帰還されているため、１４− 振幅レベルや遅延時間が規則的に変化する残響音に関す
るデータを取り出すことがでべろ。従って、この発明の
実施例では、第４図に示す遅延回路は初期反射音発生後
の規則的残響特性の残響音を発生するために用いられて
いる。

々お、振幅データＳＰＤに係数Ｋを乗算していくと、最
終的に得られる残響音に関するデータは元の振幅データ
ＳＰＤよりレベルが大きくなってしまうため、実際には
この残響音に関するデータは減衰器を通して残響音の出
力部に導かｔする。

この場合、係数Ｋをｒ−１＜Ｋ＜ＯＪとするようにすれ
ば、減衰器を必要としムい。

次に、第２図に示す機能ブロック図を用いて残響音の形
成過程を説明する。

残響音の形成過程 まず、第２図の実施例における残響音の形成過程は、振
幅レベルおよび遅延時間がランダムに変化する初期反射
音を形成する過程と、この初期反射音に続く、振幅レベ
ルおよび遅延時間が規則的に変化する残響音を形成する
過程とに大別きれる。

そして、ここではこれらの初期反射音および残響音は互
いに独立した遅延回路系列で形成するように構成されて
いる。

第２図において、入力楽音信号を所定周期Ｔｏでサンプ
リングした振幅データＳ　Ｐ　Ｄ　（ｔ）は第１の遅延
回路系列である初期反射音形成部１に供給される。

初期反射音形成部１は、第３図に示した遅延回路を利用
したもので、、　　２０４８語の記憶アドレスを有する
メモリＤｏと、現在のサンプリング時刻ｔにおいて上記
メモＩＪＤＯから読出した互いに遅延時間の異なるｌｎ
時間（ｎ−１〜１．０）前の１０種類の振幅データ５Ｐ
Ｄ（ｔ−１り、　８ＰＤ（ｔ−１，）、　・−・５ＰＤ
（ｔ−１１０）に対して任意の振幅レベル制御用係数Ｋ
ｎ（ｎ＝１〜１０）を乗算する乗算器Ｍ１〜ＭＩＯと、
これら乗算器Ｍ１〜ＭＩＯの乗算値出力Ｋ１−８ＰＤ（
ｔ−ｉｔ）ｌ　Ｋｇ・８ＰＤ（ｔ　　ｉｓ）、−・・Ｋ
ｌｏ−８ＰＤ（ｔ　　１１ｏ）の総和ｎ（ｔ−ｉｎ）を
現在時刻ｔにおける初期反射音の瞬時値Ｅ　ＣＨ（ｔ）
として出力する加算器ＳＵＭとから構成されている。

なお、加算器ＳＵＭは、上記総和 ΣＫｎ−８ＰＤ（ｔ−１ｎ）を次のサンプリング時刻（
ｔｎ＝１ ＋１）マで一時記憶するレジスタＲＯを内蔵している。

このような構成の初期反射音形成部１において、現在時
刻ｔでサンプリングされた入力楽音の振幅データＳ　Ｐ
　Ｄ　（ｔ）は、メモリＤｏの２０４８語の記憶アドレ
スのうち現在時刻ｔに対応したアドレスに書込まれる。

次に、加算器８０Ｍ内のレジスタＲＯＩＣは前回のサン
プリング時刻（ｔ−１）における総和このレジスタＲＯ
の内容がリセットされる。次に、１ｎ時間前の１０種類
の振幅データＩ！ＩＰＤ（ｔ−１、）　〜８ＰＤ（ｔ　
　１ｔｏ）のうち、遅延時間ｌｌノ振幅データ５ＰＤ（
ｔ−ｉｌ）をメモリＤＯから読出すため、遅延時間１１
に対応するメモリＤＯのアドレスが指定され、該アドレ
スから１１時間前にサンプリングした振幅データ５ＰＤ
（ｔ−ｉｌ）が読出される。この場合、１１時間前の振
幅データ５ｐａｔ−１１）を読出すための１７− アドレスは前述した第（１）式によって求められる。

このようにして読出された遅延時間１１の振幅データ８
ＰＤ（ｔ−１１）は、乗算器Ｍ１に入力されこの乗算器
Ｍ１において遅延時間ｉ１の第１反射音ＥＣＭ　１に対
応する振幅レベル制御用の係数Ｋｌと乗算される。そし
て、その乗算値に１・５ｐＤ（ｔ−ｉ、）は加算器ＨＵ
Ｍに入力され、レジスタＲＯの現在値と加算され、その
加算値はレジスタＲＯに再び記憶される。

この場合、レジスタＲＯの内容は、現在時刻ｔの振幅デ
ータ８　Ｐ　Ｄ　（ｔ）の書込みの直後にリセットされ
ているため、この時レジスタＲＯに書込寸れる内容はデ
ータに１・５ＰＤ（ｔ−１１）と々る。

このようにして、遅延時間１１の振幅データ８ＰＤ（１
１１）の読出し処理およびレベル制御処理が終了すると
、すガわち第１反射音ＥＣＭ１に関する処理が終了する
と、次に遅延時間ｌ、の第１反射音ＥＣＨ，に関する振
幅データ５ＰＤ（ｔ−１，）の読出し処理およびレベル
制御処理が第１反射音ＥＣＨ１の形成処理と同様にして
行々われる。この結果、加算器８０Ｍ内のレジスタＲＯ
には、第１反射音ＥＣＨ１１８− に関するデータＫ１−５ｐＤ（ｔ　　ｌｔ）ど第２反射
音ＥＣＨ２に関するデータに冨・５ｐＤ（ｔ−１２）と
の加算値［Ｋ１・５ＰＤ（ｔ　　ｉｔ）＋Ｋｚ・５ＰＤ
（ｔ−１、）　Ｊが記憶される。

このような処理は第３反射音Ｅｅ１３〜第１０反射音Ｅ
ＣＨＩ０についても同様に行なわれる。仁の結果、レジ
スタＲＯには第１反射音ＥＣＨ１〜第１０反射音ＥＣＨ
１ｏに関する振幅データに、−８ＰＤ（ｔ−１１）　〜
に、、−される。そして、この総和　ΣＫｎ・８ＰＤ（
ｔ−Ｉｎ）−１ は第１反射音Ｅ　ＣＨ２（１０反射音Ｅ　ＣＨｒ　ｏか
ら々る初期反射音の瞬時値ＥＣ）ｌ（ｔ）としてスイッ
チ回Ｐ８ＳＷを介して出力される。

スイッチ回路ＳＷは、次の第１表に示すように、１サン
プリング周期Ｔａ内の初期反射音の形成処理時間Ｔａに
おいてはレジスタＲＯの出力を選択出力し、初期反射音
の形成処理後の時間Ｔｌ）においては第２の遅延回路系
列の出力を選択出力するものである。

第１表 このスイッチ回路ＳＷによって選択出力される情報夕Ｅ
　ＣＨ（ｔ）は、図示し々いＤＡ変換器においてアナロ
グ信号に変換された稜スピーカに加えられ、入力楽音に
対する初期反射音として発音される。

従って、第１反射音ＥＣＨ８〜第１０反射音ＥＣＨ１゜
の遅延時間ｉＨおよび振幅レベル制御用の係数Ｋｎをそ
れぞれ異ならせること姥よシ、第６図に示すように振幅
レベルおよび遅延時間がランダムに変化する初期反射音
を得ることができる。

とこで、入力楽音のサンプリング周期Ｔ・を０．０４ｍ
５　（２５ＫＨｚ　）とした場合、現在時刻ｔの振幅デ
ータＳ　Ｐ　Ｄ　（ｔ）の書込みアドレスＡ　Ｄ　Ｈ（
ｔ）よシ例えば１６２６語離れたアドレスに記憶されて
いる振幅データ５ＰＤ（ｔ−１６２６）を読出した場合
、その遅延時間ｉは １　＝　１６２６　Ｘ　Ｏ，０４中６５ｍ５となり、入
力楽音よシ約６５ｍ５遅れた初期反射音ＥＣＨｎｆ発生
させることができる。

一方、入力楽音を所定周期Ｔ０でサンプリングした振幅
データｓ　Ｐ　Ｄ　（ｔ）は、初期反射音発生後の残響
音を形成する第２の遅延回路系列にも供給される。

この第２の遅延回路系列は、振幅データ５ＰＤ（ｔ）を
３時間遅らせてバンドパスフィルタＢＰＦに供給する遅
延用のメモリＤＩＯと、とのメモリＤＩＯから供給され
る遅延時間ｊの振幅データ５ｐＤ（ｔ−Ｈの所定周波数
帯域成分のみを通過させるローパスフィルタＬＰＦおよ
び）・イパスフィルタＨＰＦとから成るディジタル型の
バンドパスフィルタＢＰＦと、該バンドパスフィルタＢ
ＰＦを通過した振幅データ５ＰＤ（ｔ−ｊ）に基づき遅
延時間間隔の粗い残響音データＲＶＤ　１を形成する櫛
型フィルタ構成のＷＪ１残響音形成部２と、前記残響音
データＲＶＤ　’に基づき遅延時間間隔が密な残響音デ
ータＲＶＤ　！を形成するオールバスフィルタ構成の第
２残響音形成部３とから構成されている。

２１ このような構成において、現在時刻ｔでサンプリングし
た振幅データＳ　Ｐ　Ｄ　（ｔ）は、メモリＤＩＯにお
ける２０４８語の記憶アドレスのうち現在時刻ｔに対応
したアドレスＡＤＨ（ｔ）に書込まれる。次に、メモ！
ＪＤＩＯに記憶した振幅データＳ　Ｐ　Ｄ　（ｔ）のう
ち、１時間前のデータ５ＰＤ（ｔ−ｊ）を読出すため、
遅延時間ｊに対応するメモリＤＩＯのアドレスが指定さ
れ、核アドレスから１時間前にサンプリングした振幅デ
ータ８ＰＤ（ｔ−ｊ）が読出される。この場合、１時間
前の振幅データ８ＰＤ（ｔ−ｊ）を読出すだめのアドレ
スは、初期反射音の形成の場合と同様に、前述した第（
１）式によって求められる。そして、とこでの遅延時間
ｊは第１０反射音Ｅ（’Ｈ１゜に関する遅延時間ｔｘｏ
よシやや太きく（ｊ＞１ｌｓ）設定されている。

とのようにしてメモリＤＩＯから読出された遅延時間ｊ
の振幅データ５ＰＤ（ｔ−ｊ）はローパスフィルタＬＰ
Ｆの乗算器Ｍｌｌに入力され、ここにおいて所定の係数
Ｋｉｌ・と乗算される。そして、その乗算値Ｋｌｌ・８
ＰＤＣｔ−ｊ）はレジスタＲ１に一時記憶される。

次に、１語の記憶アドレスを有するメモリ８ＤＯか２２
− ら１サンプリング時間（１・Ｔｏ）前に書込せれた振幅
データ５ＰＤ（ｔ−ｊ　−１）が読出され、このデータ
５ＰＤ（ｔ−ｊ−１）に所定の係数ＩＫｕが乗算器Ｍ１
２において乗算される。次に、乗算器Ｍ１２の乗算値出
力に！鵞・５ＰＤ（ｔ−ｊ　−１）とレジスタＲ１に一
時記憶されている３時間前の振幅データＫｌｌ・８ＰＤ
（ｔ−ｊ）とが加算され、その加算値［Ｋｌ２・８　Ｐ
Ｄ　（ｔ−ｊ　−］、　）　＋　Ｋｌｌ・８ＰＤ（ｔ−
ｊ）Ｊは再びレジスタＲ１に一時記憶されると共に、レ
ジスタＲ２にも一時記憶される。次に、現在時刻ｔより
１サンプリング時間（１・Ｔｏ）前に書込才れた振幅デ
ータ５ＰＤ（ｔ−ｊ−１）がメモリ８ＤＯから再び読出
さｉｌ、このデータ５ＰＤ（ｔ−ｊ−１）に所定の係数
Ｋ１１１が乗算器Ｍ１３において乗算される。そして、
この乗算値Ｋｌ）・５ｐＤ（ｔ−ｊ　−１）はレジスタ
Ｒ２に一時記憶されている値ｒ　Ｋ、、・５ＰＤ（ｔ−
ｊ−１）＋Ｋｓｒ８ＰＤ（ｊ−ｊ）−１と加舞さね、そ
の加算値Ｋ　１２−８　ＰＤ　（ｔ−ｊ　−１）→−Ｋ
ｔｒ　５ＰＤ（ｔｊ　）十Ｋｘｓ”　５ＰＤ（ｔ−ｊ　
−１） はレジスタＲ２に再び一時記憶される。次に、レジスタ
Ｒ１に一時記憶されている値ｒＫｕ・５ＰＤ（ｔ−ｊ−
１）＋に１１・８ＰＤ（ｔ−ｊ）Ｊを次のサンプリング
周期（ｔ＋１　）で使用するため、この値［Ｋ１２・８
ＰＤ（を−ｊ−１）＋Ｋｕ−８ＦＤ（ｔ−ｊ）Ｊがメモ
リＳＤＯに書込まれる。

このような動作が各サンプリング周期Ｔ０毎に行なわれ
ることにより、ローパスフィルタＬＰＦのレジスタＲ２
からは所定帯域の高周波成分を除去した３時間前の振幅
データ５ＰＤ（ｔ−ｊ）が出力され、この振幅データ５
ＰＤ（ｔ−ｊ）はバイパスフィルタＨＰＦに送られる。

スルト、バイパスフィルタ）（ＰＦでは、ローパスフィ
ルタの場合と同様にして３時間前の振幅データ５ＰＤ（
ｔ−ｊ）から所定帯域の低周波成分の除去が行なわれる
。

す々わち、ローパスフィルタＬＰＦのレジスタＲ２の出
力データ５ＰＤ（ｔ−ｊ）は乗算器Ｍ１４に入力され、
この乗算器Ｍ１４において所定の係数に１４と乗算され
る。そして、その乗算値に１４・８ＰＤ（ｔ−ｊ）はレ
ジスタＲ３に一時記憶される。次に、１語の記憶アドレ
スを有するメモリ８Ｄ１から１サンプリング時間（１・
Ｔ１．）前に書込オれた振幅データＳ　ＰＤ　（ｔ−ｊ
　−１）が読出され、このデータ８ＰＤ（ｔ−ｊ　−１
）に所定の係数Ｗｉｌ＋が乗算器Ｍ１５において乗算さ
れる。次に、乗算器Ｍ１５から得られた乗算値Ｋｌ、−
８ＰＤ（ｔ−ｊ　−１）はレジスタＲ３に一時記憶され
ている３時間前の振幅データＫ１４・５ｐｎ（ｔ−ｊ）
と加算され、その加算値ｒＫ１４・８ＰＤ（ｔ　ｊ）＋
Ｋｓｒ８ＰＤ（ｔ−ｊ　　１）　ＪはレジスタＲ３に一
時記憶されると共に、レジスタＲ４にも一時記憶される
。次に、現在時刻りより１サンプリング時間（１・ＴＯ
）前に書込まれたデータ５ＰＤ（ｔ−ｊ−１）がメモリ
ＳＤＩから再び読出され、この読出しデータ５ＰＤ（ｔ
−ｊ　−１）に所定の係数Ｋｍ１が乗算器Ｍ１６におい
て乗算される。そして、この乗算値Ｋｓｓ・５ＰＤ（ｔ
−ｊ　−１）はレジスタＲ４に一時記憶されている値［
Ｋ８４・５ＰＤ（ｔ−ｊ）→−Ｋｉ１１・８ＰＤ（ｔ−
ｊ−１）Ｊと加算され、その加算値 Ｋ１１ｌ・８ＰＤ（ｔ−ｊ−１）＋　Ｋｌ、・５ＰＤ（
ｔ−ｊ）十に□、・５ＰＤ（ｔ−ｊ−１） はレジスタＲ４に一時記憶される。次に、レジスタＲ３
に一時記憶されている値ｒＫ１４・８ＰＤ（ｔ−ｊ）−
１−２５− Ｋｌ、−８ＰＤ（ｔ−ｊ−１）　Ｊを次のサンプリング
周期（を十１）で使用するため、この値「Ｋ１４・５Ｐ
Ｄ（ｔ−ｊ）＋に＋＋、−８ＦＤ（ｔ　ｊ　　１　）　
ＪがメモリＳＤＩに書込まれる。

このようガ動作がサンプリング周期Ｔ。毎に行なわれる
ことにより、バイパスフィルタＨＰＦのレジスタＲ４か
らは所定帯域の低周波成分を除去した３時間前の振幅デ
ータ５ＰＤ（ｔ−ｊ）が出力される。

ガお、ローパスフィルタＬＰＦのレジスタＲ１は、該レ
ジスタの内容をメモリＳＤＯに書込んだ後は次のサンプ
リング周期捷で使用し々いので、バイパスフィルタＨＰ
ＦのレジスタＲ３と共用することができる。

このようにして、所定帯域の低周波成分および高周波成
分の除去された３時間前の振幅データ５ＰＤ（ｔ−ｊ）
は第１残餐音形成部２に入力をれる。

第１残響音形成部２は、遅延時間の異なる櫛型フィルタ
構成の遅延回路２Ａ、　２Ｂ、　２Ｃが３回路並列に設
けられている。３個の遅延回路２Ａ、　２Ｂ。

２Ｃを並列に設けているのは、櫛型フィルタ構成の遅延
回路の周波数特性が単独の場合には第７図２６− の記号Ａ、Ｂ、Ｃで示す如く波状となってし壕うのでこ
れを平坦化するためである。すなわち、遅延時間の異な
る３個の遅延回路２Ａ、２Ｂ、２Ｃを並列に設けること
により、全体としての周波数特性を第７図の記号りで示
すように平坦化することができる。この場合、平坦化の
度合いは遅延回路の並列接続数を増加するほど良く彦る
。

この実施例では、遅延回路２人の遅延時間が最も長く、
次に遅延回路２Ｂの遅延時間が長く、遅延回路２Ｃの遅
延時間が最も短く設定されている。そして、各遅延回路
２Ａ、　２Ｂ、　２Ｃは遅延時間の設定が異在るのみで
、その構成は全て同一である。従って、図においては、
回路２Ｂおよび２Ｃについては乗算器、レジスタ、メモ
リの番号を示すのみで、遅延回路２人のみを詳細に図示
している。

このようか構成の第１残響音形成部２において、バンド
パスフィルタＢＰＦを通過した１時間前の振幅データ８
ＰＤ（ｔ−ｊ）には、まず乗算器Ｍ１７において振幅レ
ベル制御用の係数ＫＩＴが乗算される。そして、その乗
算値に１７・５ＰＤ（ｔ−ｊ）は乗算器Ｍ１７内のレジ
スタＲ５に一時記憶される。次に、２０４８語の記憶ア
ドレスを有するメモリＤ１にＸ１時間前に書込まれた振
幅データ５ＰＤ（ｔ−Ｘ、）を読出すため、遅延時間Ｘ
４に対応するメモリＤ１のアドレスが指定される。これ
によって、メモＩＪＤＩからＸ１時間前の振幅データ５
ＰＤ（ｔ−Ｘｌ）が読出される。そして、この振幅デー
タ５ｐＤ（ｔ−ｘｔ）は加算器ＳＵＭに供給され、この
加算器ＳＵＭにおいて他のメモリＤ２、Ｄ３の出力デー
タおよび遅延回路２Ｂ、　２０のメモリＤ４〜Ｄ６．Ｄ
７〜Ｄ９の出力データと加算され、該加算器８１１Ｍ内
のレジスタＲ１１に一時記憶される。この場合、メモリ
Ｄ１〜Ｄ９の読出し動作はメモＩＪＤＩからＤ９ｔで順
ＶＣ時分割で行なわれるように疫っており、メモリＤ１
の読出し動作時には他のメモリＤ２〜Ｄ９からはデータ
が出力されていない。このため、加算器ＳＵＭ内のレジ
スタＲ１１への書込み内容は、メモリＤ１から読出され
たデータ５ＰＤ（ｔ−ｘ、）と々る。

一方、メモＩＪＤＩから読出された振幅データ５ＰＤ（
ｔ−ｘｌ）は乗算器Ｍ１８において振幅レベル制御用の
係数ＫＢ、が乗算された後メモＩＪＤＩの入力側に帰還
される。そして、この乗算値にＫ８・８ＰＤ（ｔ−Ｘｓ
）は現在時刻ｔにおいてレジスタＲ５に一時記憶させた
データに１７・５ＰＤ（ｔ−ｊ）と加算さね、その加算
値 に１７・５ＰＤ（ｔ−ｊ）＋ＫｔｒＳＰＤ（ｌＸ１）は
レジスタＲ６に一時記憶される。次に、レジスタＲ６に
記憶された振幅データｒｘｌ、・８ＰＤ（ｔ−ｊ）＋に
、＠−５ｐＤ（ｔ−ＸＩ）　Ｊは、Ｘ１時間前の振幅デ
ータ５ＰＤ（ｔ−ｘｌ）が記憶されていたアドレスと同
一アドレスに書込まれる。この後、レジスタＲ６の内容
はリセットされる。レジスタＲ６の内容をリセットする
のは、このレジスタＲ６を次の段階でメモリＤ２の系統
の処理に兼用しているためでき）る。

このようにしてメモリＤ１の系統の処理が終了すると、
次にメモリＤ２の系統の処理が同様にして行なわれる。

すなわち、２０４８語のアドレスを有するメモリＤ２に
Ｘ２時間前に書込まれた振幅データ８ＰＤｒｔＸｚ）を
読出すため、遅延時間Ｘ！に対応するメモ２９− リＤ２のアドレスが指定される。これによって、メモリ
Ｄ２からＸ２時間前にサンプリングした振幅データ８Ｐ
Ｄ（ｔ−ｘ、）が読出される。そして、この振幅データ
５ＰＤ（ｔ−Ｋ２）は加算器ＳＵＮにおいてレジスタＲ
１１の内容（メモリＤ１から読出された内容）８ＰＤ（
ｔ−ＸＩ）と加算され、その加算値ｒｓｐｐ（を−Ｘｘ
）＋５ＰＤ（ｔ−ｘ、）　」はレジスタＲ１１に一時記
憶される。

一方、メモ１ＪＤ２から読出された振幅データ８ＰＤ（
ｔ−ｘｌ）は乗算器Ｍ１９において振幅レベル制御用の
係数Ｌｓが乗算された後、メモリＤ２の入力側に帰還さ
れる。そして、その乗算値に■・８ＰＤ（ｔ−Ｋ２）は
レジスタＲ５に一時記憶されている値Ｋ１７・８ＰＤ（
ｔ−ｊ）と加算され、その加算値「Ｋ１．・８ＰＤ（ｔ
　　ｊ）＋Ｋｚｓ−８ＰＤ（ｔ−Ｘり　ＪはレジスタＲ
６に一時記憶される。このレジスタＲ６に記憶されたデ
ータｒ　ＫｌｙＩＩＳＰＤ（ｔ　ｊ　）＋Ｋｔｗ・８Ｐ
Ｄ（ｔ−Ｋ５）　Ｊは、Ｘ２時間前のデータ５ｐＤ（ｔ
−Ｘりが記憶されていたアドレスと同一アドレスに記憶
される。この彼、レジスタＲ６の内容はリセットされる
。

＝３０− 次に、メモリＤ３の系統の処理がメモ１ＪＤ２の系統の
処理と同様にして行ガわれる。

従って、メモリＤ１〜Ｄ３の系統の処理を終了した段階
では、メモＩＪＤ３の系統の遅延時間なＸｓとすると、
レジスタＲ１１に記憶される内容は、５ＰＤ（ｔ−ｘｌ
）　−１−５ｐＤ（ｔ−ｘ２）＋　５ＰＤ（ｔ−Ｘ、）
となシ、またメモリＤ３に記憶される内容はに１７・８
ＰＤ（ｔ−ｊ）＋６゜・８ＰＤ（ｔ−Ｘｓ）となる。

とのような処理は遅延回路２Ｂ、２Ｃにおいても同様に
行なわれる。

従って、遅延回路２ＢにおけるメモリＤ４．ＤＢ。

Ｄ６の各系統の遅延時間をそれぞわＸ４＋　Ｘｌｌ＋　
　Ｘ６とし、また遅延回路２Ｃにおけるメモ１ＪＤ７．
Ｄ８゜Ｄ９の各系統の遅延時間をぞわぞわＸ７．　ＸＬ
　ｘ・とすると、遅延回路２Ａ−，２Ｃの全ての処理を
終了した段階におけるレジスタＲ１１の内容は、ＲＶＤ
１＝Σ８ＰＤ（ｔ−ｘｎ→ ｎ＝１ ＝　８ＰＤ（ｔ−ｘｌ）＋８ＰＤ（ｔ−Ｘ、）＋〇ＰＤ
（ｔ　−ｘ、）＋５ＰＤ（ｔ−ｘ、）＋５ＰＤ（ｔ−ｘ
ｌｌ）＋　８ＰＤ（ｔ−ｘ、）十５ＰＤ（ｔ−Ｘｙ）＋
８ＰＤ（ｔ−Ｘｓ）＋５ＰＤ（ｔ−ｘｓ）とガる。この
結果、初期反射音に続き、第８図に示すように遅延時間
間隔が粗く、そして振幅レベルおよび遅延時間が規則的
に変化する残響音が得られる。なお、第８図においては
、時間関係が複雑になるため、遅延回路２人についての
みの残響音を図示している。

以上のようにして形成された遅延時間間隔の粗い残響音
データＲＶＤ　１は、第２残響音形成部３に入力される
。

第２残響音形成部３は、周波数特性が平坦なオールパス
型フィルタ構成の遅延回路３Ａ、　３Ｂ、　３Ｃが直列
に設けられている。

３個の遅延回路３Ａ、　３Ｂ、　３Ｃを直列に設けてい
るのは、第１残響音形成部２において得られた残響音デ
ータＲＶＤ　”より密な遅延時間間隔の残響音データＲ
ｖＤ２を形成するためである。従って、この第２残響音
形成部３における各遅延回路３Ａ、　３Ｂ。

３Ｃの遅延時間は、第１残響音形成部２における各遅延
回路２Ａ、　２Ｂ、　２Ｃの遅延時間よりも短く設定さ
れる。そして、各遅延回路３Ａ、　３Ｂ、　３Ｃは遅延
時間の設定が異々るのみでその構成紘全て同じである。

従って、図においては、遅延回路３Ｂ、３Ｃについては
乗算器、レジスタ、メモリの番号を示すのみで、遅延回
路３Ａについてのみ詳細構成を示している。

まず、第２残響音形成部２から出力される残響音データ
ＲＶＤ　’は遅延回路３ＡのレジスタＲ１２に供給され
るが、このデータＲＶＤ　ＩをレジスタＲ１２に記憶さ
せる前に、まず５１２語の記憶アドレスを有するメモリ
ＭＤＯに７１時間前に１゛込まれたデータＲＶＤ　ｌ（
ｔ−ｙｌ）を読出すため、遅延時間７１時間に対応する
メモリＭＤＯのアドレスが指定される。これによって、
メモＩＪＭＤＯから７１時間前に書込まれたデータＲｖ
Ｄ’（ｔ−ｙｔ）が読出される。次に、このデーＩ’　
ＲＶＤ’（ｔ　７ｘ）には乗算器Ｍ３０において、振幅
レベル制御用の係数に３０が乗算され、その乗算値Ｋｓ
ｏ−ＲＶＤ’（ｔ　３’１）はメモリＭＤＯの入力側に
帰還・　　される。そして、次にこの帰還データに、ｏ
−ＲＶＤＩ（ｔ　ｙｔ）と第１残響音形成部２から現在
時刻ｔに３３− 供給されるデータＲＶＤ　１　（ｔ）とが加算され、そ
の加算値ｒ　ＲＶＤＩ（ｔ）　＋　Ｋ３゜・ＲＶＤＩ　
（ｔ−ｙｔ）　ｊはレジスタＲ１２に一時記憶される。

次に、遅延時間ｙ１に対応するメモリＭＤＯのアドレス
が再び指定され、メモＵＭＤＯから７１時間前に書込ま
れたデータＲＶＤ　ｌ（ｔ　ｙｘ）が再び読出され、そ
の読出しデータＲＶＤ　１（ｔ　ｙｘ）がレジスタＲ１
３に一時記憶される。次に、レジスタＲ１２に一時記憶
されたデータｒ　ＲＶＤＩ（ｔ）＋に、。・Ｒｖｐｌ（
ｔ−ｙｔ）　Ｊと振幅レベル制御用の定数に□とが乗算
器Ｍ２９において乗算される。そして、その乗算値 に、、　−（ＲＶＤＩ（ｔ）　＋　Ｋ、。−ＲＶＤＩ　
（ｔ−ｙｔ　）　）はレジスタＲ１３に一時記憶されて
いる値ＲＶＤＩ　（を−ｙｌ）と加算され、その加算値 ＲＶＤＩ（ｔ−ｙｘ）　＋　Ｋｚ＊　−（ＲＶＤｌ（ｔ
）＋Ｋｓｏ　−ＲＶＤＩ（ｔ−ｙｌ）　）はレジスタＲ
１３に一時記憶される。次に、レジスタＲ１２に一時記
憶されているデータｒ　ＲＶＤ　（ｔ）十に、。

・ＲＶＤｌ（ｔＶｌ）　Ｊを現在時刻ｔ　ヨＤ　ｙ、時
間遅ｔｌサンプリング時刻（ｔ＋ｙｔ）において使用す
るため、該データｒ　ＲＶＤ’（ｔ）＋　Ｋ、、・ＲＶ
Ｄ’（ｔ　）’１）　Ｊ　ハｙｔ時間３４− 前のデータＲＶＤ”　（ｔ−ｙｔ）が記憶されていたア
ドレスと同一アドレスに書込寸れる。

このようにして遅延回路３Ａによる処理が終了すると、
レジスタ８１３に記憶さ′ｉ′またデータＲＶＤ’（ｔ
−ｙｘ）　＋　Ｋｇｓ　・（ＲＶＤ’（ｔ）−１−ＫＨ
−ＲＶＤ　’（ｔ−ｙ、　）　）は遅延回路３Ｂに送ら
れ、この遅延回路３Ｂにおいて回路３Ａの場合と同様の
処理が行々わわる。

ここで、遅延回路３Ａ、　３Ｂ、　３Ｃの出力データを
ＲＶＤ２Ａ、　ＲＶＤ”、　ＲＶＤ２Ｃテ表わし、回路
３１１（７）遅延時間をｙ２２回路３Ｃの遅延時間をＶ
ｓとすると、回路３Ａ、　３Ｂ、　３ＣのレジスタＲ１
３，Ｒ１５，Ｒ］、７の出力データは次の第（４）弐〜
第（６）式によって表わされる。

ＲＶＤ２Ａ＝　ＲＶＤ’（ｔ　　７ｔ）＋に＋ｅ　ｅ　
（ＲＶＤ’（ｔ）十ｋｇｏ”ＲＶＤ’　（ｔ−ｙｓ）　
）　　　・・・・・・・・・・・・・・・・・・（４）
ＲＶＤ”＝　ＲＶＤ”（ｔ−ｙ２）−＋−Ｋ、ｌ−（Ｒ
ＶＤ２ム（ｔ）十Ｋｓｔ”ＲｖＤ”（ｔ−ｙｚ）　）　
　　・・・・・・・・・・・・・・・・・・（５）ＲＶ
Ｄ２°＝ＲｖＤ２Ｂ（ｔ−ｙｓ）十Ｋａｌｌ・（ＲＶＤ
２１Ｉ（ｔ）十にハ・ＲＶＤ２Ｂ（ｔ−ｙ璽））　　　
・・・・・・・・・・・・・・・・・・（６１そして、
遅延回路３Ｃの出力データＲＶＤ　２Ｃは初期反射音に
続く残響音を発止させるだめのデータとしてスイッチ回
路ＳＷを経由して出力される。

ここで、各遅延回Ｍ３Ａ、３Ｂ、３Ｃの遅延時間を、３
’ｌ＞　’！ｚ　＞　’Ｉｓ の関係に設定した場合、第９図に示すように遅延時間間
隔の密な残響音を形成することができる。

すなわち、遅延回路３Ａは第１残響音形成部２で形成さ
れた遅延時間間隔の粗い残響音データＲＶＤ　’に基づ
き、第１残響音形成部２の遅延時間間隔よシも短い時間
間隔ｙ１で第１の残響音データＲＶＤ２Ａを形成し、遅
延回路３Ｂは回路３Ａの遅延時間間隔ｙ１よυもさらに
短い時間間隔ｙ２で第２の残響音データＲＶＤ”を形成
する。このため、遅延回路３Ａ〜３Ｃにおける残響音の
形成処理が進行するに伴って遅延時間間隔の密な残響音
が形成されるようになる。

なお、遅延回路３Ａ、３Ｂ、３ＣにおけるレジスタＲ１
２，Ｒ１４，Ｒ１６は、自己の回路に関する処理が終了
した後は次のサンプリング周期まで使用しないので、時
分割的に共用することができる。

次に、第１図に示す実施例の具体的構成および動作につ
いて説明する。なお、以下の説明では、第１図に示す装
置が上述した第２図の機能にしたがって残響音の形成を
行々うものとして述べる。

実施例の具体的構成 第１図に示す実施例の残響音付加装置は、大別すると、
記憶部１０１時間情報発生部２０．アドレス情報発生部
３０．演算部４０とから構成されている。

記憶部１０は、第４図における遅延用のディジタルメモ
リＤＭに相当するもので、ここでは複数のメモリブロッ
クを有するデータメモリ１００とラッチ１０１とから構
成されている。データメモリ１００においては、複数の
メモリブロックを利用して、第１０図に示すように、１
語（１６ビツト）のメモリＳＤＯ〜ＢＤ１５と、５１２
語（１語は１６ビツト）ツメモリＭＤＯ〜ＭＤ１５と、
２０４８語（１語は１６ビツト）のメモリＤＯ〜Ｄ１５
が設けられている。

そして、コノメモリＳＤＯ−８Ｄ１５．　ＭＤＯ−ＭＤ
１５゜ＤＯ〜Ｄ１５に記憶すべきデータは演算部４ｏが
ら３７− 与えられ、データの記憶アドレスおよび読出しアドレス
はアドレス情報発生部３０から出力されるアドレス情報
ＤＭ−ＡＤＨによって指定され、また各メモリＳＤＯ〜
Ｄ１５から読出されたデータはラッチ１０１を介して演
算部４０に供給される構成に々つている。

時間情報発生部２０は第４図におけるディレィレングス
データメモリＤＤＭに相当するものであシ、パラメータ
指定回路２００とディレィレングスデータメモリ２０１
とを備え、ここではディレィレングスデータメモリ２０
１はパラメータ指定回路２００からの指示により、残響
特性の異なる８種類の残響音（初期反射音も含む）それ
ぞれに対応して各データ遅延用のメモリＤｏ−Ｄ１５．
ＭＤＯ−ＭＤ１５に関する遅延時間情報ＤＬＤ”［ｎ］
　（ｎ　：　Ｄｏ−Ｄ１５゜ＭＤＯ−ＭＤＩ５のメモリ
を指示、ｍ：１〜８の種類を指示）のうちいずれか１つ
の種類を選択的に出力するように構成烙れている。すガ
わち、ディレィレングスデータメモリ２０１は、第１１
図に示すように、データ遅延用のメモリＤｏ〜Ｄ１５．
ＭＤＯ３８− 〜ＭＤ１５それぞれに対応したメモリブロックＭＢ（Ｄ
ｏ）〜ＭＢ（Ｄ１５）、　ＭＢ（ＭＤＯ）〜ＭＢ（ＭＤ
１５）を備え、この各メモリブロックＭＥ（Ｄ（１）〜
ＭＢ（Ｍｌ）１５）はそれぞれ上述し７たＢｖｉｉ類の
残響音に対応して８つの記憶アドレスｒＯＪ〜［７」を
有し、各メモリブロックＭＢ（ＤＯ）〜ＭＢ　（ＭＤ　
１．５　）の各記憶アドレス「０」〜「７」にはそれぞ
れ異なる遅延時間情報ＤＬＤ　１（Ｄｏ　）〜ＤＬＤ８
［ＤＯ’］、　ＤＬＤＩ（ＤＩＪ〜ＤＬＩ）８［：Ｄ１
〕、・・・・・・ＤＬＤｌ〔Ｄ１５〕〜ＤＬＤ８〔Ｄ１
５〕、ＤＬＤＩｃＭＤｏ］〜ｎＬｐ８ｃＭＤｏ）、・・
・・・・ＤＬＤＩ（ＭＩ）１５］〜ＤＬＤ８［：ＭＤ１
５）が予め記憶さねている。干し、て、発生すべき残響
音の残響特性を指示する３ビツト構成のパラメータ指示
情報ＰＳＬが下位ア１゛ｌ／ス情報としてパラメータ指
示回路２００から供給され、さらにメモリＭＤＯ〜ＭＤ
１５．ＤＯ〜Ｉ）１．５のメモリ番号「０〜１５」を指
定する４ビット構成のメモリ番号情報ＤＬｎ（ｎ　：　
０〜１５　）およびメモリの種別ｒＤ、　ＭＤ。

ＳＤＪを指定する２ビツト構成のメモリ種別情報ＤＬＩ
（（ｋ：　ｎ、ＭＤ、８Ｄ）が上位アドレス情報として
アドレス情報発生部から供給されると、情報Ｄ　Ｌ　１
１およびＤＬｋで指定されるメモリブロック（ＭＢ（Ｄ
ｏ）〜ＭＢ（ＭＤ１５）のうち１つ）のうち、情報ＰＳ
Ｌで指定される記憶アドレス（「ＯＪ〜「７」のうち１
つ）に記憶されている遅延時間情報ＤＬＤｍ（ｎ）が読
出され、パラメータ指定回路２００で指定した所望の残
響特性の残響音の遅延時間関係を規定する情報としてア
ドレス情報発生部３０−・供給される。々お、メモＩＪ
ｓＤＯ〜５Ｄ１５については、遅延時間が固定（１・Ｔ
ｏ）であるため、このメモリＳＤＯ〜５Ｄ１５に対する
遅延時間情報は必要としない。また、パラメータ指定回
路２００からは、パラメータ指定情報ＰＳＬとともに、
８種類の残響音を形成するだめの制御プログラムのうち
所望の制御プログラムの１つ全選択する３ビツト構成の
プログラム選択情報ＰＧ８が出力され、る。

次に、アドレス情報発生部３０１ｄ、時間情報発生部２
０から出力される遅延時間情報ＤＬＤ”（ｎ）およびプ
ロゲラ人゛選択情報Ｐ　Ｇ　８と、制御プログラムの１
ステツプの周期を定めるマスタクロックパルスφ０とに
基づき、所望の残響特性の残響音を形成するためのデー
タメモリ１００に対するアドレス情報ＤＭ−ＡＤＨを発
生すると共に、各部回路の動作を制御する各種の制御信
号を発生するものであシ、プログラムメモリ３００．プ
ログラムカウンタ３０１１プログラムデコードメモリ３
０２．制御信号出力レジスタ３０３．セレクタ３０４．
アドレスカウンタ３０５、ラッチ３０６．減算回路３０
７．１大佐検出回路３０８．アドレス情報出力回路３０
９とを備えている。

プログラムメモリ３００には、８種類の残響特性の残響
音を形成するために８′！ｌｉ類の制御プログラムが予
め記憶されており、どの種類の制御プログラムを出力す
べきかはパラメータ指定回路２００からのプログラム選
択情報ＰＧＳによって指定される。

そして、指定された制御プログラムの内容はマスタクロ
ックパルスφＧをカウントするプログラムカラ／り３０
１の出力情報ＰＣによって１ステツプ毎に順次読出され
る。

この場合、第２図で説明した初期反射音形成部１、バン
ドパスフィルタＢＰＦ　、第１残響音形成部４１− ２、第２残響音形成部３の全ての処理を１サンプリング
周期（Ｔｏ）内で終了させるために、サンプリング周波
数を２５　ＫＨｚ　、マスククロックパルスφ０の周波
数を４．８　ＭＨｚとすると、１つの制御プログラムの
ステップ数は４８００　＝１９２以内で構成さ幌５ との１９２ステツプの制御プログラム内容が各サンプリ
ング周期Ｔｏ毎に実行される。そして、各ステップにお
ける制御プログラムとしては、第２表に示すように、１
ステツプが１６ビツトの情報から成るタイプ１．タイプ
２．タイプ３の、３種類の内容が準備されておシ、初期
反射音の形成、フィルタ処理、残響音の形成はこれら３
種類の制御プログラムの出力順序および各ビット情報の
内容を適宜組合せることによって行なわれる。

４２− 第２表 との場合、１６ビツトから成るｌステップの制御プログ
ラムは、情報０Ｆ−ＡＤＲｎ、　ＲＧｎ、　ＤＬｎ、　
ＡＤＲ［Ｋｎ：］の如く制御信号出力レジスタ３０３を
介してそのｉｔ出力されるものと、メモリの書込み制御
信号ＷＲＩなどの如くプログラムデコードメモリ３０２
によってデコードされた後制御信号出力レジスタ３０３
を介して出力されるものとが有シ、後者はオペレーショ
ンコードＯＰＣとしてプログラムメモリ３００からプロ
グラムデコードメモリ３０２に与えられる。々お、第２
表の内容の詳細については全体の動作説明とともに後述
する。

一方、アドレスカウンタ３０５は第１２図に示すように
遅延用のメモリＤＯ〜Ｄ１５．ＭＤＯ〜ＭＤ１５のそれ
ぞれに対応したアドレスカウンタＡＣ（Ｄｏ）〜ＡＣ（
０１５）、　ＡＣ（ＭＤＯ）〜ＡＣ（ＭＤ　１５　）を
備えている。このアドレスカウンタ３０５における各カ
ウンタＡＣ（ＤＯ）〜ＡＣ（Ｄ１５）、　ＡＣ（ＭＤＯ
）〜ＡＣ（ＭＤ１５）は、メモリ番号情報ＤＬｎおよび
メモリ種別情報ＤＬｋによって選択的に動作状態とされ
る。情報ＤＬｎおよびＤＬｋによって動作状態となった
アドレスカウンタＡＣ（ｎ）　（ｎ　：　ＤＯ〜Ｄ１５
．　ＭＤＯ〜ＭＤ１５）のカウント出力情報ＡＤＨ［ｎ
ｌはラッチ３０６を介してアドレス情報出力回路３０９
へ供給されると共に、減算回路３０７へ供給される。こ
の場合、アドレスカウンタＡＣ（ｎ）の出力情報ＡＤＨ
（ｎ）はメモリＤｏ〜Ｄ１５゜ＭＤＯ−ＭＤ１５のうち
メモリＤｏ−Ｄ１５が２０４８語のアドレス長となって
いるため、２０４８語までのアドレス範囲を指定できる
ように１１ビツトで構成されている。なお、アドレスカ
ウンタ３０５はＲＡＭかう構成される。

減算回路３０７は、ラッチ３０６を介して入力されたア
ドレスカウンタＡＣ（ｎ）の出力内容ＡＤＨ（ｎ）から
「１」を減じ、その減算値ｒ　ＡＤＲ［ｎｌ−Ｉ　Ｊを
次のサンプリング周期（ｔ＋１　）において使用するた
めセレクタ３０４のＡ個入力に帰還する。同時に、最大
値検出回路３０８に供給する。最大値検出回路３０Ｂは
第４図の検出回路ＭＸＤに相当するものであシ、メモリ
番号情報ＤＬｎおよびメモリ種別情報ＤＬｋによシ指定
されたアドレスカウンタＡ　Ｃ（ｎ）の出力情報ＡＤＨ
［ｎ〕から「１」を減じた情報ｒ　ＡＤＲ［ｎ）−１Ｊ
が最大値（全ビットが“１″）に達したことを検出する
と、セレクタ３０４に対しＢ個入力を選択させるセレク
ト制御信号８ＬＢを出力する。セレクタ３０４４５− においては、Ａ個入力に減算回路３０７の出力情報ｒ　
ＡＤＲ［ｎ’）　−１Ｊが入力され、Ｂ個入力にディレ
ィレングスデータメモリ２０１の出力情報ＤＬＤｒｎＣ
ｎ〕が入力され、その出力はアドレスカウンタ３０５の
データ入力に供給されて情報ＤＬｎ、　ＤＬｋによシ指
定されるアドレスカウンタＡＣ（ｎ）に対して書込み制
御信号ＷＲ３により書込まれる（プリセットされる）構
成となっている。従って、情報ＤＬｎ、　ＤＬｋによシ
指定されたアドレスカウンタＡＣ（ｎ）においては、最
大値検出回路３０Ｂからセレクト制御信号ＳＬＢが発生
されていない条件では、１サンプリング周期毎に現在値
ＡＤＲ［ｎ’）から「１」を減じた値［ＡＤＲ［ｎｌ−
１」が書込まれることにな多、その出力情報ＡＤＲ（ｎ
）は時間経過とともに「０」の方向へ減少する。

ところが、値ｒ　Ａｂｕ（ｎ）−１Ｊが最大値になると
、最大値検出回路３０８からセレクト制御信号８ＬＢが
発生されるため、アドレスカウンタＡｃ（ｎ）にはセレ
クタ３０４を介して遅延時間情報ＤＬＤｍ〔ｎ〕が入力
され、書込み制御信号ＷＲ３によシ書込まれる。従って
、アドレスカウンタＡＣ（ｎ）の内容は、セレク４６一 ト制御信号ＳＬＢの発生により　ｒ　ＤＬＤｎｌ（ｎ）
Ｊになった後、サンプリング時刻の経過とともに「０」
の方向へ順次変化するものとなる。すなわち、セレクタ
３０４．アドレスカウンタ３Ｄ５．ラッチ３０Ｂ、減算
回路３０Ｔ、最大値検出回路３０８とから成る部分では
、情報ＤＬｎ、　ＤＬＩ（で指定されるアドレスカウン
タＡＣ（ｎ）において遅延時間情報ＤＬＤ”［ｎｌに対
応する遅延時間に等しい周期で一巡するアドレス情報Ａ
ＤＨ（ｎ）が形成される。

このアドレス情報ＡＤＲ［ｎ）はアドレス情報出力回路
３０９へ供給される。

アドレス情報出力回路３０９は、メモリ８ＤＯ−８Ｄ１
５．メモリＤＯ〜Ｄ１５．メモリＭＤＯ〜ＭＤ］５に対
する情報の読出しおよび書込みのためのアドレス情報を
出力するものである。このアドレス情報出力回路３０９
は、メモＩＪＤＯからｉｎ時間遅れた情報を読出して初
期反射音Ｅ　ＣＨ（ｔ）を形成する場合には、第１反射
音ＥＣＨ１〜第１０反射音ＥＣＨ１゜の各遅延時間Ｉｎ
に対応する１１ビツトのアドレス情報０Ｆ−ＡＤＲｎ（
制御信号出力レジスタ３０３から出力される）を下位ア
ドレス情報とし、その上位にメモリ番号情報ＤＬｎおよ
びメモリ種別情報ＤＬｋを付加し、この１組の情報０Ｆ
−ＡＤＲｎ、　ＤＬｎ、　ＤＬｋをアドレス情報ＤＭ−
ＡＤＨとして出力する。また、現在時刻でサンプリング
した振幅データＳ　Ｐ　Ｄ　（ｔ）をメモリＤＯに書込
む場合、メモリＤＯＫ対応するアドレスカウンタＡＣ（
Ｄｏ）の出力情報ＡＤＨＣＤＯ）を下位アドレス情報と
し、その上位にメモリＤＯを指定する情報ＤＬＨ（＝ｐ
Ｌｏ）およびＤＬＩ（（＝　ＤＬｎ　）を付加し、この
１組の情報ＡＤＨ（Ｄｏ）、　ＤＬｎ、　ＤＬＩ（をア
ドレス情報ＤＭ−ＡＤＨとして出力する。また、メモリ
５ＤＯ−８Ｄ１ｉ５に対して振幅データの書込みおよび
読出しを行う場合、下位アドレス情報の全ビットを“０
″とし、その上位にメモリＳＤＯ〜５Ｄ１５を指定する
情報ＤＬＲ（＝ＤＬｏ　〜ＤＬ　ｔｓ　）およびＤＬｋ
（＝ＤＬｓｎ）を付加してアドレス情報ＤＭ　−ＡＤＨ
として出力する。また、残響音ＲＶＤ”、　ＲＶＤ２を
形成する場合には、メモリＤ１〜Ｄ１５．　ＭＤＯ〜Ｍ
Ｄ１５のそれぞれに対応するアドレスカウンタＡＣ（Ｄ
ｉ）〜ＡＣ（０１５）、　ＡＣ（ＭＤｏ）〜ＡＣ（ＭＤ
１５）の各出力情報ＡＤＨ［Ｄｌ）〜ＡＤＨ［０１５：
］、　ＡＤＲ［ＭＤＯ）〜ＡＤＲ［ＭＤ１５）を下位ア
ドレス情報とし、その上位に情報ＤＬｎおよびＤＬＩ（
を付加し、これら１組の情報ＡＤＨ［：ｎ）、　ＤＬｎ
、　ＤＬＩ（をアドレス情報ＤＭ−ＡＤＨとして出力す
る。この場合、情報ＤＬｎおよびＤＬｋの下位に情報０
１１１人ＤＲｎを付加すべき時には制御信号出力レジス
タ３０３がら制御パルスＧＰＩが出力される。また、情
報ＤＬｎおよびＤＬｋの下位に付加する下位アドレス情
報の全ビットを＃　ＯＩ＋にすべき時には、制御信号出
力レジスタ３０３から制御パルスＧＰ２が出力される。

なお、アドレス情報出力回路３０９は、情報ＤＬｎおよ
びＤＬｋを一時記憶するレジスタを内部に備えている。

次に、演算部４０は、メモリＤＯ−Ｄ１５．　ＭＤＯ〜
ＭＤＩ５，８ＤＯ〜５Ｄ１５に記憶させるデータおよび
各メモリから読出したデータの振幅レベル制御を行うも
ので、係数メモリ４００．セレクタ４ｏ１．演算回路４
０２．テンポラリレジスタ４０３．ラッチ４０４とを備
えている。

係数メモリ４００は、ディレイレングスデータメ４９− モリと同様、残響特性の異なる８１！類の残響音に対応
して８個のメモリブロックを有し、各メモリブロックに
は各種類別の残響音を形成するために必要々−組の係数
ＫＨ（ｎ：ｌ〜３２）が予め記憶されている。そして、
パラメータ指定回路２００からパラメータ指定情報ＰＳ
Ｌが供給され、かつ係数Ｋｎを指定するアドレス情報Ａ
ＤＲ［：Ｋｎ〕が制御信号出力レジスタ３０３から供給
されると、情報ＰＳＬで指定されるメモリブロックのう
ち情報ＡＤＲ〔Ｋｎ〕で指定されるアドレスから係数Ｋ
ｎが読出され、演算回路４０２の演算入力（４）に供給
される構成にガっている。

セレクタ４０１は、Ａ個入力にサンプルホールド回路８
ＰＨによシサンプリングされた入力楽音の振幅データ５
ＰＤ（ｔ）が入力され、Ｂ個入力に記憶部１゜からの読
出しデータＭＲＤが入力され、Ｃ側入力にラッチ４０４
を介してテンポラリレジスタ４０３の出力データＲＧＤ
が入力されておシ、これらの入力データ５ＰＤ（ｔ）、
　ＭＲＤ、　　ＲＧＤは制御信号出力レジスタ３０３か
ら出力されるセレクト制御信号８Ｌ１　（２ビ５０− ット構成）によっていずれか１つが選択され、演算回路
４０２の演算入力（３）に供給されている。

演算回路４０２は、演算入力（Ａ）　Ｋ係数メモリ４０
０から読出された係数Ｋｎが入力され、演算入力（Ｂ）
にラッチ４０４を介してテンポラリレジスタ４０３の出
力データＲＧＤが入力され、演算入力■にセレクタ４０
１の選択出力データ（ＳＰＤ（ｔ）、　ＭＲＤ、　ＲＧ
Ｄ）が入力され、制御信号出力レジスタ３０３から出力
される演算制御信号ＣＴＬ（３ビツト構成）により、（
２）＝（４）・（３）＋（１３）　　　　・・・・・・
・・・（７−１）（２）−（３）＋（Ｂ）　　　　　　
・・・・・・・・・（７−２）（２）−■　　　　　　
　・・・・・・・・・（７−３）γ）　＝　（Ｂ）　　
　　　　　　・・・・・・・・・（７−４）□□□＝（
０）　　　　　　　　・・・・・・・・・（７−５）の
演算を実行し、その演算値（イ）をテンポラリレジスタ
４０３．記憶部１０．出力レジスタ５００に供給する構
成にｈっている。

テンポラリレジスタ４０３は、初期反射音ＥＣＨ（ｔ）
。

残響音ＲＶＤ’、　ＲＶＤ２の形成過程における演算回
路４０２の演算値（２）を一時記憶し、その記憶内容を
レジスタ出力データＲＧＤとしてセレクタ４０１のＣ側
入力および演算回路４０２の演算入力（Ｂ）に帰還する
もので、５ビツト構成のレジスタ指定情＠ＲＧｎ（ｎ：
１〜３２）によし指定される３２個のレジスタＲＯ−Ｒ
３１を有し、入力データは情報ＲＧｎによシ指定された
レジスタ（ＲＯ〜Ｒ３１）に対し書込み制御信号ＷＲＩ
の制御によって書込まれる。

次に、出力レジスタ５００は、演算回路４０２の演算値
（２）として得られた初期反射音の瞬時値Ｅ　ＣＨ（ｔ
）および初期反射音に続く残響音の瞬時値ＲＶＤ（ｔ）
を書込み制御信号ＷＲ２によって取込み、この取込みデ
ータを減衰器５旧を介してＤＡ変換器（ＤＡＣ）５０２
に供給する。

なお、セレクタ４０１におけるセレクト制御信号ＳＬＩ
および演算回路４０２における演算制御信号ＣＴＬは、
制御信号出力レジスタ３０３から出力されるオペレーシ
ョンコードＯＰＣに含まれるものである。　　　　　　
　、・ 次に、以上の構成の動作について説明する。

動作説明 ａ。初期反射音の形成動作 初期反射音ｎ　ＣＨ（ｔ）を形成する場合、（１）マず
、現在時刻ｔでサンプリングした入力楽音の振幅データ
Ｓ　Ｐ　Ｄ　（ｔ）をメモリＤＯＫ書込むため、ＳＬＩ
　：　８ＥＬＥＣＴ（Ａ） ＣＴＬ：（２）＝（３） で示される内容のセレクト制御信号ＳＬＩおよび演算制
御信号ＣＴＬがオペレーションコードＯＰＣとして制御
信号出力レジスタ３０３から出力される。これによって
、セレクタ４０１はサンプリングホールド回路ＳＰＨか
ら出力される振幅データ８ＰＤ（ｔ）を演算回路４０２
の演算入力（３）に供給する。また、演算回路４０２は
、演算入力■に入力された振幅データ８ＰＤ（ｔ）を演
算値（２）として出力する。

（２）次に、現在のサンプリング時刻（１）に対応した
メモリＤｏのアドレスを指定した上、このアドレスに演
算回路４０２の出力データＳ　Ｐ　Ｄ　（ｔ）を書込む
ため、 ＤＬｎ　：　ＤＬ。

ＤＬｋ：　ＤＬＤ ５３− ＷＢ２　：　”１”（ＷＲＩＴＥ） Ｌ３　；“１”　（ＬＡＴＣＨ） で示される内容のメモリ種別情報ＤＬｋ、書込み制御信
号ＷＲ４，ラッチ制御信号Ｌ３がオペレーションコード
ＯＰＣとして、またメモリ番号情報ＤＬｎが制御信号出
力レジスタ３０３から出力される。

これによって、メモリＤＯに対応したアドレスカウンタ
ＡＣ（ＤＯ）の出力情報ＡＤＨ（Ｄｏ：３が現在時刻ｔ
の振幅データＳ　Ｐ　Ｄ　（ｔ）を書込むための下位ア
ドレス情報としてラッチ３０６にラッチされる。そして
、とのラッチされた下位アドレス情報ＡＤＨ（ＤＯ〕社
、アドレス情報出力回路３０９においてその上位にメモ
リ番号情報ＤＬＨ（＝ＤＬ　０）およびメモリ種別情報
ＤＬｋ（＝ＤＬＤ　）が付加されてメモＩＪＤＯに対す
る振幅データＳ　Ｐ　Ｄ　（ｔ）の書込みアドレス情報
ＤＭ−ＡＤＨとして出力される。これＫよシ、演算回路
４０２を介してメモリＤＯのデータ入力に与えられてい
る現在時刻ｔの振幅データｓ　ｐ　ｎ　（ｔ）は書込み
制御信号ＷＲ４によって現在時刻ｔに対応したアドレス
に書込まれる。

５４− （３）次に、各サンプリング時刻毎の初期反射音の合成
値を配憶するレジスタＲＯをクリアするため、ＲＧｎ　
：　ＲＯ ＣＴＬ　；（２）＝Ｏ ＷＲＩ：“１”　（ＷＲＩ　ＴＥ　） で示される内容の演算制御信号ＣＴＬ、　ｉＦ込み制御
信号ＷＲ，ｌ　カオペレーションコードＯＰＣとして、
またレジスタ番号情報ＲＧｎが制御信号出力レジスタ３
０３から出力される。

これによって、レジスタＲＯには「０」が書込着れる。

すなわち、レジスタＲＯはクリアされる。

（４）次に、第１反射音ＥＣＨｒを形成するため、ＯＦ
　’　Ａ　Ｄ　Ｒｎ　：　ＯＦ　”　Ａ　Ｄ　Ｒ１ＤＬ
ｋ；ＤＬＤ ＧＰＩ　　　　　：　“１” Ｌ２　　　　：　”１”　（ＬＡＴＣＨ）で示される内
容のメモリ種別情報ＤＬ　ｌｃ　＋　制御パルスＧＰＩ
、　　ラッチｆｔ１ｌｌＫＩ（ｉ号Ｌ２がオペレーショ
ンコードＯＰＣとして、また第１反射音ＥＣＭ　ｓの遅
延時間１１に対応したアドレス情報０Ｆ−ＡＤＲｎが制
御信号出力レジスタ３０３から出力される。この場合、
アドレス情報出力回路３０９には前記ステップ（３）に
おけるメモリ番号情報ＤＬｎ（”ＤＬｏ）が保持されて
いる。

これによって、アドレス情報出力回路３０９は、遅延時
間１１に対応したアドレス情報０Ｆ−ＡＤＨ，を下位ア
ドレス情報と（〜、メモリ番号情報ＤＬｎ（＝ＤＬ、）
、　　メモリ種別情報ＤＬｋ（＝ＤＬＤ）を上位アドレ
ス情報とし、メモリＤｏから１１時間前に書込んだ振幅
データ５ＰＤ（ｔ−ｉｌ）を読出すだめのアドレス情報
ＤＭ−ＡＤＨとして出力する。これにより、メモリＤＯ
から１１時間前の振幅データ５ＰＤ（ｔ−ｈ）が読出さ
れ、この読出しデータ５ｐＤ（ｔ−ｔりはラッチ制御信
号Ｌ２によってラッチ１０１にラッチされる。

（５）次に、レジスタＲＯの現在値をラッチ４０４に転
送するため、 ＲＧｎ　；ＲＯ Ｌｌ　；“１”　（ＬＡＴＣＨ） で示される内容のラッチ制御信号Ｌ１がオペレーション
コードと１−て、甘たレジスタ番号情報ＲＧｎが制御信
号出力レジスタ３０３かも出力される。こレニよって、
レジスタＲＯの現在値はラッチ４０４に転送されて記憶
される。

（６）次ＫＸ　ｔ１時間前の振幅データ５ＰＤ（ｔ−１
１）に振幅レベル制御用の係数Ｋｌを乗算し、第１反射
音ＥＣＵ　１に関する瞬時値に１・５ＰＤ（ｔ−ｉ＋）
を得るため、ＡＤＲＣＫｎ〕：　ＡＤＲ（Ｋｓ） ８Ｌ１　　　　：　８ＥＬＥＣＴ（Ｂ”ＩＣＴＬ　　　
　　：（４）・（３）＋（Ｂ）＝（イ）で示されるセレ
クト制御信号８Ｌ１．演算制御信号ＣＴＬがオペレーシ
ョンコードＯＰＣとして、また定数読出し用のアドレス
情報ＡＤＲ（Ｋｎ）が制御信号出力レジスタ３０３から
出力される。

これによって、係数メモリ４００から第１反射音ＥＣＨ
１に関する係数に！が読出されて演算回路４０２の演算
入力（４）に供給される。また、セレクタ４０１は、Ｂ
個選択入力にラッチ１０１から供給されている１１時間
前の振幅データ５ＰＤ（ｔ−１１）を選択し、該データ
５ＰＤ（ｔ−ｉｌ）を演算回路４０２の演算入力５７− ■に供給する。また、演算回路４０２は（１）一体）・
■＋■）−に１−８ＰＤ（ｔ−１１）＋［ＲＯ）で示さ
れる演算を行なう。この場合、レジスタＲＯの内容は前
述のステップ（３）においてクリアされているため、こ
とでは第１反射音ＥＣＨＩに関する瞬時値Ｋ１−８ＰＤ
（ｔ−１１）が演算回路４０２の演算値（２）として得
られる。

（７）次に、第１反射音ＥＣＨ，の瞬時値に１・８ＰＤ
（ｔｉｓ）をレジスタＲＯに転送して記憶させるため、
ＲＧｎ　：　ＲＯ ＷＲＩ：“１”（ＷＲＩＴＩｉり で示される内容の書込み制御信号ＷＲＩがオペレーショ
ンコードＯＰＣとして、またレジスタ番号情報ＲＧｎが
制御信号出力レジスタ３０３から出力される。

これによって、演算回路４０２の出力データ（２）＝Ｋ
ｌ−ｓｐａ（ｔ−１ｔ）がレジスタＲＯに書込まれる。

ここまでのステップを終了することによシ、レジスタＲ
Ｏには第１反射音ＥＣＩ（、の瞬時値に１・ＢＰＤ（ｔ
　　ｌｔ）が得られる。

（８）次に、第２反射音ＢＣＨ鵞〜第１０反射音１ｃＨ
１・５８− に関する瞬時値に、　−５ＰＤ（ｔ−１、）　〜Ｉ（１
ｏ−ＳＰＤ　（ｔ　−１ｌｏ）が前述のステップ（４）
〜（力と同様にして形成される。従って、第１０反射音
ＥＣＨ１，に関するステップ（７）の動作を終了した段
階では、レジスタＲＯには第１反射音ＥＣＨ，〜第１０
反射音Ｅ　ＣＨｒ　ｏの瞬時値のこの総和ΣＫｎ−８Ｐ
Ｄ（ｔ−１ｎ）は出力レジスタｎ＝ｔ ５００に対して書込み制御信号ＷＲ２によって書込ｉれ
、減衰器５０１に転送される。

ｂ、フィルタ動作 フィルタ動作を行う場合 （１）寸ず、メモリＤＩＯから１時間前の振幅データ５
ＰＤ（ｔ−ｊ）を読出すため、 ＤＬＨ：　ＤＬｌ。

ＤＬｋ：　ＤＬＤ Ｌ３　；“１”　（ＬＡ’ｒＣ１（） Ｌ２　；“１”（ＬＡＴＣＨ） で示される内容のメモリ種別情報ＤＬｋ、ラッチ制御信
号Ｌ３．Ｌ２がオペレーションコー）”ＯＰＣ，！：し
て、またメモリ番号情報ＤＬｎが制御信号出力レジスタ
３０３から出力される。

これによって、メモリＤＩＯに対応したアドレスカウン
タＡＣ！（ＤＩＯ）の出力情報ＡＤＲＣＤＩＯ）が１時
間前の振幅データ５ＰＤ（ｔ−ｊ）を読出すだめの下位
アドレス情報としてラッチ３０６にラッチされる。

そして、このラッチされた下位アドレス情報ＡＤＨ［Ｄ
ｌｏ　］は、アドレス情報出力回路３０９においてその
上位にメモリ番号情報ＤＬｎ（＝ＤＬ１゜）およびメモ
リ種別情報ｎｔ、ｋ（＝ｎｔｎ）が付加されてデータメ
モリ１００のメモリＤＩＯに対して振幅データ５ＰＤ（
ｔ−Ｄの読出しアドレス情報ＤＭ−ＡＤＨとして出力さ
れる。これにより、メモリＤＩＯから１時間前の振幅デ
ータ８ＰＤ（ｔ−ｊ）が読出され、この読出しデータ５
ｐＤ（ｔ−ｊ）はラッチ制御信号Ｌ２によシラツチ１０
１にラッチされる。

（２）次に、現在時刻ｔでサンプリングした振幅デー　
タ８ＰＤ（ｔ）を振幅データ５ＰＤ（ｔ−ｊ　）（７）
読出しアドレスと同一アドレスに書込むため、 ８Ｌ１　：　８ＥＬＫＣＴ（Ａ） ＣＴＬ　　：γに帽ｙ で示される内容のセレクト制御信号ＳＬＩおよび演算制
御信号ＣＴＬがオペレーションコードＯＰＣとして制御
信号出力レジスタ３０３から出力される。これによって
、セレクタ４０１はサンプリングボールド回路８ＰＨか
ら出力される振幅データ５ＰＤ（ｔ）を演算回路４０２
の演算入力（３）に供給する。また、演算回路４０２は
、演算入力（３）に入力され九振幅データＳ　Ｐ　Ｄ　
（ｔ）を演算値ケ）として出力する。

（３）次に、振幅データ８　Ｐ　Ｄ　（ｔ）をメモリＤ
ＩＯに書込むため、 ＤＬｎ　：　ＤＬＩＯ ＤＬｋ；ＤＬＤ ＷＲ４；“１”（ＷＲＩＴＥ） Ｌ３　　：”１”（ＬＡＴＣＨ） で示される内容のメモリ種別情報ＤＬｋ、書込み制御信
号ＷＲ４，ラッチ制御信号Ｌ３がオペレーションコード
ＯＰＣとして、またメモリ番号情報ＤＬｎが制御信号出
力レジスタ３０３から出力される。

これによって、メモリＤＩＯに対応したアドレス６１− カウンタＡＣ（ＤＩＯ）の出力情報ＡＤＲ〔Ｄ１０〕が
現在時刻ｔの振幅データＳ　Ｐ　Ｄ　（ｔ）を書込むた
めの下位アドレス情報としてラッチ３０６にラッチされ
る。そして、このラッチされた下位アドレス情報ＡＤＨ
（ＤＩＯ）は、アドレス情報出力回路３０９においてそ
の上位にメモリ番号情報ＤＬＨ（ＤＬｔｏ）およびメモ
リ種別情報ＤＬｋ（＝ＤＬｐ）が付加されてメモ！ｊＤ
１０に対する振幅データｓ　Ｐ　Ｄ　（ｔ）の書込みア
ドレス情報ＤＭ−ＡＤＲとして出力される。これによシ
、演算回路４０２を介してメモリＤＩＯのデータ入力に
与えられている現在時刻ｔの振幅データ８　Ｐ　Ｄ　（
ｔ）は書込み制御信号ＷＲ４によって現在時刻ｔｉｃ対
応したアドレスに書込まれる。

（４）次に、ローパスフィルタＬＰＦにおいて、レジス
タＲ１の内容、係数ｘ、０．１時間前の振幅データ５ｐ
Ｄ（ｔ−ｊ）によシ、 ［Ｒ１］＋に１．・５ｐＤ（ｔ−ｊ） を演算し、この演算値をレジスタＲ１に再び記憶させる
ため、まず、 ＲＧＢ　：　Ｒ１ ６２− Ｌｌ；“ｌ”（ＬＡＴＣＴ（） の内容で示されるラッチ制御信号Ｉイ１がオペレージ目
ンコードＯＰＣとして、またレジスタ番号情報ＲＧｎが
制御信号出力レジスタ３０３から出力され、レジスタＲ
１の内容がラッチ４０４に転送される。

（５）次に、Ｋｌｌ・８ＰＤ（ｔ−ｊ）の演算を行うた
め、ＡＤＲＣＫｎ　、：］　：　ＡＤＲＣＫＨ）ＳＬＩ
　　　　：　８ＥＩＪＣＴ（Ｂ）Ｃ’ｒＬ　　　　：（
７）＝（４）・（３）＋（Ｂ）で示される内容のセレク
ト制御信号ＳＬＩ　、演算制御信号ＣＴＬがオペレーシ
ョンコードＯＰＣとして、また定数読出し用のアドレス
情報ａｎＲ［ｎ：］が制御信号出力レジスタ３０３から
出力される。

これによって、係数メモリ４００から係数に１１が読出
されて演算回路４０２の演算入力（ｌｙｅに供給される
。また、セレクタ４０１は先のｂ−（１）のステップで
ラッチ１０１にラッチされている振幅データ５ＰＤ（ｔ
−ｊ　）を選択し、演算回・路４０２の演瀞°入力（３
）に供給する。とれによって、演算回路４０２は、（７
）＝（４）・■＋（Ｂ） ＝Ｋｌｌ彎５ＰＤ（ｔ−ｊ）＋Ｒ１ の演算を行う。どの場合、レジスタＲ１の内容は前回の
サンプリング時刻（ｔ−１）におけるフィルタ処理が終
了した段階でクリアされているため、このステップでは
Ｋｕ−８ＰＤ（ｔ−ｊ）が演算値（２）として得られる
。

（６）次に、この演算値（Ｙ）＝に１ｌ−８ＰＤ（ｔ−
ｊＸ”Ｌ’レジスタ１に記憶させるため、 ＲＧｎ　：　ＲＩ ＷＲＩ：“１′″（ＷＲＩＩ） の内容で示される書込み制御信号ＷＲＩがオペレーショ
ンコードＯＰＣとして、またレジスタ番号情報ＲＧｎが
制御信号出力レジスタ３０３がら出力される。

これによって、演算回路４０２の出力データＫｌｌ・５
ｐＤ（ｔ−ｊ）がレジスタＲ１に記憶される。

（７）次に、メモり　ＳＤＯから（ｊ−１）時間前の振
幅データ８ＰＤ（ｔ−ｊ−１）を読出すため、ＤＬｎ　
：　ＤＬ６ ＤＬｋ：　ＤＬｓｎ ＧＰ２　：“１” Ｌ２　；“１”　　（ＬＡＴ（Ｊｌ） で示される内容のメモリ種別情報ＤＬｋ、ラッチ制御信
号Ｌ２　、ゲートハルス（ｉ号ａｐ２がオペレーション
コードＯＰＣとして、擾たメモリ番号情ワＤＬｎが制御
信号出力レジスタ３０３から出力される。すると、アド
レス情報出力回路３０９は、下位アドレス情報の全ビッ
トを０”にし、その上位にメモリ番号情報ＤＬｎ　（”
ＤＬｏ）およびメモリ種別情報ＤＬｋ（＝ＤＬｓＤ）を
付加し、メモリＳＤＯに対するアドレス情報ＤＭ　−Ａ
ＤＲとして出力する。これにより、メモリ８ＤＯから（
ｊ−１）時間前の振幅データ５ＰＤ（ｔ−ｊ−１）が読
出され、ラッチ１０１にラッチされる。

（８）次に、レジスタＲ１の内容’Ｋｔ＋−８ＰＤ（ｔ
−ｊ　）。

係数Ｋ　１　雪＊　　ラッチ１０１にラッチされている
振幅データ５ＰＤ（ｔ−ｊ−１）によυ に１鵞・５ｐａ（ｔ−ｊ−１）＋（Ｒ１）を演算し、こ
の演算値を１／ジスタＲ１に再び記憶させるため、まず ＲＧｎ　：　ＲＩ Ｌｌ；“１”　（ＬＡＴＣＨ） ＝６５− で示される内容のラッチ制御信号Ｌ１がオペレーション
コードＯＰＣとして、またレジスタ番号情報ＲＧｎが制
御信号出力レジスタ３０３から出力され、レジスタＲ１
の内容Ｋｌｌ・５ＰＤ（ｔ−ｊ）がラッチ４θ４に転送
される。

（９）次に、Ｋ１２・５ＰＤ（ｔ−ｊ　−１）　＋　［
Ｒ１’：ｌの演算を行うため、 ＡＤＲ（Ｋｎ）　；　ＡＤＲ（Ｋｓｔ）８Ｌ１　　　　
：　５ＥＬＥＣＴ（Ｂ＞ＣＴＬ　　　　：（２）−（Ａ
）・■＋ω）で示される内容の信号ＳＬＩ、　ＣＴＬが
オペレーションコードＯＰＣとして、またアドレス情報
ＡＤＨ（Ｋｎ）が制御信号出力レジスタ３０３から出力
される。

これによって、係数メモリ４００から係数Ｋｌｌが読出
されて演算回路４０２の演算入力（４）に供給される。

また、セレクタ４０１はラッチ１０１にラッチされてい
る振幅データ８ＰＤ（ｔ−ｊ−１）を選択して演算回路
４０２の演算入力（３）に供給する。これによって、演
算回路４０２は （イ）＝（４）・（３）＋（Ｂ） ６６− −に１２・５ＰＤ（ｔ−ｊ　−１）　十に、、・５ＰＤ
（ｔ−ｊ）の演算値（７）を出力する。そして、この演
算値（７）は次のステップでレジスタＲ１およびＲ２に
記憶される。これによシ、レジスタＲ１およびＲ２の内
容は、［Ｒ１：］　＝［Ｒ２：］　＝　Ｋ１露・５ＰＤ
（ｔ　　ｊ−１）＋Ｋｏ・５ＰＤ（ｔ−ｊ）となる。

（Ｉｏ）次に、レジスタＲ２の内容、係数に１３．メモ
リ８ＤＯに記憶されている（ｊ−１）時間前の振幅デー
タ５ＰＤ（ｔ−ｊ　−４）によシ、Ｋ】３・５ＰＤ（ｔ
−ｊ　−１）＋［Ｒ２：］の演算を行うため、まず、前
述のｂ−（７１のステップと同様にして振幅データ８Ｐ
Ｄ（ｔ−ｊ　−１）がメモリ８ＤＯから読出され、ラッ
チ１旧にラッチされる。

６０次に、レジスタＲ２の内容をラッチ４０４に転送す
るため、前述のｂ−（８）のステップと同様にしてレジ
スタＲ２の内容Ｋｎ・８ＰＤ（ｔ−ｊ　　Ｉ）＋Ｋｏ・
８ＰＤ（ｔ−Ｄがラッチ４０４へ転送される。

ａ２１次ニ、係数ＫＨを読出し−ｒ　Ｋ、８−　Ｓ　Ｐ
Ｄ　（ｔ−ｊ　−ｔ　）＋（Ｒ２）の演算を行うため、 ＡＤＲ（Ｋｎｌ　：　ＡＤＲＣＫｕ：］８Ｌ１　　　　
：　５ＥＬＥＣＴ（Ｂ）ＣＴＬ　　　：（２）−（４）
・（３）＋■）で示される内容の信号ＳＬＩ、　ＣＴＬ
がオペレーションコードＯＰＣとして、またアドレス情
報ＡＤＨ［：Ｋｎ’１が制御信号出力レジスタ３０３か
ら出力される。

とれによって、係数メモリ４００から係数Ｋｌｌが読出
されて演算回路４０２の演算入力（４）に供給される。

また、セレクタ４０１はラッチ１０１にラッチされてい
る振幅データ５ＰＤ（ｔ−ｊ　−１）を選択して演算回
路４０２の演算入力■に供給する。

これにより、演算回路４０２は （２）−（４）・■十（Ｂ） ＝＝に１ｓ・５ＰＤ（ｔ−ｊ　−１） 十に１２・５ＰＤ（ｔ−ｊ　１）＋Ｋｘｔ−８ＰＤ（ｔ
　ｊ）の演算値（２）を出力する。そして、この演算値
（７）は次のステップでレジスタＲ２に記憶され、この
レジスタＲ２を介してバイパスフィルタＨＰＦに供給さ
れる。

（２）ローパスフィルタＬＰＦにおける最終ステップで
は、レジスタＲ１の内容をメモリ３ＤＯに書込み、次の
ザンブリング時刻（ｔ＋１）で使用するため、まずレジ
スタＲ１の内容ｒ　ＫＩｒ　５ＰＤ（ｔ　　ｊ　　１　
）＋　ＫｔｒｓｐＤ（ｔ−ｊ）Ｊが前述のｂ−（８１の
ステップと同様にしてラッチ４０４に転送された後、演
算回路４０２に（イ）＝（Ｂ）の演算を行なわせ、その
演算値［（２）−に１２・５ＰＤ（ｔ　　ｊ−１）＋に
１１・５ＰＤ（ｔ−ｊ）ＪがメモリＳＤＯに書込まれる
。この書込み動作は、 ＤＬｎ；ＤＬ。

ＤＬＩ（；　ＤＬ８Ｄ ＧＰ２　：　”ｌＩり ＷＢ２；パ１″″（ＷＲＩＴＥ） で示される内容のオペレーションコードＯＰＣとメモリ
番号情報ＤＬｎが制御信号出力レジスタ３０３から出力
されることによって行なわれる。

ローパスフィルタＬＰＦの動作が終了すると次にバイパ
スフィルタＨＰＦの動作が行なわれるが、このバイパス
フィルタＨＰＦの動作については説明を省略する。

次に、遅延時間間隔の粗い残響音ｎＶＤ’の形成動作に
ついて説明する。

Ｃ０残響音ＲＶＤ　’の形成動作 ６９− 残響音ＲＶＤ　”を形成する場合、 （１）ｔず、バイパスフィルタＨＰＦのレジスタＲ４の
記憶データ５ＰＤ（ｔ−ｊ）に係数に１７を乗算し、そ
の乗算値に１７・５ＰＤ（ｔ−ｊ）をレジスタＲ５に記
憶させるため、 ＲＧｎ：　Ｒ４ Ｌｌ；“１”　（ＬＡＴＣＨ） で示される内容のラッチ制御信号Ｌ１およびレジスタ番
号情報ＲＧｎが制御信号出力レジスタ３０３から出力さ
れ１、レジスタＲ４の内容５ＰＤ（ｔ−ｊ）がラッチ４
０４に転送される。

（２）次に、Ｋ１７・５ＰＤ（ｔ−ｊ）を演算するため
、ＡＤＲ［Ｋｎ）　：　ＡＤＲ（Ｋｔｙ）８Ｌ１　　　
　：　５ＥＩＪＣＴ　（Ｃ）ＣＴＬ　　　　：（ト）＝
（４）・■ で示される内容のセレクト制御信号８Ｌ１．演算制御信
号ＣＴＬ　、係数読出し用のアドレス情報ムＤＲ（Ｋｎ
）が制御信号出力レジスタ３０３から出力される。

これにより、係数メモリ４００から係数Ｋｌ？が読７０
− 出されて演算回路４０２の演算入力（４）に供給される
。、また、セレクタ４０１はラッチ４０４にラッチされ
ているデータ５ＰＤ（ｔ−ｊ）を選択して演算回路４０
２の演算入力■に供給する。

これによシ、演算回路４０２は （２）−（４）・（３）−Ｋ１７・５ＰＤ（ｔ−ｊ）の
演算値（イ）を出力する。この演算値（２）は次のステ
ップでレジスタＲ５に記憶される。

（３）次に、メモリＤ１からＸ１時間前の振幅データ５
ＰＤ（ｔ−Ｘｌ）を読出し、このデータ５ＰＤ（ｔ−ｘ
ｌ）とレジスタＲ１１の現在値とを加算し、その加算値
を再びレジスタＲ１１に記憶させるため、址ず、ＤＬｎ
　：　ＤＩＬ＋ ＤＬｋ：　ＤＬＤ Ｌ３；“］”　（ＬＡＴＣＨ） Ｌ２；“１”（ＬＡＴＣＴ（） で示される内容のラッチ制御信号Ｌ３．Ｌ２と、メモリ
番号情報ＤＬｎおよびメモリ種別情報ＤＬｋが制御信号
出力レジスタ３０３から出力される。

これによシ、メモリＤ１に対応し７’＋ｒアドレスカウ
ンタＡＣＣＤ１．　）　（７）出力情報ＡＤＲｃＤ１〕
が振幅データ５ＰＤ（ｔ−ＸＩ）を読出すための下位ア
ドレス情報としてラッチ３０６にラッチされる。そして
、この下位アドレス情報ＡＤＨ［Ｄｌ）はアドレス情報
出力回路３０９においてその上位にメモリ番号情報ＤＬ
ｎおよびメモリ種別情報ＤＬｋが付加されて、データメ
モリ１００に対してメモリＤＪのアドレス情報ＤＭ−Ａ
ＤＨとして出力される。これによシ、メモリＤ１からＸ
１時間前の振幅データ５ＰＤ（ｔ−ｘｌ）が読出され、
ラッチ１０１にラッチされる。

（４）次に、この読出しデータ５ＰＤ（ｔ−ＸＩ）とレ
ジスタＲ１１の現在値とを加算するため、レジスタＲ１
１の内容がラッチ４０４に転送された後、ＳＬＩ　：　
８ＥＬＥＣＴ（Ｂ） ＣＴＬ　：（２）＝■十（Ｂ） で示される内容のセレクト制御信号ＳＬＩおよび演算制
御信号ＣＴＬが制御信号出力レジスタ３０３から出力さ
れる。

すると、セレクタ４０１はラッチ１０１にラッチされて
いる振幅データ５ＰＤ（ｔ−ｘｌ）を選択して演算回路
４０２の演算入力（３）に供給する。これにより、演算
回路４０２は （７）＝■＋（Ｂ）”　［Ｒ１１：ｌ　＋　５ＰＤ（ｔ
−Ｘｌ　）で示される演算値（２）を出力する。との場
合、レジスタＲ１１の内容は前回のサンプリング時刻（
ｔ−１）における動作を終了した段階でクリアされてい
る。

このため、このステップ（４）における演算値（２）は
５ＰＤ（ｔ−ｘｌ）となる。この後、演算値（７）はレ
ジスタＲ１１に転送されて記憶される。

（５）次に、メモリＤ１から振幅データ８ＰＤ（ｔ　Ｘ
Ｉ）を読出し、これに係数Ｋ１１ｌを乗算し、さらにそ
の乗算値に１ｇ−８ＰＤ（ｔ−ＸＩ）とレジスタＲ５の
内容ｒ　Ｋｌｙ・５ＰＤ（ｔ　　Ｄ　Ｊとの加算値をレ
ジ、ｌ’Ｒ６に再び記憶させるため、寸ず前述のｅ−（
１）のステップと同様にしてレジスタＲ５の内容ｒ　Ｋ
１７・８ＰＤ（ｔ−ｊ）」がラッチ４０４に転送される
。

（６）次に、ラッチ１０１にラッチされている振幅デー
タ８ＰＤ（ｔ−ｘｌ）、　　ラッチ４０４にラッチされ
ているデータ［Ｋ１７・８ＰＤ（ｔ−ｊ　）　Ｊ　、係
数に１墨とによシ、（Ｙ）＝　Ｋｔｓ−８ＰＤ（ｔ　Ｘ
　ｓ）　＋　ＫＩＴ　・５ＰＤ（ｔ−ｊ　）７３− の演算を行うため、 ＡＤＲ（Ｋｎ’：ｌ　　：　ＡＤＲ［Ｋ、、］８Ｌ１　
　　　：　５ＥＬＥＣＴ■） ＣＴＬ　　　　：（７）−（４）・■＋（Ｂ）で示され
る内容のセレクト制御信号ＳＬＩ　、演算制御信号ＣＴ
Ｌ　、係数読出し用のアドレス情報ＡＤＲ［Ｋｎ　）が
制御信号レジスタ３０３から出力される。

これによシ、係数メモリ４００から係数ＸｔＳが読出さ
れて演算回路４０２の演算入力（４）に供給される。

また、セレクタ４０１はラッチ１０１にラッチされてい
る振幅データ５ｐＤ（ｔ　ｘｌ）を選択して演算回路４
０２の演算人力■に供給する。

これによシ、演算回路４０２は （ト）＝（４）・■十（Ｂ） ”Ｋｌｌ・５ＰＤ（ｔ−ＸＩ　）　＋　ＫＩＴ・５ＰＤ
（ｔ−ｊ）を出力する。そして、この演算値（２）は次
のステップでレジスタＲ６を介してメモリＤ１の現在時
刻ｔに対応したアドレスに書込まれる。との後、レジス
タＲ６はメモリＤ２の系統の処理を行うためクリアされ
る。

７４− （７）次に、メモリＤ２〜Ｄ９の各系統に関する処理が
前述のｃ−（３）〜ｃ−（６）のステップと同様にして
行なわれる。そして、メモ’ＪＤＩ〜Ｄ９の各系統の処
理を終了すると、レジスタＲ１１にはＲＶＤ　１（ｔ）
　＝Σ　５ｐＤ（ｔ−Ｘｎ）ｎ＝１ で表わされる残響音ＲＶＤＩに関する情報が得られる。

次に、遅延時間間隔の密々残響音ＲＶＤ”の形成動作に
ついて説明する。

ｄ、残響音ＲＶＤ２の形成動作 残響音ＲＶＤ２を形成する場合、 （１）まず、メモ！ＪＭＤＯから１１時間前の振幅デー
タＲＶＤ’　（ｊ−７ｘ）　ヲＷｅ、出ｆｆｔメ、ＤＬ
ｎ　：　ＤＬ（Ｉ ＤＬｋ；ＤＬＭＤ Ｌ３；“１”　（ＬＡＴＣＨ） Ｌ２；“１”　（ＬＡ’ｒＣＨ） で示される内容のラッチ制御信号Ｌ３．Ｌｌと、メモリ
番号情報ＤＬｎおよびメモリ種別情報ＤＬｋが制御信号
出力レジスタ３０３から出力される。これＫよシ、アド
レス情報出力回路３０９において前述のｅ−１３）のス
テップと同様にしてメモリＭＤＯに対するアドレス情報
ＤＭ−ＡＤＨが形成され、メモリＭＤＯから１１時間前
の振幅データＲＶＤ　’　（ｔ−ｙｔ）が読出される。

そして、このデータＲＶＤ】（ｔ−ｙｔ）はラッチ１０
１にラッチされる。

（２）次に、ラッチ１０１にラッチされた振幅データＲ
ＶＤ’　（ｔ−ｙｌ）　、　　レジスタＲ１１の出力デ
ータＲＶＤＩ（ｔ）、係数に３０により、 Ｋ、、−ＲＶＤ’　（ｔ−ｙｔ）＋　ＲＶＤＩ（ｔ）を
演算し、その演算値をレジスタＲ１２に記憶させるため
、まず、レジスタＲ１１の出力データＲＶＤＩ（１）が
ラッチ４０４に転送された後、ＡＤＲＣ：Ｋｎ：］　：
　ＡＤＲＣＫｓｏｌＳＬＩ　　　　：　５ＥＬＥＣＴ　
（Ｂ）ＣＴＬ　　　　；（イ）＝（４）・（３）＋（Ｂ
）で示される内容のセレクト制御信号ＳＬＩ　、演算制
御信号ＣＴＬおよび係数読出し用のアドレス情報ＡＤＲ
ＣＫｎ〕が制御信号出力レジスタ３０３から出力される
。

これにより、演算回路４０２には前述のＣ−（６１のス
テップと同様にして係数に３゜が演算入力（Ａ）に供給
され、またデータＲＶＤｌ（ｊ−’Ｉｓ　）が演算入力
■に供給される。これにより、演算回路４０２は（２）
−＝（Ａ）・■＋（ｎ） ＝　Ｋｎ０　・ＲＶＤ”　（ｔ）’１）　十ＲＶＤ’（
ｔ）の演算値開を出力する。そして、この演算値開は次
のステップにおいてレジスタＲ１２に記憶される。

（３）次に、レジスタＲ１２の内容ｒ　Ｋ、ｏ−ＲＶＤ
Ｉ　（ｔ　−’！り　＋　ＲＶＤ’（ｔ＞　Ｊ　Ｋ係数
に２９　’ｊ乗Ｎｆ　ルｆｔ）６、マスレジスタＲ１２
の内容がラッチ４０４に転送された後、ＡＤＨ［ＫＨ’
：］　：　ＡＤＲ［Ｋｍｓ：］８Ｌ１　　　　；　５Ｅ
ＬＥＣＴ　（Ｃ）ＣＴＬ　　　　：（７）＝（４）・（
３）で示される内容のセレクト制御信号８Ｌ１．演算制
御信号ＣＴＬと、係数読出し用のアドレス情報ＡＤＲ［
Ｋｎ）が制御信号出力レジスタ３０３から出力される。

これによシ、演算回路４０２には係数ＫＩＯが演算入力
（Ａ）に供給され、またデータｒ　Ｋｓｏ−ＲＶＤ’　
（ｔ　−７７− ｙｔ）　＋　ｎｖＤ＋（ｔ）　Ｊが演算入力（３）に供
給される。これにより、演算回路４０２は （２）−（Ａ）・■ −Ｋｉｒ　（Ｋｓｏ−ＲＶＤ’　（ｔ　）’ｔ）＋ＲＶ
Ｄ’（ｔ））で示される演算値（２）を出力する。この
演算値（７）は次のステップにおいてレジスタＲ１３に
記憶される。

（４）次に、レジスタＲ１３の内容と７１時間前のデー
タＲＶＤ’　（ｔ−ｙｘ）とを加算し、その加算値をレ
ジスタＲ１３に再び記憶させるため、前述のｄ　−（１
１のステップと同様にしてメモリＭＤＯからｙｉ時間前
のデータＲＶＤ”　（ｔ−ｙｔ）か読出されてラッチ１
０１にラッチされる。この後、レジスタＲ１３の内容ｒ
Ｋｇ９・（Ｋｓｅ・ＲＶＩ）’（ｔ−ｙｘ）＋ＲＶＤｌ
（ｔ））　Ｊが５　ツチ４０４に転送された後、 ＳＬＩ　：　５ＥＬＥＣＴ山） ＣＴＬ　Ｓゲ）＝（Ｂ）＋■ で示される内容のセレクト制御信号８Ｌ１　、演算制御
信号ＣＴＬが制御信号出力レジスタ３０３から出力され
る。これにより、演算回路４０２は（イ）＝（Ｂ）十■ ７８− ＝　ＲＶＤ　’　（ｔ−ｙｔ　） ＋に２ｇ　・　（Ｋ３６−ＲＶＤＩ（ｔ　　　Ｖｌ）−
トＲＶＤＩ（ｔ））で示される演算値（７）を出力する
。との演算値（２）は次のステップにおいてレジスタＲ
，１３に記憶され、残響音情報ＲＶＤ”として出力され
る。

（５）次に、レジスタＲ１２（Ｄ内容ｒ　１Ｋｓｏ　Ｉ
　ＲＶＤＩ　（ｔ　−ｙｔ）　−１−ＲＶＤ’（ｔ）　
Ｊを７１時間遅わたサンプリング時刻（ｔ−ｈ’ｔ）で
使用するため、レジスタＲ１２の内容がメモＩＪＭＤＯ
の現在時刻ｔに対応したアドレスに書込まれる。

（６）この後、’ｊｘ時間間隔よりさらに密會残響音Ｒ
ＶＤ”、　ＲＶＤ２ｃが同様にして形成される。

なお、第１図（第２図）の実施例ではバンド・くスフイ
ルタを設けてい石が、これは必要に応じて省略するよう
にしても良い。−）′た、第１３図の機能ブロック図に
示すように、メモリ０１．０の出力ブータラバイパスフ
ィルタＨＰＦ　、パントノシスフィルりＢＰＦ　、　　
ローパスフィルタＬ・・ＩＰＦにより３系列の周波数帯
域に分け、第１残響音形成部２において各周波数帯域別
に異なる残響音を形成するようにしてもよい。これは、
制御プログラムの内容を変更１゛るのみで容易に実現で
きる。

以上説明したようにこの発明による残響音付加装置はデ
ィジタルメモリを遅延素子として利用するようにしだも
のである。このため、残響時間を長くしてもＳ／Ｎ比が
低下せず、自然の残響音と同質の残響音を発生させるこ
とができる。また、残響時間はディジタルメモリのアド
レス間隔を変えることによって自由に変更できる利点が
ある。ｔた、１つの演算回路を時分割的に共用でき、構
成を簡単にすることができる々どの効果がある。

【図面の簡単な説明】

第１図はこの発明による残響音付加装置の一実施例を示
すブロック図、第２図は第１図の実施例を機能的に表わ
した機能ブロック図、第３図および第４図は遅延回路の
基本的構成を示すブロック図、第５図は第３図の遅延回
路の動作を説明するだめのタイムチャート、第６図は第
１図の実施例において発生される初期反射音の特性図、
第７図は櫛型フィルタ構成の遅延回路の周波数特性を示
す図、第８図および第９図は第１図の実施例において発
生される残響音の特性図、第１０図は第１図の実施例に
おけるデータメモリの構造を示す図、第１１図は第１図
の実施例におけるディレィレングスデータメモリの構造
を示す図、第１２図はｔ！ｃ１図の実施例におけるアド
レスカウンタの構造を示す図、第１３図はこの発明によ
る残響音付加装置の他の実施例を示す機能ブロック図で
ある。 １・・・・初期反射音形成部、２・・・・第１残響音形
成部、３・・・・第２残響音形成部、ＢＰＦ・・・・バ
ンドパスフィルタ、１０・・・・記憶部、２０・・・・
時間情報発生部、３０・・・アドレス情報発生部、４０
・・・・演算部。 特許出願人　　　日本楽器１！！造株式会社代理人　山
川数構（ほか１名） ８１− 特開昭５８−　１４８９８　（２２）

Claims (5)

【特許請求の範囲】
1. （１）所定周期でサンプリングした入力楽音の振幅デー
   タを順次記憶するディジタルメモリと、発生すべき残響
   音の遅延時間を定める遅延時間情報を発生する遅延時間
   情報発生手段と、上記サンプリングの周期を定める信号
   と上記遅延時間情報とに基づき、現在時刻でサンプリン
   グした振幅データを上記ディジタルメモリに記憶させる
   アドレス情報および現在時刻よシ上記遅延時間情報に対
   応した時間だけ前に上記ディジタルメモリに記憶させた
   振幅データを読出すアドレス情報を発生するアドレス情
   報発生手段と、上記ディジタルメモリから読出された振
   幅データのレベル制御を行うレベル制御手段とを備え、
   上記レベル制御された振幅データをアナログ信号に変換
   した後入力楽音の残響音として発音させる残響音付加装
   置。
2. （２）前記アドレス情報発生手段は、前記サンプリング
   の周期を定める信号をカウントし、そのカウント値を現
   在のサンプリング時刻における振幅データを記憶させる
   アドレス情報として出力するカウンタと、とのカウンタ
   から出力されるアドレス情報と前記遅延時間情報とを演
   算し、その演算値を現在時刻よυ前記遅延時間情報に対
   応した時間だけ前に記憶させた振幅データを読出すアド
   レス情報として出力する演算器とから構成することを特
   徴とする特許請求の範囲第１項記載の残響音付加装置。
3. （３）前記アドレス情報発生手段は、前記遅延時間情報
   がプリセットされることによυカウント値の１周期が前
   記遅延時間情報に対応して定められ、かつ前記サンプリ
   ングの周期を定める信号がカウント入力として供給され
   、そのカウント値を現在のサンプリング時刻における振
   幅データを記憶させるアドレス情報および現在時刻よシ
   前記遅延時間情報に対応した時間だけ前に記憶させた振
   幅データを読出すアドレス情報として出力するブリセッ
   ト型カウンタにより構成することを特徴とする特許請求
   の範囲第１項記載の残響音付加装置。
4. （４）前記ディジタルメモリ、遅延時間情報発生手段、
   アドレス情報発生手段、レベル制御手段は複数個から成
   り、遅延時間の異なる複数の残響音を形成するものであ
   る特許請求の範囲第１項記載の残響音付加装置。
5. （５）ディジタルメモリと、入力楽音を所定周期でサン
   プリングしその振幅データを発生するサンプリング手段
   と、 発生すべき残響音の遅延時間を定める遅延時間情報を発
   生する遅延時間情報発生手段と、上記サンプリングの周
   期を定める信号と上記遅延時間情報とに基づき、現在の
   ザンブリングタイミングに対応した振幅データを上記デ
   ィジタルメモリに記憶させるアドレス情報および現在時
   刻より上記遅延時間情報に対応した時間だり前に上記デ
   ィジタルメモリに記憶させた振幅データを読出すアドレ
   ス情報を発生するアドレス情報発生手段と、 上記ディジタルメモリから読出された振幅データと上記
   サンプリング手段で現在時刻にサンプリングされた入力
   楽音の振幅データとを所定比率で演算し、その演算値を
   上記ディジタルメモリに記憶させるべき振幅データとし
   て該メモリに供給する演算手段とを備え、 上記ディジタルメモリから読出された振幅データをアナ
   ログ信号に変換した後入力楽音の残響音として発音させ
   る残響音付加装置。