JPS58148468A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電力分野における高速スイッチングに用いて
好適なｐｎ接合を有する半導体装置に関するものである
。

近年、電力エレクトロニクスの分野においては、各種方
面への高速度スイッチングの導入が盛んとなりつつある
。例えば、スイッチング電源、電動機制御、各種産業機
械の電子制御等がその主要な応用面として挙げられる。

このような電力分野における高速スイッチングの導入は
、長年の要求事項であった電力節約と機器の小型軽量化
の目的に応えるものであるが、他方、半導体装置の特性
の大幅な向上を必要とする。

高速の電力スイッチングを採用する場合に、最も問題と
なることのひとつとして、高周波整流あるいは７ライホ
イ一リ／グ動作を行なう高速ダイオードをいかに実現す
るかということがある。即ち、電力応用においては、扱
われる電圧が大きいため、多くの分野においてショット
キーダイオードではなく　ｐｎ接合ダイオードを使用せ
ざるを得ない。ところが、他方、ｐｒ１接合ダイオード
は、少数キャリア蓄積現象のために逆回復速度が小さい
という不都合を有する。また、これを改善するために金
拡散等によるライフタイム制御を施した場合、順電圧降
下と逆漏れ電流が増大して損失増加を招くと共に、特性
の工程条件に対する依存性が強くなって素子製造の歩留
りが低下するという問題を生ずる。

本発明は、以上のような状況に鑑みてなされたものであ
り、その目的は、損失の増加など他の特性の劣化を伴う
金拡散等の手段を用いることなく、ｐｎ接合ダイオード
の高速動作を実現することが可能な半導体装置を提供す
ることにある。

このような目的を達成するために、本発明は、ｎ形基板
上に積層したｐ形層と金属電極間に形成されるショット
キ電位障壁値を、ｎ形基板からｐ形層に注入された電子
の金属電極への流入に対して障壁を形成せず、かつ金属
電極からｐ形層内への正孔注入を妨げない値に設定した
ものである。

以下、本発明の原理を、従来のｐｎ接合ダイオードとの
対比において説明する。

第１図は、従来のｐｎ接合ダイオードの構造を示す断面
図である。同図において、低抵抗のｎ形基板１．高抵抗
のｐ形層２．低抵抗のｐ形層３が順次積層されている。

また、ｎ形基板１およびｐ形層３の表面にはそれぞれ金
属電極４および５が設けられている。各層の抵抗率は、
通常ｎ形基板１とｐ形層３については０．１Ωσ以下、
好ましくは０．０２Ωα以下にとられ、ｐ形層２につい
ては逆方向耐圧を確保するために１Ωｄ以上に設定され
る。

このような従来形のダイオードにおいては、順電流通電
時にｎ形基板１から注入された電子が高抵抗のｐ形層２
に大量に蓄積されるため、逆回復速度が小さくなる。こ
の場合、このような電子蓄積を生ずる原因は、高抵抗ｐ
形層２と低抵抗ｐ形層３との間に電位障壁φが生じ、こ
れが電子がｎ形基板１から電極５へ流入するのを妨げる
ことにある。この様子を第２図に示す。即ち、第２図は
各層におけるエネルギー準位構造を示す図であるが、（
イ）、（ロ）、（ハ）はそれぞれｎ形基板１．ｐ形層２
゜ｐ形層３の各領域に対応している。また、Ｆはフェル
ミ準位を示す。なお、この現象に関しては、例えば下記
の文献に詳細に論じられている。

Ｊ、Ｒ，Ｈａｕｓｅｒ、Ｐ、Ｍ、Ｄｕｎｂｅｒ　　：　
　“Ｍｉｎｏｒｉｔｙ　ＣａｒｒｉｅｒＲｅｆｌｅｃｔ
ｉｎｇＰｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒＨｉｇｈ　−Ｌｏｗ　Ｊｕｎｃｔｉｏｎｓ”
　、　５ｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃｔｒｏｎｉｃ
ｓ。

Ｖｏｌ、１８　、　ｐ、７１５　（１９７５）そこで、
本発明は、このような少数キャリアの過剰蓄積を回避す
るものとして、以下に述べるような新たな構造をとった
ものである。

第３図は、本発明に係る半導体装置の構造を示す断面図
である。同図において、第１図と同一記号を付した部分
は実質的に同一の部分を示す。即ち、本発明に係る半導
体装置においては、従来構造のように低抵抗ｐ形層３を
介在させることなく、高抵抗ｐ形層２が金属電極５と直
接に接触してショットキ接合を形成している。

このような構造をとることにより、そのエネルギー準位
構造は、第４図に示すように高抵抗ｐ形層２の領域（ロ
）における伝導帯が金属電極５の領域に）との接触部近
傍で下方に曲がった構造となり、この結果、領域（イ）
で示すｎ形基板１からの電子はｐ形層２の内部に過剰に
蓄積することなく、金属電極５に流入する。

この場合、上記構造により高速ダイオードを実現するた
めには、第４図において、ショットキ接合の電子に対す
る電位障壁の高さφ扉と正孔に対する電位障壁の高さφ
ルがいずれも過大であってはならない。即ち、ダイオー
ドの順方向通電時にｎ形基板１から高抵抗ｐ形層２に電
子が流入されるためには、電気的中性を確保するためｐ
形層２に外部よシ同量の正孔が供給される必要があり、
これは電位障壁φ轟を越えて金属電極５から供給されね
ばならない。従って、φｈが過大であると、正孔供給不
足のため、順電圧降下が激増して素子としての使用に耐
えない。他方、電位障壁φｂが過大である場合には、ｐ
形層２の伝導帯がショットキ接合面で上方に大きく曲が
名こととなシ、第２図に示した従来構造のものと同様に
電子蓄積効果が大きくなってダイオードの逆回復速度が
低下する。従って、ショットキ接合の電子と正孔に対す
る電位障壁値φ１と包は、それぞれｎ形基板１からｐ形
層２に注入された電子の金属電極５への流入に対して障
壁を形成せず、かつ金属電極５からｐ形層２への正孔注
入を妨げない最適範囲に設定しなければならない。なお
、この構造を実際のダイオードとして使用する場合には
、順方向通電時に順電流を流すために必要最小量の電子
はｐ形層２の内部に存在しなければならない。しかし、
この場合、ｐ形層２の厚さが過大になると、この電子量
が増大して逆回復速度を低下させる。このため、ｐ形層
２の厚さはこの点からの制限を受ける。

ところで、本発明に係る構造のダイオードとしての逆方
向特性に関しては、次に述べる２つの選択が可能でおる
。即ち、その第１は、逆耐圧下でｎ形基板１からｐ形層
２の内部に伸びた空乏層がショットキ接合を形成する金
属電極（ショットキ電極）５に接触しないようにｐ形層
２の厚さと抵抗率とを定める場合でおる。この場合には
、逆方向漏れ電流は金拡散を施さない通常のｐｎ接合ダ
イオードと同程度に小さく、高温時でもなお無視し魯る
程度に小さい。従って、苛酷な使用条件にもよく耐え、
放熱機器を小型化することが可能である。得られる逆方
向耐圧は、ｐ形層の厚さと牛導体のなだれ発生電界値と
の相乗積の半分程度までである。第２の選択は、逆耐圧
下でｎ形基板１からｐ形層２の内部に伸びた空乏層がシ
ョットキ電極５に接触することを許容する場合であシ、
この場合は、ｐ形層２の抵抗率は可能な限り高くとるこ
とが望ましい。空乏層をショットキ電極に接触させると
、逆方向電流が大きくなってその値はショットキダイオ
ードの値に近付き、素子の使用温度の上限もショットキ
ダイオードの場合に類似して来る。しかし、同じｐ形層
２の厚さにおいて第１の場合に比べて２倍近い耐圧がと
れる。また、同一耐圧値を得るために必要なｐ形層２の
厚さが小さくでき、逆回復速度を第１の場合よりも大き
くすることができる。これら第１および第２のいずれの
場合を選択するかは、素子の使用目的に依存するところ
であるが、いずれの場合も、実用上十分な耐圧をとるた
めに、例えばシリコンの場合ならｐ形層２の厚さは５μ
ｍ以上、抵抗率は１Ωα以上とすることが望ましい。

そこで、次に、本発明を構成するに必要なφＢとφルの
具体的な範囲を、シリコンｐｎ接合の場合を例にとって
示す。

第５図は、φ！＋＝１．２−０．５ｅＶ　、φに＝−０
，１〜０．６ｅＶの範囲における順電圧降下（実線）と
電子蓄積時間（１点鎖線）の計算値を示したものである
。なお、φＢとφｈとの和は、常に禁制帯幅１．１　ｅ
Ｖに等しいため、横軸において両者を逆向きに目盛り付
けした。同図において、ｐ形層２の厚さは５μｍ〜３０
μｍの範囲で示した。即ち、図中（ａ）、Φ）　、　（
Ｃ）　。

（ｄ）はそれぞれｐ形層２の厚さが５μｍ、　１５μｍ
、２０μｍ。

３０μｍの場合を示す。ここで、５麻の厚さは、前述し
たように本発明に係るｐｎ接合構造で意味のある耐圧を
得るために必要な下限値であシ、３０μｍは逆回復速度
を小さくとるための上限値である。

まだ、電力ダイオードの常用電流密度が一般に５０〜３
００Ａ／ＣＩ／ｌであることから、順電圧降下は３００
Ａ／（イでの値を、また正孔蓄積時間は上記電流密度範
囲内での最大値を図示した。なお、図中の値はｐ形層２
の抵抗率には殆んど依存しない。

第５図から、φル＞０．３５ｅＶの範囲では正孔流入不
足に基く順電圧降下の激増により、またφＢ〉０．９５
ｆｆの範囲ではショットキ接合近傍におけるｐ形層２の
伝導帯の上方わん曲に基く電子蓄積時間の急増により、
素子は実用に耐えなくなる。従って、φ１．φ＾は、図
中矢印で示したようにφＢく０．９５・Ｖ、φみ＜０．
３５・Ｖの範囲とする必要がある。

この条件を満足する電極用金属としては、例えば白金、
パラジウムあるいはこれらのシリサイド化合物等が好適
である。なお、そのｉまではφ１．φ轟が上記範囲を多
少越える金属についても、下記の文献に示される方法に
より、φ１．φ＾の値を等価的に０．１・Ｖないし０．
２６Ｖ程度減少させ、実効的なφＢとφルとの値を上記
範超内にして本発明を構成することも可能である。

Ｔ、ＨＡＲＩＵ、Ｙ、５ＨＩＢＡＴＡ、”Ｃｏｎｔｒｏ
ｌ　ｏｆ　５ｃｈｏｔｔｏｋｙＢａｒｒｉｅｒ　Ｈｅｉ
ｇｈｔ　ｂｙ　Ｔｈ１ｎ　Ｈｌｇｈ　−ＤＯｐ＋！（Ｉ
　Ｌａｙｅｒ”。

ｐｒｏｃｅｅａｚｎｇ　ｏｆ　ＩＥＥＥ、Ｖｏｌ−６３
＋ｐ４５２３（１９７５）また、第５図から、ｐ形層２
の厚さが３０μｍを越える場合には正孔蓄積時間が大き
くなって高速動作に適さなくなることが推測される。な
お、ここで、第１図に示した従来構造のダイオードは、
第５図でφｈが−０，１〜−〇、０５　＠Ｖ程度とした
場合に相当する。

次に、本発明の具体的な実施例について説明する。

第６図は、本発明の一実施例を示す断面図である。同図
において、先ず、１は厚さｔｔ＝２８０μｍ。

抵抗率０．０１Ωｍのシリコンからなるｎ形基板であり
、このｎ形基板１の上に抵抗率１０Ω釧のシリコンエピ
タキシャル層からなるｐ形層２をｉｓ　＝　１８μｍの
厚さに堆積した。なお、この抵抗率と厚さでは、逆耐圧
下でも空乏層はショットキ接合面には到達しない。次に
、ｐ形層２の表面周辺部を３０μｍの深さにメサエッチ
し、続いて酸化を行なって酸化膜６によシメサ周辺を保
護した。次いで電極部の酸化膜を開孔し、白金を０．５
μｍ蒸着してショットキ電極５を形成した。裏面には表
面濃度Ｉ　Ｘ　１０”ｃｒｎ−８以上のｎ形拡散を１ｐ
ｍ程度行なってからニッケルを０．２μｍ、銀を０５μ
ｍ蒸着して金属電極４を形成した。最後に、４５０℃、
２０分間の熱処理を施した。このようにして形成された
ダイオードとしての有効面積は２０瓢８で、逆耐圧は２
２０ｖであった。

上記ダイオードの逆回復特性を第７図に示す。

同図は初めに順方向電流を３０ｍＡ流し、続いて減少率
５０Ｖμｓで減少させた時の電流値の時間変化を示した
ものである。

同図から明らかなように、電流方向が反転した後の最大
逆電流値はハ、逆回復時間はおよそ８０ｎ８９Ｃであり
、通常のｐｎ接合ダイオードの逆回復時間が１００ｎｓ
〜１μｓであるのに対して高速性を有していることが明
らかである。なお、同図において注目すべきことは、逆
回復の後半で逆電流が尾を引いて強調されたソフトリカ
バリ特性を示していることであり、このために整流時の
ノイズ発生が非常に小さい特徴を有していた。また、順
電圧降下は電流３０Ａにおいてｏ、ｓ　ｏ　ｖであった
。

以上説明したように、本発明によれば、順電流通電時ｌ
ｃｎ形基板基板ｐ形層に注入された電子は円滑にショッ
トキ電極に流入するため、ｐ形層における電子の過剰蓄
積は生じない。この結果、高耐圧であると共に逆回復速
度の速いｐｎ接合ダイオードの実現が可能となり、特に
、電力分野における高速スイッチング利用装置の特性向
上に多大の貢献をなすものである。

【図面の簡単な説明】

第１図は従来のｐｎ接合ダイオードを示す断面図、第２
図はそのエネルギ一単位構造図、第３図は本発明に係る
半導体装置を示す断面図、第４図はそのエネルギー準位
構造図、第５図はシリコンの場合における順電圧降下お
よび正孔蓄積時間のショットキ電位障壁値依存性を示す
特性図、第６図は本発明の一実施例を示す断面図、第７
図はその逆回復特性を示す図である。 １・・・・ｎ形基板、２・・・・ｐ形層、５・・・・金
属電極（ショットキ電極）、φＢ、φｈ・・・・ショッ
トキ電位障壁値。 特許出願人　日本電信電話公社 代理人山川政樹

Claims (2)

【特許請求の範囲】
1. （１）ｎ形基板と、ｐ形層と、金属電極と−をこの順に
   積層してなるｐｎ接合を有する半導体装Ｉにおいて、ｐ
   形層と金属電極との間に形成されるショットキ電位障壁
   値を、ｎ形基板からｐ形層に注入された電子の金属電極
   への流入に対して障壁を形成せずかつ金属電極からｐ形
   層内への正孔注入を妨げない値に設定したことを特徴と
   する半導体装置。
2. （２）ｎ形基板はシリコン基板からなり、ｐ形層は抵抗
   率Ｉ　ＥＪ’ｃｍ以上で厚さ５〜３０μｍのシリコン層
   からなり、かつｐ形層と金属電極との間に形成されるシ
   ョットキ電位障壁値は電子に対して０．９５６　Ｖ以下
   で正孔に対して０．３５　ｅ　ｖ以下であることを特徴
   とする特許請求の範囲第１項記載の半導体装置。