JPS58137892A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分幅 この発明は、発光ダイオードのような表示素子をマトリ
ックス配列した表示素−子プレイを有するディスグレイ
装置に関する。

〔発明の技術的背景とその問題点〕

従来、発光ダイオード（ＬＥＤ　）のような表示素子を
マトリ、クス配列してなる表示素子プレイを用いて、英
２ｗＬ字や漢字ノリーンまたは特殊な記号ノ９ターン、
絵画やグラフィックノ々ター／等を表示するブイスジレ
イ装置における駆動方式には、大別して （１）　　テレビジ、ン走査と同様に表示素子を１個毎
に順次走査駆動する、ダイナミック方式と、（２）表示
素子１個毎にメモリ素子を設け、これらのメモリ素子か
らの電気信号によυマトリ、クス結線における行線と列
線との各交点にある表示素子を個別に駆動するスタティ
ック方式、とがある。

ダイナミック方式における欠点は、特にＬＥＤのような
表示素子の場合、その応答が極めて速いために素子数が
増すにつれて１素子１）の通電時間が短かくなり、従っ
て同一電流による駆動では表示の輝度が低下することで
ある。一方、スタテイ、夕方式ではメモリ素子をマトリ
ックス結線内に配線する構造を持つので、マトリックス
結線が極めて複雑なものとなる等の問題があつたＯ そこで特にＬＥＤ　ｔ−マトリ、クス配列した表示素子
アレイの駆動方式としては、ダイナミックある。この方
式は簡単にいえば、表示素子アレイの行線に与えられる
駆動信号を時分割化して行線を順次走査駆動すると共に
１それに同期して列線に加える画素データを選択的に切
換えるものである。

しかしながら、この線順次走査方式では例えば「電子材
料Ｊ１９８０年２月号Ｐ６８〜Ｐ７２に記載されている
６４Ｘ６４画素の多色ＬＥＤディスプレイ装置や、ｒ　
ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮ　０ＮＩＣＬＩＣＴ
ＲＯＮ　ＤＥＶＩＣＥ８　Ｊ　ＶＯＬ、　ＥＤ　−２６
、４６８゜ＡＵＧ１８Ｔ　１９７９．Ｐ　１１８２〜１
１８６に記載されている９６Ｘ６４画素、１６０Ｘ１１
２画素のテレビジョン走査マトリ、クス表示装置等に見
られるように１画面サイズを大きくするにつれて、走査
線数と時間の関係から、人間の目にちらつきを感じさせ
ない周波数で走査することが困難となる。例えば６４Ｘ
６４画素の多色ディスプレイ装置を例にとると、画素デ
ータの数は１２８゜走査線の数は６４で、例に８ビ、ト
単位でそれぞれの記憶回路に画素データを書込むとする
と、その書込み回数は１６回となシ、これを６４走査し
て一巡の表示を行なうにａ１ａｘｓｔ＝１０２４の切換
えが必要であるＧところが人間の目にちらつきを感じさ
せないく９返し周波数はおよそ１００　Ｈｚ以上であシ
、従って走査の周波数は１０２４　Ｘ　１００＝１０２
．４　ｋＨｚ以上テあることが必要となる。しかし実際
にこの種のディスグレイ装置が結合される外部機器、例
えばマイクログロセ、す等で紘、データの切換え速度は
１００　ｋＨｚ程度であり、上述した線順次走査方式で
取扱える最大の画素数に対応する。

また、表示素子アレイに瞬間的に流れる電流は、列線に
与える画素データの数にょシ決定され、これを受ける行
線には大電流が流れるため、この種の平面形ディスグレ
イ装置の小型化、ＩＣとの結合性等の特長が損なわれて
しまう０さらに表示の輝度を上げる上でも不利である。

そζで、従来、画素数が極めて多い大画面のディスグレ
イ装置を実現する場合には、例えばｒ　Ｃ０ＮＦＥＲＩ
ＮＣＩ　ＲＥＣＯＲＤ　ＯＦ　１９７８　ＢＩＥＮＮＩ
ＡＬＤＩ８ＰＬＡＹ　ＲＩ８１ＣＡＣＨＣ０ＮＦＥＲＥ
ＮＣＮ　Ｊ　０ＣＴＯＢＥＲ２４〜２６．１９７　ｇ、
ＢＩＤ　Ｐ２０〜２１記載のＦＬＡ↑−ＰＡＮＥＬ　Ｄ
ＩＳＰＬＡＹのように、基板の裏面に駆動回路を備えた
小蓋の単位ディスプレイ装置を多数連結する方法が考え
られている。上記の単位ディスプレイ装置に付属してい
る駆動回路は、この単位ディスグレイ装置の表示素子プ
レイの画素数に対応する数のメモリ素子を備えていて、
各々の単位ディスグレイ装置内の表示素子アレイを単独
に駆動できるものであるから、前述したようなＬＩＤの
応答特性に適したものであシ、ＩＣ化も容易なものであ
る。

このような小臘の単位ディスグレイ装置を連結して大画
面を構成する大規模なディスプレイ装置は、模式的に第
１図のように表わすことができる。即ち、１社基板上に
モノリシ、りまたはハイプリ、ド構造で所定の画素を構
成する複数のＩＪＤをマトリ、シス配列した表示部とし
てのＬＥＤアレイ、２はこのＬＥＤアレイ１を前記線順
次走査方式により駆動する駆動回路としてのモジュール
・ドライバであ、す、これらＩＪＤアレイ１とモジュー
ル・ドライバ２とを一体化して単独で表示機能を持たせ
たものが単位ディスプレイ装置３である。そして、この
単位ディスプレイ装置３を縦横に並べてマトリックス配
列とし所望の大′きさの画面を構成したものがユニット
・ノ譬ネル４トｆｋＦ）、？−ｆ）ユニット・ノ々ネル
４に対して各種信号や電源を供給するのがユニ。

ト・ドライバ５であり、これらユニット・パネル４とユ
ニ、ト・ドライバ５とを組合せて全体として一つの表示
機能を持たせたものがディスグレイ・ユニット６となる
。

発明者らは、上記単位ディスグレイ装置、特にその中の
モゾ、−ル・ドライノ譬の具体的な構成法について既に
提案している（特願昭５５−７８９４０号）。これは基
本的には入力されるシリアル画素データをノ母うレルデ
ータに変換して、ユニット・ドライバからのアドレス信
号によシスタテイックＲＡＭに取込み、このＲＡＭから
のデータの読出しに同期してＬＥＤアレイの行線を走査
駆動するものである。ここでＬＥＤアレイの行方向の素
子数をｍ、列方向の素子数をｎとすれば、上記のＲＡＭ
はｆｆ１ＸＩｌピ、ト、例えば１６Ｘ１６ピツト構成と
な９、そのアドレッシングのための回路部分も含めて考
えると構成はかなル複雑化し、モジュール番ドライバの
小型化の妨げとなる。

さらに、この構成では画素データ、クロック信号、リセ
ット信号およびＲＡＭの書込み・読出し動作つｔｂデー
タの取込み動作と表示動作との切換えのためのセレクト
信号のほか、ＲＡＭのための並列多ビットのアドレス信
号をユニット・ドライノ寸から個々のモジ、−ル・ドラ
イバに供給する必要がある。このため、連結する単位デ
ィスグレイ装置の数が数十個程度までであれば有効であ
るが、例えば縦（列方向）３０ｘ横（行方向）３０＝９
００個というような超大型画面を構成する場合には、特
にアドレス信号のヒツト数の増大によりてユニット・ド
ライバの構成が膨大なものとなるばかりでなく、ユニッ
ト・ドライバと単位ディ・スジレイ装置との間の配線処
理が極めて複雑となる等の、実用上大きな問題が発生す
る。

〔発明の目的〕

この発明の目的は、特定の画素数からなるＬＥＤアレイ
のような表示素子プレイを駆動するためのモジュール・
ドライバをより簡単な回路構成によシ実現して、消費電
力の低減と、ＩＣ化に際してのモジ、−ル・ドライバの
実装の容易化を図ることができるディスプレイ装置を提
供することである。

この発明の他の目的は、特定の画素数の単位ディスゾル
レイ装置を多数組合せて大画面のディスプレイ・ユニッ
トを構成する場合に、個々の単位ディスプレイ装置とユ
ニットｌドライバとの間の配線を極力少なくシ、またユ
ニ、ト・ドライツク自体の回路構成をも簡単化すること
ができるディスグレイ装置を提供することである。

〔発明の概要〕

この発明に係るディスプレイ装置では、入力されるシリ
アル画素データを記憶保持する丸めの記憶回路として、
′！マトリックス配列表示素子プレイの行１列各方向の
素子数をｍ、ｎとしてｆｆｌＸｌｌ段のスタティック［
株］シフトレジスタを用い、その最初のｍ段の出力で表
示素子アレイの列線を駆動すると共に、外部からの２値
レベルのセレクト信号のレベルによって画素データをシ
フトレジスタに入力せしめるが、シフトレジスタを循環
動作させるかの切換えを行なう。

そして一方、表示素子プレイの行線の走査駆動はクロッ
ク信号のカウントに基いて行なう。

さらに１このようなディスプレイ装置を単位ディスプレ
イ装置としてマトリックス配列しユニットφノ臂ネルと
して大画面のディスプレイ装置（ディスプレイ・ユニ、
ト）を構成するに際しては、セレクト信号線とりｐ、り
信号線をユニットｐノ臂ネルの行２列方向にそれぞれ配
設し、ユニット・ドライバからこれらの線へのセレクト
信号およびクロック信号の供給ノ臂ターンによりて各単
位ディスプレイ装置を全体として線順次走査と同様に駆
動制御する。

〔発明の動軸 この発明によれば、単位ディスグレイ装置内に含まれる
モジュール・ドライバの回路構成を簡略化できる。これ
は主に表示素子アレイへ供給する画素データ金蓄積する
ための記憶回路がシフトレジスタによって構成され、シ
フトレジスタの入力の切換えとクロック信号によるシフ
ト動作のみで画素信号の取込みおよび読出しを行なうこ
とができるためである。従って、モジュール・ドライバ
の低消費電力化が図られると共に、このモジュール・ド
ライノｆをＩＣ化する場合、これを表示素子アレイが配
設された。基板下部に組込むことが容易となる。

また、この発明によれば単位ディスプレイ装置をマトリ
ックス状に配列し連結して大画面のユニット・／譬ネル
を実現しようとする場合、セレクト信号とり四ツク信号
との組合せで単位ディスグレイ装置の制御が可能なため
、ユニッ）−ドライバと個々の単位ディスプレイ装置と
の間の配線の数が著しく減少し、またユニット・ドライ
バの構成もよ〕簡単となる。従って、単位ディスプレイ
装置の数が数百側というような超大型の画面も比較的容
易に実現することが可能である・ 〔発明の実施例〕 第２図はこの発明の一実施例に係る単位ディスグレイ装
置の構成を示すものである。因において、表示素子プレ
イとしてのＬＥＤアレイ１ＩＩｉ第３図中に示すようＫ
ｍ（行方向）Ｘｎ　（列方向）個のＬＥＤ　ｔｆｆ　）
リックス状に配列し、ｍ本ｏ９ｔｎ　Ｌ、、〜Ｌ、−ト
ｎ　本ｏ行１ｓＬ２．〜Ｌ２□トノ各交差部に接続して
構成されている。ここで、１１１　ｖ　ｎの値はこれに
＠Ｚものではないが、例えハｍ　＝　ｎ　＝　１６であ
る。ＬＥＤアレイ１は例えば一つの基板上に構成されて
いる０そして、この基板の下部にＩＪＤアレイ１を駆動
するためのモジ、−ル・ドライバ２が設けられている。

このモジ、−ル・ドライバ２は次のように構成されてい
る◇ 即ち、モジュール・ドライバ２にはこの例ではセレクト
信号Ｓ、シリアル画素データＤ、クロ、り信号Ｃ，リセ
、ト信号Ｒが外部から入力されている。これらの信号の
うち、セレクト信号Ｓ、シリアル画素データＤは、ＡＮ
Ｄダート１１、インハ／　１１　＊　ＡＮＤ　？’　　
）　Ｉ　Ｊ　オよびＯＲゲート１４によって構成され九
切換回路１０に入力される。この切換回路１０社セレク
）（１号Ｂのレベルが５＝１１１（第１のレベル）のと
を画素データＤをシフトレジスタ１５に初段から入力せ
しめ、またｓ＝＠ｏ”（第２のレベル）のときシフトレ
ジスタ１５の終段の出力を初段に入力せしめる働きをす
る。

シフトレジスタ１６社第３図に示すようにｍ×一段のス
タティック・シフトレジスタであり、換貧すればｍ段を
１つのプロ、りとしてｎ個のブーツクＢ　（１）〜１１
（、）からなる。このシフトレジスタ１５の第１ノロツ
クＢ（１）、つｔυ初段から第ａｒＲ１での出力は、こ
れらの出力を電流増幅４１Ｌ、、〜Ｌ１ｍに与えられる
。但し、第３図では縦方向を行方向、横方向を列方向と
している。

一方、クロ、り信号Ｃはシフトレジスタ１５へ与えられ
ると共に、バイナリ０カウンタＪ６にも入力される。バ
イナリ・カウンタ１６はリセット信号Ｂによシ初期状態
、例えば＠０”の状態に設定された後、り胃、り信号Ｃ
をカウントする。このカウンタ１６の出力はデコーダＪ
７に入力される。デコーダ１７はｎ個の出力端子を持ち
、例えばｍ＝１６の場合、カウンタ１６からのキャリー
信号とカウント値のデータとの組合せ帆よｐ１カクンタ
１６がクロ、り信号Ｃをｍ個カウントする毎に、ＬＥＤ
アレイＪにおける行線Ｌ２１〜Ｌ２ｍを走査駆動するた
めの走査信号を各出力端子よシ出力する。これらの走査
信号ｄｎ個の電流増幅器からなる第２の駆動回路１９を
介して、行線Ｌ２．〜Ｌ２ｍに与えられる。

この実施例においては、セレクト信号Ｂのレベルがｓ＝
＠ｘｍの状態でＬＥＤディスプレイ１の画面１枚分に相
当するｍＸｎピットのシリアル画素データＤが切換回路
１０を介してシフトレジスタ１５の初メに与えられ、り
ｏ、り信号Ｃに同期してシフトレジスタ１５に順次取込
まれる◇そしてこの後、セレクト信号Ｓのレベルがｓ＝
＠ｏ’になると、シフトレジスタ１５への画素データＤ
の新たな入力動作は禁止され、代ってシフトレジスタ１
５の終段から初段へ到る帰還路が形成されるので、シフ
トレジスタ１６に取込まれたｍＸｎピットの画素データ
はシフトレジスタ１５のシフト動作によりシフトレジス
タ１５内を循環するようになる０このシフトレジスタ１
５内を循環する画素データは、第１プロ、りＢ（１）の
位置にある１６ピツトのデータのみが第１の駆動回路１
８を介してＬＥＤアレイｌにおける列線Ｌ１１〜Ｌ、ｒ
ｎを駆動する信号となる＠従りて、この状態でシフトレ
ジスタ１５内の画素データＤがｍ段移動する毎に、カウ
ンタ１６．デコーダ１１および第２の駆動回路１９によ
ｐ　ＬＥＤアレイ１における行線Ｌ２１〜Ｌ２ｎを順次
走査駆動すれば、シフトレジスタ１５に取込まれた画素
データがＬＥＤアレイ１上で１枚の画面として表示され
る。

なお、上記の表示モードにおいてシフトレジスタ１６の
第１ｆ口、りＢ（１）内の１列分の画素ｆ・−夕はシフ
ト動作に伴い順次１ピツトずつ後段側に移動して次の１
列分の画素データに移り変る。このり７トレジスタ１５
内の画素データの移動がＬＥＤアレイ１上の表示に現れ
ることは好ましくないが、これは例えばクロック信号Ｃ
のに・ｍ個目とに＠ｍ＋１個目（ｋ＝１．２゜・・・）
との間にクロック信号Ｃの周期の１０〜１００倍の休止
期間を設けて、この移動中にフテ線Ｌ２１〜Ｌ２□の切
換えが行なわれないようにすることによりて防止できる
。他の方法としては、例えばシフトレジスタ１５の第１
ブロツクＢ（１）の出力側にｆ−）を設け、カウンタ１
６からのキャリー信号でこのダートを制御して、移動中
の画素データが出力されないようにしてもよい。

次に、この発明の大型画面を構成する場合の実施例を第
４図により説明する。第４図において、ユニット・ツク
ネル４は第２図の構成の単位ブイスジレイ装置３を例え
ば一枚のプリント基板上にマトリ、クス状に配列したも
のである◎ここで、単位ディスグレイ装置３０行方向の
配列数をＭ１列方向の配列数をＮとする。但し、第４図
では第３図と異なシ、横方向を行方向、縦方向を列方向
としている。ユニット・ツクネル４は第１図で説明した
ように、ユニット・ドライバ５と組合せられてディスプ
レイ・ユニ、トロを構成するが、これらユニット・ツク
ネル４とユニ、ト・ドライバ５との間にはＬＤ　、　Ｌ
Ｒ。

ＬＣ１〜ＬＣＭ　、　Ｌ８　Ｊ−ＪＬＡＮで示す各種の
線が配線されている。こζで、シリアル画素データを供
給するための画素データ線ＬＤと、リセット信号線ＬＲ
は全ての単位ディスグレイ装置３に共通接続されている
が、クロ、り信号線ＬＣＩ〜ＬＣＭは各単位ディスプレ
イ装置３に列毎に共通接続され、壕九セレクト信号線Ｌ
ＳＩ〜ＬＳＮは行毎に共通接続されている０従って、こ
の例テハユニット・ツクネル４とユニ、トｅドライバ５
との間の総記線数は電源供給ａ（図示せず）を除いて（
Ｍ＋Ｎ＋２）本であ夛、これは先に説明した特願昭５５
−７８９４０号のものと比較して非常に少なくなってい
る。

この実施例の動作を第５図、第６図のタイムチャートを
用いて説明する。第５図は線ＬＤ。

ＬＣＩ〜ＬＣＭ上にそれぞれ与えられるシリアル画素デ
ータＤとり四ツク信号ｃ１〜ＣＭとの関係、第６図は線
Ｌ　Ｒ、ＬＣＩ　、　Ｌ８　Ｊ　〜ＬＳＮ上に与えられ
るリセット信号、クロ、り信号ｃ１、セレクト信号８１
〜８Ｎの関係をそれぞれ示したもので、ＬＥＤアレイ１
におけるｍの値を１６とした場合の例である。

まず、ユニット・ドライバ５より全ての単位ディスプレ
イ装置３にリセット信号Ｒが供給された後、セレクト信
号８１〜８Ｎが８１＝″″１′″、ｓｘ、ｓｓ、・・・
ＳＮ＝＠０”の状態に設定され、Ｓｌが供給される第１
行のＭ個の単位ブイスジレイ装置が画素ｆ−タＤを受入
れ可能な状態となる。この状態でユニット・ドライバ５
よシクロ、り信号Ｃ１〜Ｃ−Ｍが順次ｍ＝１６個ずつ出
力される。これによって第１行、のＭ個の単位ディスグ
レイ装置内のシフトレジスタ１５の第１プロ、り（１）
に、順次ｍ＝１６ピ、トの画素データＤが入力される。

以下、このＳＪ＝″１１＃の状態でユニット・ドライバ
５よＬｈ、り信号０１〜ＣＭが順次１６個ずつ繰返し出
力されることにより、第１行目のＭ個の単位ディスグレ
イ装置内のシフトレジスタ１５内に、ＬＥＤアレイ１で
表示されるべ１１枚の画に対応するｍ×ｎビ、トの画素
データＤが取込まれる。

次に、セレクト信号８１〜８Ｎがｓ　、ｔ　＝　＠１″
、ＳＺ、Ｓｊ、・・・８Ｎ＝″″０”に設定された状態
でユニット・ドライバ５よシ再びクロ、り信号Ｃ１〜Ｃ
Ｍが順次１６個ずつ繰返し出力されることによｐ１今度
は第２行にあるＭ個の単位ディスプレイ装置内のシフト
レジスタ１５に画素データＤが同様に取込まれる。この
ときＳＪ＝″″０”であるから、第１行のＭ個の単位デ
ィスグレイ装置においてはシフトレジスタ１５に既に取
込まれた画素データが読出し可能な状態となるので、ク
ロ、り信号０１〜ＣＭに同期して各々のＩＪｆｉアレイ
１で表示が行なわれることになる。

以下、セレクト信号８３．・・・ＳＮが順次選択的に＠
ｌ”に設定されて同様な動作が繰返されることによって
、順次各行Ｍ個の単位ディスプレイ装置内のシフトレジ
スタ１５に画素、データが取込まれてゆくと共に、各々
の単位ディスプレイ装置内のＩＪＤアレイ１で表示動作
が行なわれる。この結果、ユニット・ツタネル４全体で
一枚の画が表示されることになる。

第７図線この発明の他の実施例を示すもので、ＬＥＤ　
Ｊ上での表・示の輝度を調整できるようにしたものであ
る。以下、第２図の実施例と異なる点を中心に第８図の
タイムチャートを用いて説明する。

即ち、第７図ではまず第２図におけるバイナリ・カウン
タ１６の４１にビット・カウンタ２１およびアドレス・
カウンタ２２が設けられている。ビット・カウンタ１＃
はリセット信号Ｒにより初期状態に設定され、−りＰ、
り信号Ｃをｍ＝１６個カウントする毎にキャリー信号ｅ
Ａを出力する。アドレス・カウンタ２２はこのキャリー
信号ＣＡを受け、ＩＪＤアレイ１における行線Ｌ１１〜
Ｌ、ｒｎを指定するアドレス信号Ａを順次デコーダ１１
へ出力する。

アドレス・カウンタ２２はさらにこのアドレス信号Ａ１
７）−巡毎、つｉＣ’行線Ｌ１１〜Ｌ、Ｉｎが１回走査
駆動される毎にページ信号Ｐを出力する。

コノページ信号ルミページ１カウンタ２３における２つ
のプリセット拳カウンタ２４．２５に、それぞれ直接お
よび２人力の０Ｒ）ｙ”−ト２７を介して入力される。

ＯＲゲート２１の他の入力には、クロ、り信号Ｃおよび
輝度調整信号Ｂを２つの入力とするＡＮＤ　ｆ　−）　
ｊ　６の出力が与えられる。ここで輝度調整信号Ｂはこ
の実施例において新たに外部から（例えばユニット・ド
ライバ５から）入力される信号であシ、この例では第８
図中に示されるようにセレクト信号Ｓに同期して入力さ
れるところの、クロック信号Ｃと同様の／中ルス列から
なっている。

ページ・カウンタ２３における２つのノリセット・カウ
ンタ２４．２５は、この実施例のディスプレイ装置を第
４図の単位ディスグレイ装置３として用いる場合を例に
とれば、セレクト信号線Ｌ８Ｊ〜ＬｌｉＮの数、換言す
れば単位ディスグレイ装置３の列方向の”配列数Ｎに相
当する値（設定値）にカウント個数が達したときクリヤ
信号ＣＬＲＩ　、　ＣＬＲＪ　ｆそれぞれ出力する。こ
れらのプリセットｅカウンタ２４．２５はグウンカウン
タ、アッ！カウンタのいずれでもよく、例えばダウンカ
ウンタの場合はＮを初期値とし、カウント結果がＯ゛に
達したときＣＬＲＪ　、　ＣＬＲｆｆｉを出力するよう
にすればよい。ここで第１のノリセット・カウンタ２４
はモジュール・ドライツヤ２のより安定な同期のとれた
動作を得るためのもので、ページ信号Ｐｔ−Ｎ個カウン
トするとクリヤ信号ＣＬＲＪを出力し、ＯＩＩ”−）２
ｇを通してリセット信号Ｂと同様にアドレス・カウンタ
２２およびページ・カウンタ２３自身を初期状態に復帰
させる・一方、第２のグリセ、ト・カウンタ２５は輝度
調整用に設けられたもので、セレクト信号Ｓのレベルが
８−“１”の期間中にＡＮＤゲート２６を介して入力さ
れる輝度調整信号Ｂの・やルス数Ｎ、にページ信号Ｐの
数（行線り１．〜Ｌ、１の駆動走査の回数、つｔシ表示
イージ数）を０Ｒｆ−）２Ｆを通して積算してゆき、そ
の積算値がＮになったときクリヤ信号ＣＬＲ２を出力す
る。このクリヤ信号ＣＬＲｘ　Ｋよシシフトレジスタ１
５の全内容がクリヤされる。ここで、Ｎ、はＮ、≦Ｎで
あシ、１枚の画が繰返し表示される回数（繰返しページ
数）Ｎ、はＮ、　＝　Ｎ　−Ｎ。

で表わされ、表示輝度はこのＮ、の値に依存しＮ　＝　
Ｎ、のとき最大となる。従りて、Ｎ、の値を変えること
で輝度を簡単に調整することができる。

例えばＮ＝１６、Ｎ、冨１４とすれば、表示のくシ返し
ページ数Ｎ、は２となり、最大輝度の２／１６の輝度と
なる。

第９図は輝度調整機能を付加したこの発明のさらに別の
実施例を示す４ので、第７図におけるページ−カウンタ
！！、ｒ−）２５〜２８の代シにＡＮＤｒ−ト！ＩＩ　
、Ｊｊおよび０Ｒｆ−）３３からなる輝度調整回路３０
が設けられ、さらに新たな入力信号として輝度調整信号
Ｂに基く輝度調整動作を制御する丸めのイネーブル信号
Ｅが用意されている。この場合、輝度調整信号Ｂとして
は、クロック信号Ｃのｍ＝１６個毎にりＥＸ、り信号の
１〜１５周期期間の間で任意に幅変調可能なパルス状の
信号が用いられる。

この実施例の動作を第１０図のタイムチャ−トを用いて
説明する。輝度変調信号Ｂは第１のＡＮＤゲート３１に
入力される◎一方、ピット・カウンタ２１よシそのＡ、
Ｂ、Ｃ，Ｄ出力が全て高レベルのときに低レベルとなる
キャリー信号ＣＡが出力され、第２のＡＮＤ　ｆ−ト１
２とアドレス・カウンタｚＨｃ入力される。輝度変調信
号Ｂおよびキャリー信号Ｃムは、イネーブル信号Ｅが高
レベルのときＡＮＤダート３１．３２を通過して０Ｒｆ
−）ｊＪで合成され、輝度イネーブル信号ＢＥとなる。

この輝度イネーブル信号Ｂ’１はデコーダ１１に与えら
れ、ＢＥが高レベルのときデコーダ１７からの走査信号
出力８Ｃ１〜ＳＣｎを停止させ、ＬＩＣＤアレイ１の点
灯動作を停止させる。この停止時間は輝度調整信号Ｂの
パルス幅に対応し、従うてこのパルス幅によりＬＥＤア
レイ１での表示輝度を調整することができる。なお、イ
ネーブル信号Ｅが低レベルのときは、輝度調整信号Ｂお
よびキャリー信号ＣＡは輝度調整回路３０で無視される
ので、輝度調整は行なわれない。

次に、この発明の詳細な説明する。第３図からも分るよ
うに、シフトレジスタ１５の第１プロ、りＢ（１）のｍ
段の出力に得られる画素データは、第１の駆動回路１８
内の増幅器Ａ１１〜ム４ｍで電流増幅されてＬＥＤアレ
イ１における１つの行のｍ個のＬｌ：Ｄに流れる。この
ため、シフトレジスタ１５の第１プロ、りＢ（１）の出
力は、ｍピ、トの画素データが並べられるまでＬＥＤ　
ｆ上で移動しつつ点灯されることになる。例えば１性分
ｍピットの画素データの中で最初の１ピツトのみが有意
レベルである場合に一社、第１１図のタイムチャートに
示すようにその第１ピツトのデータ紘クロック信号Ｃに
同期してＬＥＤアレイ１上のある行で左から右へ１画素
ずつ移動点灯される。第１１図において、斜線部が各Ｌ
ＥＤの点灯期間を示している。勿論、この移動点灯は前
述し九ように次のｍ個のクロ、り信号Ｃが到来するまで
の休止時間を長くしておくことで人間の目には静止した
儂として映るが、この移動点灯を積極的に利用して、例
えばライトペンによる位置検出装置を実現することがで
きるＯ 第１２図はその概念図であシ、ライトペン４０は受光素
子４１と操作スイッチ４２を備え、検出回路４ｊに接続
されている。なお、この位置検出に際してのユニ、）・
ノ９ネル４上での表示内容は通常、外部からのキー操作
で切換えない限り同じ画がく夛返されるいわゆる静止面
憎であることが望ましい。

この位置検出処理のタイムチャートは第１３図に示され
る。即ち、ライトペン４０の操作スイッチ４２をオンに
すると、その瞬間から例えばｌ／６０秒間、外部からユ
ニット・ドライバ５への画素データ入力が速断される。

この状態においてはユニット・ノｆネル４の各単位ディ
スプレイ装置に送られる画素データは、全画素のＬＥＤ
が点灯し得るようなデータとされる。また、このときユ
ニット・ドライバ５においてはセレクト信号Ｓの各々（
８２〜８Ｎ）１ｋＭ（この例ではＭ＝１６）分割したと
ころの同期信号ＳＲＪ〜８ＲＭが用意され、これがセレ
クト信号５（８７〜８Ｎ）およびクロック信号Ｃととも
に検出回路４３に供給される。そして検出回路４３では
、ライトペン４０よシ受光素子４１からの受光出力ＰＳ
が与えられたタイミングでのセレクト信号８１〜ＳＮ、
同期信号ＳＲＪ〜ＳＲＭの状態と、りｐ、り信号Ｃのカ
ウント数から、ライトペン４０が轟接されているユニッ
ト・／母ネル４上の位置、即ちライトペン４０で指示さ
れた単位ダイスグレイ装置の位置、さらにその中での行
および列方向の画素位置を検出し、位置検出出力を発生
する。

なお、この発明は多色表示機能を持つＬＥＤディスゾレ
イ装置にも適用が可能であシ、その場合各色用のシリア
ル画素データを用意すると共に、これらに対応させて切
換回路１０およびシフトレジスタ１５を増設すればよい
。また表示素子アレイのマトリックス構成は１６Ｘ１６
に限らず、３２Ｘ３２や１６Ｘ３２といったものでもよ
い。さらに、表示素子も特にＬＥＤに限定されない。

【図面の簡単な説明】

第１図（、）　（ｂ）は単位ディスグレイ装置の基本構
成とそれをマトリ、クス配列して構成されるディスプレ
イ・ユニ、トを模式的に示す図、第２図はこの発明の基
本的な一実施例を示す単位ディスグレイ装置の構成図、
第３図はその要部を詳細に示す図、第４図は同実施例の
単位ディスグレイ装置をマトリ、クス配列して構成され
るディスグレイ−ユニ、トを概略的°に示す図、第５図
および第６図はその動作を示すタイムチャート、第７図
はこの発明の他の実施例の構成図、第８図はその動作を
示すタイムチャート、第９図はこの発明のさらに別の実
施例の構成図、第１θ図はその動作を示すタイムチャー
ト、第１１図はＬＥＤが移動点灯する様子を説明するた
めのタイムチャート、第１２図はこの発明の応用例を示
す図、第１３図はその動作を説明するためのタイムチャ
ートである。 １・・・ＬＥＤアレイ（受光素子プレイ）、２・・・モ
ジ、−ル・ドライバ、Ｓ・・・単位ディスグレイ装置、
４・・・ユニ、ト・ノ々ネル、５・・・ユニット・ドラ
イバ、６・・・ディスグレイ−ユニット、１０・・・切
換回路、１５・・・スタテ４ツク・シフトレジスタ、１
６・・・バイナリ・カウンタ、１７・・・デコーＩＰ、
１８．１９・・・駆動回路、ＬＤ・・・画素データ線、
Ｌト・・リセット信号線、ＬＣＪ〜ＬＣＭ・・・クロ、
り信号線、ＬＳ１〜Ｌ８Ｎ・・・セレクト信号線、２１
・・・ピット・カウンタ、２２・・・アドレス・カウン
タ、２３・・・ページ・カウンタ、２４．２５・・・プ
リセット・カウンタ、３０・・・輝度調整回路、４０・
・・ライトペン、４１・・・受光素子、４２・・・操作
スイッチ、４３・・・検出回路Ｏ 出願人代理人　弁理士　鈴　江　武　彦１１１　　図 第２図 第３Ｗｉ 第４図 第１０図 第１１図 第１２図 １、事件の表示 特願昭５７−２０１１３号 ２、発明の名称 ディスグレイ装置 ３、補正をする者 事件との関係　特許出願人 （３０７）　　東京芝浦電気株式会社 ４、代理人 ６、補ＩＥの対象 ７、補正の内容 （１）特許請求の範囲を別紙の通り訂正する。 （２）明細書第２３真第２行〜第６行の「他の方法・・
・出力されないようにしてもよい。」の記載を削除する
。 ２、特許請求の範囲 ＋１）　　複数の表示素子をマトリックス状に配列し行
線および列線により結線した表示素子アレイと、この表
示素子アレイの行方向の素子数をｍとし列方向の素子数
をｎとしてｍＸｎ段で構号によりシフト動作するスタテ
ィック・シフトレジスタと、外部からセレクト信号およ
びシリアル画素データを受入し、セレクト信号が第１の
レベルのとき画素ｆ−夕を前記シフトレジスタに初段か
ら入力せしめ、セレクト信号が！Ｊ２のレベルのとき前
記シフトレジスタの終段の出力を初段に入力せしめる切
換回路と、前記シフトレジスタの初段から第ｍ段目まで
の出力に応じて前記表示素子アレイの列線を駆動する第
１の駆動手段と、外部からのリセット信号により初期状
態にリセットされ、この初期状態から前記クロック信号
がｍ個入力される毎に前記表示素子アレイの行線を順次
走査駆動する第２０駆動手段とを備えたことを特徴とす
るディスプレイ装置。 （２）第２の駆動手段は、前記リセット信号により初期
状態に設定され、前記グロック信号をカウントするバイ
ナリ・カウンタと、このカウンタの出力を受け、このカ
ウンタが前記クロック信号をｍ個カウントする毎に表示
素子アレイの行線に対応する出力端子に順次走査信号を
出力するデコーダとを含むことを特徴とする特許請求の
範囲第１項記載のディスプレイ装置。 （３）複数の表示素子をマトリックス状に配列し行線お
よび列線により結線した表示素子アレイと、この表示素
子アレイの行方向の素子数をｍとし列方向の素子数をｎ
としてｍＸｎ段で構号によりレフト動作するスタティッ
ク・シフトレジスタと、外部からセレクト信号およびシ
リアル画素データを受入し、セレクト信号が第１のレベ
ルのとき画素データを前記シフトレジスタに初段から入
力せしめ、セレクト信号が第２のレベルのとき前記シフ
トレジスタの終段の出力を初段に入力せしめる切換回路
と、前記シフトレジスタの初段から＠ｍ段目までの出力
に応じて前記表示素子アレイの列線を駆動する第１の駆
動手段と、外部からのリセット信号により期状態にリセ
ットされ、この初期状態から前記クロック信号がｍ個入
力される毎に前記表示素子アレイの行線を順次走査駆動
する第２の駆動手段とを備えた単位ディスプレイ装置を
マトリックス状に配列したユニット・・ｆネルと、この
ユニット・・母ネルの各単位ディスプレイ装置に共通接
続された画素データ線およびリセット信号線と、前記各
単位ディスプレイ装置に列毎に共通接続されたグロック
信号線と、前記各単位ディスプレイ装置に行毎に共通接
続されたセレクト信号線と、これらの各線と接続され、
各クロック信号線にクロック信号を順次ｍ個ずつ繰返し
供給すると共に、各クロック信号線にｍ個のクロック信
号がｎ回ずつ供給される毎に各セレクト信号線へのセレ
クト信号のレベルを順次切換えるユニット・ドライバと
を備えたことを特徴とするディスプレイ装置。 （４）複数の表示素子をマトリックス状に配列し行線お
よび列線により結線した表示素子アレイと、この表示素
子アレイの行方向の素子数をｍとし列方向の素子数をｎ
としてｍＸｎ段で構成され、外部からｍ個単位でかつそ
のｍ個毎に所定の休止期間をおいて入力されるクロック
信号によりレフト動作するスタティック・シフトレジス
タと、外部からセレクト信号およびシリアル画素データ
を受入し、セレクト信号が第１のレベルのとき画素デー
タを前記シフトレジスタに初段から入力せしめ、セレク
ト信号が第２のレベルのとき前記シフトレジスタの終段
の出力を初段に入力せし峠る切換回路と、前記シフトレ
ジスタの初段から第ｍ段目までの出力に応じて前記表示
素子アレイの列線を駆動する第１の駆動手段と、外部か
らのリセット信号により初期状態にリセットされ、この
初期状態から前記クロック信号がｍ個入力される毎に前
記表示素子アレイの行線を順次走査駆動する第２の駆動
手段と、この第２の駆動手段による前記行線の走査駆動
回数を外部からのＡ／ルス列からなる輝度調整信号の・
９ルス数に積算し、その積算値が設定値に達したとき前
記シフトレジスタの内容をクリヤするクリヤ手段とを備
えたことを特徴とするディスプレイ装置。 （５）第２の駆動手段は前記リセット信号により初期状
態に設定され、前記グロック信号をｍ個カウントする毎
にキャリー信号を出力するビット・カウンタと、このキ
ャリー信号を受け、前記表示素子アレイの駆動すべき行
線を指定するアドレス信号を順次出力すると共にこのア
ドレス信号の一巡毎にページ信号を出力するアドレス・
カウンタと、上記アドレス信号を受け、このアドレス信
号に対応する出力端子に順次走査駆動を出力するデコー
ダとを含み、クリヤ手段は前記アドレス・カウンタから
のページ信号と輝度調整信号とを合成するダート回路と
、このゲート回路の出力をカウントし、そのカウント個
数が設定値に達したときシフトレジスタへのクリヤ信号
を出力するプリセット・カウンタとを含むことを特徴と
する特許請求の範囲第４項記載のディスグレイ装置。 （６）　　アドレス・カウンタは前記リセット信号が与
えられたときおよびページ信号を前記設定値１二相当す
る個数出力したときに初期状態に設定されることを特徴
とする特許請求の範囲第５項記載のディスグレイ装置。 （７）複数の表示素子をマトリックス状に配列し行線お
よび列線により結線した表示素子アレイと、この表示素
子アレイの行方向の素子数をｍとし列方向の素子数をｎ
としてｍＸｎ段で構成され、外部からｍ個単位でかつそ
のｍ個毎に所定の休止期間をおいて入力されるクロック
信号によりＶフト動作するスタティック・シフトレジス
タと、外部からセレクト信号およびシリアル画素データ
を受入し、セレクト信号が第１のレベルのとき画素デー
タを前記シフトレジスタに初段から入力せしめ、セレク
ト信号がＩＪ２のレベルのとき前記シフトレジスタの終
段の出力を初段に入力せしめる切換回路と、前記シフト
レジスタの初段から第ｍ段目までの出力に応じて前記表
示素子アレイの列線を駆動する第１の駆動手段と、外部
からのリセット−信号により初期状態にリセットされ、
この初期状態から前記クロック信号がｍ個入力される毎
に前記表示素子アレイの行線を順次走査駆動する第２の
駆動手段と、外部から・やルス状の輝度調整手段が与え
られたとき、この信号の期間中前記第２の駆動手段によ
る前記行線の駆動を禁止する輝度調整手段とを備えたこ
とを特徴とするディスプレイ装置。 （８）第２の駆動手段は前記リセット信号により初期状
態に設定され、前記クロック信号をｍ個カウントする毎
にキャリー信号を出力するビット・カウンタと、このキ
ャリー信号を受け、前記表示素子アレイの駆動すべき行
線を指定するアドレス信号を順次出力するアドレス・カ
ウンタと、このアドレス信号を受け、このアドレス信号
に対応する出力端子に順次走査信号を出力するデコーダ
とを含み、輝度調整手段は前記輝度調整信号が与えられ
たとき上記デコーダ力ｌらの走査信号出力を停止状態と
せしめるように構成されていることを特徴とする特許請
求の範囲第７］Ｊｌ記載のディスプレイ装置。 （９）　　輝度調整手段は前記輝度調整信号およびキャ
リー信号を外部からのイネーブル信号に従い出力に導き
出す第１．第２のｆ−）回路と、これら第１．第２の出
力を合成して輝度イネーブル信号を出力する第３のダー
ト回路とを含み、上記輝度イネーブル信号によって前記
デコーダの走査信号出力を制御するように構成されてい
ることを特徴とする特許請求の範囲第８項記載のディス
プレイ装置。

Claims (1)

1. 【特許請求の範囲】 （リ　複数の表示素子をマトリックス状に配列し行線お
   よび列線により結線した表示素子プレイと、この表示素
   子アレイの行方向の素子数をｍとし列方向の素子数をガ
   としてｍｘｎ段で構成され、外部から入力されるクロッ
   ク信号によりシフト動作するスタテイ、り・シフトレジ
   スタと、外部からセレクト信号およびシリアル画素デー
   タを受入し、セレクト信号が第１のレベルのとき画素デ
   ータを前記シフトレジスタに初段から入力せしめ、セレ
   クト信号が第２のレベルのとき前記シフトレジスタの終
   段の出力を初段に入力せしめる切換回路と、前記シフト
   レジスタの初段から第ｍ段目までの出力に応じて前記表
   示素子アレイの列線を駆動する第１の駆動手段と、外部
   からのリセット信号によ〕初期状り信号がｍ個入力され
   る毎に前記表示素子プレイの行線を順次走査駆動する第
   ２の駆動手段とを備えたことを特徴とするディスプレイ
   装置。 （２）　　第２の駆動手段は、前記□リセット信号によ
   夕初期状態に設定され、前記クロック信号をカウントす
   るバイナリ・カウンタと、このカウンタの出力を受け、
   このカウンタが前記クロック信号をｍ個カウントする毎
   に表示素子プレイの行線に対応する出力端子に順次走査
   信号を出力するデコーダとを含むことｆ：特徴とする特
   許請求の範囲第１項記載のディスプレイ装置。 （３）　複数の表示素子をマトリ、クス状に配列し行線
   および列線によシ結線した表示素子プレイと、この表示
   素子アレイの行方向の素子数をｍとし列方向の素子数を
   難としてｍｘｎ段で構成され、外部から入力されるクロ
   、り信号によシシ７ト動作するスタティック・シフトレ
   ジスタと、外部からセレクト信号およびシリアル画素デ
   ータを受入し、セレクト信号が第１のレベ段から入力せ
   しめ、セレクト信号が第２のレベルのとき前記シフトレ
   ジスタの終段の出力を初段に入力せしめる切換回路と、
   前記シフトレジスタの初段から第ｍ段目までの出力に応
   じて前記表示素子プレイの列線を駆動する第１の駆動手
   段と、外部からのリセット信号により初期状態にリセッ
   トされ、この初期状態から前記クロ、り信号がｍ個入力
   される毎に前記表示素子プレイの行線を順次走査駆動す
   る第２の駆動手段とを備えた単位ディスグレイ装置をマ
   トリ、クス状に配列り、タユニットΦノ譬ネルト、この
   ユニ、ト・ノ母ネルの各単位ディスグレイ装置に共通接
   続された画素データ線およびリセット信号線と、前記各
   単位ディスプレイ装置に列毎に共通接続されたり四ツク
   信号線と、前記各単位ディスプレイ装置に行毎に共通接
   続されたセレクト信号線と、これらの各線と接続され、
   各クロ。 り信号線にクロック信号を順次ｍ個ずつ繰返し供給する
   と共に、各クロック信号線にｍ個のクロック信号がｎ回
   ずつ供給される毎に各セレクト信号線へのセレクト信号
   のレベルを順次切換えるユニ、ト・ドライバとを備えた
   ことを特徴とするディスプレイ装置。 （４）複数の表示素子をマトリ、クス状に配列し行線お
   よび列線により結線した表示素子プレイと、この表示素
   子プレイの行方向の素子数をｍとし列方向の素子数をｎ
   としてｍｘｎ段で構成され、外部から入力されるクロ、
   り信号によりシフト動作するスタテイ、り・シフトレジ
   スタと、外部からセレクト信号およびシリアル画素デー
   タを受入し、セレクト信号が第１のレベルのとき画素デ
   ータを前記シフトレジスタに初段から入力せしめ、セレ
   クト信号が第２のレベルのとき前記シフトレジスタの終
   段の出力を初段に入力せしめる切換回路と、前記シフト
   レジスタの初段から第ｍ段目までの出力に応じて前記表
   示素子アレイの列線を駆動する第１の駆動手段と、外部
   からのリセット信号により初期状態にリセットされ、こ
   の初期状態から前記クロ、り信号がｍ個入力される毎に
   前記表示素子アレイの行線を順次走査駆動する第２の駆
   動手段と、この第２の駆動手段による前記行線の走査駆
   動回数を外部からのＡルス列からなる輝度調整信号のパ
   ルス数に積算し、その積算値が設定値に達したとき前記
   シフトレジスタの内容をクリヤするクリヤ手段とを備え
   たことｔ特徴とするディスプレイ装置。 （５）第２の駆動手段は前記リセット信号により初期状
   態に設定され、前記りｏ、り信号をｍ個カウントする毎
   にキャリー信りを出力するビ、ト・カウンタと、このキ
   ャリー信号を受け、前記表示素子アレイの駆動すべき行
   線を指定するアドレス信号を順次出力すると共にこのア
   ドレス信号の一巡毎にページ信号を出力するアドレス・
   カウンタと、上記アドレス信号を受け、このアドレス信
   号に対応する出力端子に順次走査信号を出力するデコー
   ダとを含み、クリヤ手段は前記アドレスＯカウンタから
   のページ信号と輝度調整信号とを合成するｒ−）回路と
   、このｆ−）回路の出力をカウントシ、そのカウント儒
   教が設定値に達したときシフトレ・ゾスタヘのクリヤ信
   号を出力するプリセット・カウンタとを含むことを特徴
   とする特許請求の範囲第４ＪＪ［ｆｆ１ｉｌのディスグ
   レイ装置。 （６）　　アドレス・カウンタは前記リセット信号が与
   えられたときおよびページ信号を前記設定値に相当する
   個数出力したときに初期状態に設定されることを特徴と
   する特許請求の範囲第５項記載のディスグレイ装置０ （７）複数の表示素子をマ）　ＩＪ　ｙクス状に配列し
   行線および列線により結線した表示素子アレイと、この
   表示素子プレイの行方向の素子数をｍとし列方向の素子
   数をｎとしてｍｘｎ段で構成され、外部から入力される
   クロック信号によりシフト動作するスタティック・シフ
   トレジスタと、外部からセレクト信号およびシリアル画
   素データを受入し、セレクト信号が第１のレベルのとき
   画素データを前記シフトレジスタに初段から入力せしめ
   、セレクト信号が第２のレベルのとき前記シフトレジス
   タの終段の出力を初段に入力せしめる切換回路と、前記
   シフトレジスタの初段から第ｍ段目までの出力に応じて
   前記表示素子アレイの列線を駆動する第１の駆動手段と
   、外部からのリセット信号によシ初期状態にリセットさ
   れ、この初期状態から前記クロック信号がｍ個入力され
   る毎に前記表示素子プレイの行線を順次走査駆動する第
   ２の駆動手段と、外部から・中ルス状の輝度調整信号が
   与えられたとき、この信号の期間中前記第２の駆動手段
   による前記行線の駆動を禁止する輝度調整手段とを備え
   たことを特徴とすゐディスプレイ装置。 （８）第２の駆動手段は前記リセット信号により初期状
   態に設定され、前記クロック信号をｍ個カウントする毎
   にキャリー信号を出力するピクト・カウンタと、このキ
   ャリー信号を受け、前記表示素子アレイの駆動すべき行
   線を指定するアドレス信号を順次出力するアドレス□・
   カウンタと、このアドレス信号を受ゆ、このアドレス信
   号に対応する出力端子に順次走査信号を出力するデコー
   ダとを含み、輝度調整手段は前記輝度調整信号が与えら
   れたとき上記デコーダ力・らの走査信号出力を停止状態
   とせしめるように構成されていることを特徴とする特許
   請求の範囲第７項記載のディスグレイ装置。 （９）輝度調整手段は前記輝度調整信号およびキャリー
   信号を外部からのイネーブル信号に従い出力に導き出す
   第１．第２のダート回路と、これら第１．第２の出力を
   合成して輝度イネーブル信号を出力する第３のダート回
   路とを含み、上記輝度イネーブル信号によって前記デコ
   ーダの走査信号出力を制御するように構成されているこ
   とを特徴とする特許請求の範囲第８項記載のディスグレ
   イ装置。