[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS58122782A - ダイオ−ド - Google Patents

ダイオ−ド

Info

Publication number
JPS58122782A
JPS58122782A JP57004301A JP430182A JPS58122782A JP S58122782 A JPS58122782 A JP S58122782A JP 57004301 A JP57004301 A JP 57004301A JP 430182 A JP430182 A JP 430182A JP S58122782 A JPS58122782 A JP S58122782A
Authority
JP
Japan
Prior art keywords
layer
thickness
diode
type
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57004301A
Other languages
English (en)
Inventor
Yoshihito Amamiya
好仁 雨宮
Yoshihiko Mizushima
宜彦 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57004301A priority Critical patent/JPS58122782A/ja
Priority to DE8282108373T priority patent/DE3279779D1/de
Priority to EP82108373A priority patent/EP0074642B1/en
Priority to CA000411227A priority patent/CA1189634A/en
Publication of JPS58122782A publication Critical patent/JPS58122782A/ja
Priority to US06/936,949 priority patent/US4720734A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537Deposition of Schottky electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はダイオードに関し、特に高耐圧のショットキ整
流(接金ともいう)ダイオードに関する。
最近のスイッチング電源の発展あるいは主意機械および
工作機械等における電動機の電子制御化の傾向にともな
い、電力高周波整流に使用するに必要な高速逆回復特性
をもつ整流ダイオードに対する要求が増大している。高
速逆回復特性のダイオードとしてはショットキ整流形ダ
イオードが最も優れ九ものであるが、逆方向耐圧は40
ないし50v@度にとどtb、直流出力が12V以上の
スイッチング電源および多くの電動機電子制御には耐圧
不足で使用できないものであった。そのため、高耐圧を
要する用途ではライフタイム制御を施したpn接合ダイ
オードが使用されているが、これは逆回復速度がショッ
トキ整流ダイオードよシも遅く、を九ツイフタイム制御
工程の再現性維持が難しいことに加えて順電圧降下が大
きいために、使用上で必ずしも好ましい素子ではない。
以上の理由から、ショットキ整流ダイオードの為速逆回
復特性を保ちながら逆耐圧を向上させることが切に要望
されていえ。
従来のショットキ整流ダイオードの高耐圧化を阻んでい
た原因は以下のようなことである。ショットキ整流ダイ
オードは、第1図に示す如く、筒不細物濃度のn形半導
体基板1とその表面上にエピタキシャル成長によシ形成
された低不純物一度のn形牛導体層(以下、単に低不純
物鹸度層という)2および金属層としてのショットキ接
合形成用金属電極3からなる。その順電圧降下値は、低
不純物濃度層2と金属電極3の間のショットキ接合電位
降下と低不純物濃度層2の直列抵抗による電圧降下との
合計に等しい。ところで、ショットキ整流ダイオードを
高耐圧化する方法は、低不純物濃度層2の不純物濃度の
値を小さくして抵抗率ρを高くとり、かつ当咳低不純物
濃度層2の厚さtを大きく設定することである。ところ
が、従来のショットキ整流ダイオードは多数キャリア素
子であり、少数キャリアによる低不純物濃度層2の伝導
度変調を生じないため、当該低不純物濃度層2の抵抗率
pと厚さtを大きくとることは直列抵抗による電圧降下
をショットキ接合電位降下より小さく設定することで定
ま夛、常用電流密度を11ショットキ接合での電子に対
する電位障壁を第2図の如くΦ塾として、ρtS<Φl
により与えられる。実際には、従来のショットキ整流ダ
イオードではさらに余裕を見込んで、シリコンショット
キ接合ではその電位障壁Φ暑は0.6〜0.9・Vであ
るにもかかわらすρL:r (0,2〜0.3  の範
囲に設定しておシ、これを逸脱する例は存在しなかつ友
整流ダイオードとして実用的に意味のあるt流密度:r
o@は50〜500ム/−であるため、この範囲で上式
を満足するρtの値はかなp小さくなり、その結果、逆
耐圧の値は高々50v程度にとどまシ、逆耐圧のさらに
高いショットキ整流ダイオードを得ることは困難であっ
た。
本発明は上記した点に鑑みてなされたもので、その目的
は、従来のショットキ整流ダイオードにおける上式の制
限条項ρtar<Φlに束縛されることなくρtの値を
大きくとることによシ、高速逆回復特性を保ちながら逆
耐圧を向上させたショットキ整流ダイオードを提供する
ことにある。
このような目的を達成するために、本発明は、n形の半
導体基板上に咳基板と同−導電形でかつ低不純物濃度の
半導体層を形成し、この半導体層の表面上に金属層を付
してショットキ接合を形成した構造のダイオードにおい
て、上記ショットキ接合の障壁を通して前記金属層から
低不純物ll11度の牛導体°層に少数キャリアの正孔
を注入し、この注入によって当該半導体層を伝導度変調
するように設定し九ものである。すなわち、本発明は、
上記低不純物一度の半導体層の抵抗率−と厚さLおよび
金属層との間の正孔に対するショットキ接合障壁高Φh
を所定の範囲に設定することによ)、ショットキ整流ダ
イオードにおける少数キャリアの注入を利用し丸もので
ある。したがって、従来のショットキ整流ダイオードで
はその少数キャリアの注入は素子動作速度を劣化させる
ものとして極力回避されていたが、本発明によれば、金
属層から低不純物濃度の半導体層への少数キャリアの注
入を利用することによって、ダイオードの逆回復速度を
高速に保つ九itで有効な伝導度変調を期待できるため
、上記ptO値を大きくとることが可能となシ、従来の
ショットキ整流ダイオードでは得られないすぐれた高耐
圧特性を得ることができる。
以下、本発明の実施例を図面につ暑説明する。
壓1図は本発明によるショットキ整流ダイオ−□ドの基
本構造を説明するための断面図であり、半導体基板とし
てシリコンを用いた場合を示している。本発明のショッ
トキ整流ダイオードは、高不純物濃度のn形シリコン基
板1上にエピタキシャル成長によりn形の低不純物濃度
層2を形成し、この低不純物濃度層2の表面上に金属層
としてのショット中接合形威用金属電極3を形成する点
はキ 従来のシ冒ツ1#!ダイオードと同様であるが、上記低
不純物濃度層2の抵抗率pをρ≧lθΩ譚に設定すると
ともに、当該層2の厚さtを5μ凰≦t≦20μ票に設
定し、かつ低不純物濃度層2と金属電極3との間のショ
ットキ接合の正孔に対する電位障壁らを、0.75sv
≦Φ勝≦0.95eVK設定したものである。この場合
、上記の如き数値の1定に際して解析した低不純物濃度
層2の抵抗率ρと厚さtおよび金属電極3との間の正孔
に対する電位障壁Φhの各項目について以下詳細に説明
する0 まず、低不純物濃度層2の抵抗率に関して、その厚さL
が与えられた場合、ショットキ整流ダイオードの逆耐圧
の可能な最大値は抵抗率ρが無限犬のときに得られる。
この抵抗率ρを低い値からノー加させると、逆耐圧は次
第に増大し、最後に上ifd大耐圧値に至る。この抵抗
率ρと耐圧の関係は囲えば′Fd己の文献をもとに算出
することができる。s、 g 8ze : Physi
ca of semtconauctor pevtc
es  。
PI 11〜F126 NswYork+Wils!y
、 (1969)iijI3図は逆耐圧の抵抗率依存性
を求めたものであり、横軸に低不純物濃度層の抵抗率ρ
を、縦軸に逆耐圧をそれぞれ示し、低不純物濃度層2の
厚さtを5〜20μ講の範囲で変化させた場合を示して
いる。ここで、厚さL−5μmnは従来のショットキ整
流ダイオードよシ明らかに高い耐圧値の得られる最小値
であシ、厚さL−20μ准は後述するように低不純物濃
度層2内の正孔蓄積時間を小とするための叡大儀である
。しかして、第3図で明らかな如く、厚さLを与えれば
耐圧の最高値が定まるが、この可能な最高耐圧値あるい
はそれに準する1直を実穏するためには、抵抗率ρの値
として少なくとも10Qm以上、好ましくは2O2m以
上を設定することが好適である。
つぎに、ショットキ接合の″#ILM暉髪1:1に関し
て、上記に述べた抵抗率ρは従来のショットキ整流ダイ
オードに用いられている値よυ1桁以上的いため、その
ままでは直列抵抗が大きく実用に山・jえない。すなわ
ち、第4図(a)に1−電圧降下と1胆方同′−流密度
との順方向特性の概略を示すように、小−流域ではショ
ットキ接合で定まるダイオード%性ムを示すが、電流が
増加すると直列抵抗によりBの如く特性が曲がシ、続い
て点@Cのように111電圧降下が激増する。前述のよ
うに耐圧を確保するため抵抗率ρを1042z以上の高
い値にとれば、実用的な動作電流密度50〜500クー
の範囲ではダイオード特性はこの点llMCの領域にあ
り、順電圧降下がivから数十7以上となってまったく
使用に耐えない。本発明では、低不純物嬢度層2の直列
抵抗含金属電極3からの正孔注入によシ伝害It変調し
て亀4図(&)の曲縁りに示すような順電圧降下の低い
状態を実塊する。このためには、・572図に示す正孔
に対する電位障壁Φhtある程度小さくとる必要がある
。電流密度が高い領域ではこの電位障壁Φhを越え得る
正孔量に限度があることによって特性が定まり、第4図
e)の領域Eの如ダ飽和傾向を生じて順電圧降下が増加
する。上記電位障壁Φhが大きいときはこの領域が実用
的な電流密度範囲内で発生するようになシ、好ましくな
い。なお、第4図(a) において横軸の順電圧降下、
縦軸の11方向電流密度は共に対数目盛の場合を示して
いる。
輔4図(至)に示す実線は上記電位障壁Φhに対する!
!11を圧降下の値を求めたものであって、Φh〉0.
48Vの範囲ではΦh會越え得る正孔量が少ないため、
伝導度肇調が不足で順電圧降下が急増する。
したがって、電位障壁Φhは0.40V以下に設定する
。なお、同図は電流密度300リ−における値であるが
、実用的な電流密度範囲50〜500ム、4で特性の傾
向は変わらない。
このように本発明のショットキ整流ダイオードは、正孔
による伝導度変調を利用する九め、従来のショットキ整
流ダイオードとけ異なり、正孔蓄積時間を考慮する必要
がある。これは正孔に対する電位障壁Φhが小さいほど
大きい値となり、絽4図(ト)の点線で示すように、Φ
h<0.1θVでは急激に増大する。したがって、高速
性を維持するためには#hO値を0.1・7以上にとる
必要がある。
以上によって、正孔に対する電位障壁Φhの範囲W(第
4図に)参照)が限定される。なお、この電位障壁Φh
の異なる複数の金属電極を低不純物濃度層上に並置して
設けることも可能である。そのと亀はいずれのΦhの値
も前記範囲内にあるものとする。
また、低不純物濃度の厚さに関して、正孔蓄積量はその
電位障壁Φhの値の他に、低不純物嬢度層2の厚さtK
も依存する。この厚さtが増加すると正孔蓄積時間も増
大するが、第5図に示す如<、1>20μ罵の領域で増
大が急激になる。本発明のダイオードを高速動作させる
ためには、t〈20μ屡の範囲に設定す・る。なお、従
来のダイオードより高耐圧の特性を得るためにはt>5
μm と□する必要のあることは上述し九とおりである
。第5図において、符号Xは厚さtの許容範囲を示して
いる。
次に、本発明によるショットキ整流グイスートの具体的
な実施例を第6図を参照して説明する。
半導体基板11として抵抗率0,01Ω譚、厚さ280
μ肩のn形シリコンウェハを用いた。その表面上に20
〜30Ω譚のn形エビタキクヤル層12を15μmの厚
さに堆積する。続いてガードリンク13を形成するため
、硼素を深さ0.5μm1表間濃度5X 10”am”
に拡散する。次にメサエッチング加工により10μ諺の
深さにメサ周辺部14を形成し、続いて酸素中で熱処理
してメサ周辺部14を0.6μ肩の酸化[15で被覆す
る。このとき、ガードリング13は深さ1.5μ篤、表
面鎖度xxto’9石1程度に拡散させる。続くショッ
トキ接合電極1Bの形成は次の順序で行なう。初めに真
空中600℃で白金を1oool蒸着し、白金シリサイ
ドを形成する。シ曹ットキ接合はヒれとエピタキシャル
層12との間に形成される。次にこれを王水処理し、酸
化膜15の上の白金を除去する。続いてクロムを500
に、ニッケルを0.3μ簿、鋸を0.3μ風蒸着し、t
−t O,57All、a%EllI度1 x 10”
奮3程度に拡MLり後、アルζニウムを0.2fi肩、
ニッケル全0.5μm蒸着して構成した。なお、シ膳ッ
トキ接合は缶属として白金あるいは白金シリサイドの他
に、パラジウム、パラジウムシリサイド等でも良好な結
果が得られる。
このようにして得られたショットキ整流ダイオードの逆
方向特性はaI7図のようになり、耐圧220〜230
7.許容接合温度(Tj)125℃程iが可能である。
なお、第6図に示したダイオードの有効面積は16−で
ある。第8図は本発明によるショットキ整流グイスート
の逆回復特性を示す。
測定は30ムの順電流を通電した後、減少$50%sで
電流工を降下させて行なった。この条件下での逆回復時
間は50nsec、最大逆電流は1.3Aとなシ、従来
の低耐圧ショットキ整流ダイオードと同郷の高速特性を
示した。第8図において符号工。
は電流値のゼロレベルを示している。なお、本発明によ
るショットキ整流ダイオードの順方向電圧降下は電流値
30ムで0.82V、100ムで0.95vとなり、通
常のPn接合ダイオードより多少小さい値であった。
なお、上述の実施例では半導体基板としてシリコンを用
いた場合について示したが、半導体基板としてはシリコ
ンの他にガリウム・砒素等を用いても同様の効果が得ら
れること祉いうまでもない。
以上述べた如く本発明のショットキ整流ダイオードによ
れば、高速逆回復特性を保ちながら逆耐圧を200v以
上にとる仁とができ、この種装置の特性向上に多大のす
ぐれた効果を奏することができる。
【図面の簡単な説明】
第1図は従来および本発明のショットキ整流ダイオード
の基本構造を説明するための断面図、第2図#−tMI
図におけるダイオードのエネルギー準位を示す図、83
図は本発明にょるショットキ整流ダイオードの逆耐圧の
抵抗率依存性を示す特性図、第4図(1)は同じく順電
圧降下と順方向電流密度との概略な示す順方向特性図、
第4図G)は正孔に対する電位障壁Φhと順電圧降下お
よび正札蓄積時間の関係を示す特性図、第5図は低不純
物一度層の厚さLと正孔蓄積時間との関係を示す特性図
、第6図は本発明によるショットキ整流グイスートの具
体的な一実施例を示す断面図、第71:?1は第6図の
ダイオードで得られた接合温度Tjに対する逆耐圧と順
方向電流との関係を示す特性図、第8図は同じく第6図
のダイオードにて得られた属電極(金属層)。 特許出願人   日本1を信電話公社 代理人  山川政樹 顎蓄司 2

Claims (1)

    【特許請求の範囲】
  1. n形の半導体基板上に該基板と同一導電形の半導体層を
    形成し、この半導体層の表面上に金属層を付してショッ
    トキ接合を形成した構造のダイオードにおいて、順方向
    動作時に前記金属層から前記半導体層に、誼半導体層を
    伝導度変調するに十分な量の正孔が注入されるようにシ
    璽ットキ接金障壁値を設定したことを特徴とするダイオ
    ード。
JP57004301A 1981-09-11 1982-01-14 ダイオ−ド Pending JPS58122782A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57004301A JPS58122782A (ja) 1982-01-14 1982-01-14 ダイオ−ド
DE8282108373T DE3279779D1 (en) 1981-09-11 1982-09-10 Low-loss and high-speed diodes
EP82108373A EP0074642B1 (en) 1981-09-11 1982-09-10 Low-loss and high-speed diodes
CA000411227A CA1189634A (en) 1981-09-11 1982-09-10 Low-loss and high-speed diodes
US06/936,949 US4720734A (en) 1981-09-11 1986-12-01 Low loss and high speed diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004301A JPS58122782A (ja) 1982-01-14 1982-01-14 ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS58122782A true JPS58122782A (ja) 1983-07-21

Family

ID=11580684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004301A Pending JPS58122782A (ja) 1981-09-11 1982-01-14 ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS58122782A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002345242A (ja) * 2001-05-14 2002-11-29 Shindengen Electric Mfg Co Ltd ワールドワイド電源
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002345242A (ja) * 2001-05-14 2002-11-29 Shindengen Electric Mfg Co Ltd ワールドワイド電源
JP2005033130A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7851881B1 (en) Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7276771B2 (en) Diode and method for manufacturing the same
US5804482A (en) Method for producing a semiconductor device having a semiconductor layer of SiC
US4607270A (en) Schottky barrier diode with guard ring
US20040031971A1 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JPS61287266A (ja) 半導体デバイス
EP0074642B1 (en) Low-loss and high-speed diodes
CN216413089U (zh) 垂直导电电子功率器件及电子器件
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
JP2004519100A (ja) バイポーラダイオード
US6707131B2 (en) Semiconductor device and manufacturing method for the same
CN216597600U (zh) 电子器件
JPS58122782A (ja) ダイオ−ド
WO2000016408A1 (en) Semiconductor device and its manufacturing method
US11233158B2 (en) Semiconductor power device and method for manufacture
JP3468571B2 (ja) 半導体装置
CN107251230B (zh) 用于制造宽带隙结势垒肖特基二极管的方法
JP2934606B2 (ja) 半導体装置
EP0064614B1 (en) Improved emitter structure for semiconductor devices
US4514898A (en) Method of making a self protected thyristor
JP3067034B2 (ja) ショットキーバリア半導体装置
EP0106044A2 (en) Space charge modulating semiconductor device and circuit comprising it
KR101615304B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP5077508B2 (ja) 半導体装置およびその製造方法
JPH07221327A (ja) 半導体装置