JPS58127991A - アクテイブマトリクス型画像表示装置 - Google Patents
アクテイブマトリクス型画像表示装置Info
- Publication number
- JPS58127991A JPS58127991A JP1076282A JP1076282A JPS58127991A JP S58127991 A JPS58127991 A JP S58127991A JP 1076282 A JP1076282 A JP 1076282A JP 1076282 A JP1076282 A JP 1076282A JP S58127991 A JPS58127991 A JP S58127991A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- scan electrode
- transistor
- electrode line
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアクティブマ） ＩＪクス型両画像表示装置お
いて、テレビジョン信号等を表示する場合に、アクティ
ブマトリクス表示画素に画像信号を印加するための表示
駆動回路に関する。
いて、テレビジョン信号等を表示する場合に、アクティ
ブマトリクス表示画素に画像信号を印加するための表示
駆動回路に関する。
アクティブマトリクス型画像表示装置とは、画面を縦横
方向にそれぞれ細分化された画素で構成され、各画素に
電気スイッチ素子が形成され、表示駆動回路にて各画素
に対応した表示画像情報が印加されることにより各画素
に配設された電気光学物質が光シヤツター作用を行ない
、画像を表示する。電気光学物質としては、液晶、エレ
クトロクロミック物質、強誘電性物質等がある。本発明
は、表示駆動回路に関するもので、いずれの電気光学物
質についても同等に有効であるので、以下においては液
晶を例として説明を行なう。
方向にそれぞれ細分化された画素で構成され、各画素に
電気スイッチ素子が形成され、表示駆動回路にて各画素
に対応した表示画像情報が印加されることにより各画素
に配設された電気光学物質が光シヤツター作用を行ない
、画像を表示する。電気光学物質としては、液晶、エレ
クトロクロミック物質、強誘電性物質等がある。本発明
は、表示駆動回路に関するもので、いずれの電気光学物
質についても同等に有効であるので、以下においては液
晶を例として説明を行なう。
第１図に液晶材料を用いた場合の従来のアクティブマト
リクス画像表示装置を示す。第１図の入力端にビデオ信
号を入力する。１はビデオ信号増幅部でありビデオ信号
を増幅して液晶駆動に充分な電圧とする。２は同期分離
制御部であシ、ビデオ信号に含まれる同期信号を分離し
て走査電極駆動部４、データ電極駆動部３に垂直、水平
の同期信号をそれぞれ印加し、それぞれの駆動部のタイ
ミング制御を行なう。Ｔは各画素の液晶層、６は記憶用
コンデンサー、５は各画素への電圧印加を制御する画素
スイッチトランジスタである。第２図は走査電極に印加
する駆動波形である。第２図に於て８はビデオ信号波形
で期間ＴＶは垂直同期信号期間、Ｔは水平期間、ＴＨは
水平同期信号期間である。１１は走査電極駆動部４から
走査電極へ印加される波形のタイミングを示す。
リクス画像表示装置を示す。第１図の入力端にビデオ信
号を入力する。１はビデオ信号増幅部でありビデオ信号
を増幅して液晶駆動に充分な電圧とする。２は同期分離
制御部であシ、ビデオ信号に含まれる同期信号を分離し
て走査電極駆動部４、データ電極駆動部３に垂直、水平
の同期信号をそれぞれ印加し、それぞれの駆動部のタイ
ミング制御を行なう。Ｔは各画素の液晶層、６は記憶用
コンデンサー、５は各画素への電圧印加を制御する画素
スイッチトランジスタである。第２図は走査電極に印加
する駆動波形である。第２図に於て８はビデオ信号波形
で期間ＴＶは垂直同期信号期間、Ｔは水平期間、ＴＨは
水平同期信号期間である。１１は走査電極駆動部４から
走査電極へ印加される波形のタイミングを示す。
第３図は従来の走査電極駆動部の具体的な回路図である
。回路はシフトレジスタ１４で構成され１３は転送りロ
ック、１２はレジスタ入カスタードパルスを入力する端
子である。各走査電極の駆動波形の一部が１１である。
。回路はシフトレジスタ１４で構成され１３は転送りロ
ック、１２はレジスタ入カスタードパルスを入力する端
子である。各走査電極の駆動波形の一部が１１である。
第３図の端子１２に走査電極群の１本を選択するための
スタートパルス１０を印加し、転送りロック端子１３に
９の波形を入力すれば、第２図１１に示すような波形が
各シフトレジスタの出力１５，１６．１７に生じる。こ
の波形は走査電極に接続され各画素毎に設けられたスイ
ッチ用トランジスタをオン、オフする。すなわち最初に
表示画面の最上段の横一列のスイッチ用トランジスタ群
がすべてオンし、同期してデータ電極駆動部３からの信
号を画素の記憶用コンデンサー６に伝え、横一列のすべ
ての画素の記憶用コンデンサーが充電されたのちオフさ
れ、その下の横一列のスイッチ用トランジスタ群をオン
して同様の、駆動を行ない画像を表示する。
スタートパルス１０を印加し、転送りロック端子１３に
９の波形を入力すれば、第２図１１に示すような波形が
各シフトレジスタの出力１５，１６．１７に生じる。こ
の波形は走査電極に接続され各画素毎に設けられたスイ
ッチ用トランジスタをオン、オフする。すなわち最初に
表示画面の最上段の横一列のスイッチ用トランジスタ群
がすべてオンし、同期してデータ電極駆動部３からの信
号を画素の記憶用コンデンサー６に伝え、横一列のすべ
ての画素の記憶用コンデンサーが充電されたのちオフさ
れ、その下の横一列のスイッチ用トランジスタ群をオン
して同様の、駆動を行ない画像を表示する。
この駆動を行なう走査電極駆動部４は、表示パネルから
の引出し線を減少させる目的で、表示画面のスイッチ用
トランジスタを形成する時に同時に同一基板上に形成さ
れる。走査電極駆動部４のシフトレジスタ１段は通常１
６個のトランジスタで形成される。従って走査電極線を
２００本とすると走査電極駆動部全体では１６ｘ２００
＝３２００個のトランジスタが必要である。約４０００
０個ある表示画素のスイッチ用トランジスタは、数十個
の不良が許されるが、ここで述べる走査電極駆動部４の
中に不良トランジスタが存在すると、不良数が１であっ
ても波形が次段のシフトレジスタに伝達されないので、
第２図の波形１１が途中でとさ゛れてしまい、走査電極
線が正しく駆動されず、従って正しい表示が得られない
。すなわち不良トランジスタのちるシフトレジスタに接
続された走査電極線以降の走査電極線には信号波形が印
加されないので、それらの走査電極線に接続された画素
スイッチ用トランジスタがオン状態とならないので表示
は黒を示し、画像表示が行なえない。この理由により走
査電極駆動部４の中の不良トランジスタ数は零でなけれ
ばならない。しかし表示パネル形成時に同時に表示パネ
ル上に形成する走査電極駆動部４のトランジスタの不良
率が零である確率が非常に小さい（約数チ）ことが、表
示パネルの歩留まりを低下させ従って表示パネルコスト
を高いものにしている。
の引出し線を減少させる目的で、表示画面のスイッチ用
トランジスタを形成する時に同時に同一基板上に形成さ
れる。走査電極駆動部４のシフトレジスタ１段は通常１
６個のトランジスタで形成される。従って走査電極線を
２００本とすると走査電極駆動部全体では１６ｘ２００
＝３２００個のトランジスタが必要である。約４０００
０個ある表示画素のスイッチ用トランジスタは、数十個
の不良が許されるが、ここで述べる走査電極駆動部４の
中に不良トランジスタが存在すると、不良数が１であっ
ても波形が次段のシフトレジスタに伝達されないので、
第２図の波形１１が途中でとさ゛れてしまい、走査電極
線が正しく駆動されず、従って正しい表示が得られない
。すなわち不良トランジスタのちるシフトレジスタに接
続された走査電極線以降の走査電極線には信号波形が印
加されないので、それらの走査電極線に接続された画素
スイッチ用トランジスタがオン状態とならないので表示
は黒を示し、画像表示が行なえない。この理由により走
査電極駆動部４の中の不良トランジスタ数は零でなけれ
ばならない。しかし表示パネル形成時に同時に表示パネ
ル上に形成する走査電極駆動部４のトランジスタの不良
率が零である確率が非常に小さい（約数チ）ことが、表
示パネルの歩留まりを低下させ従って表示パネルコスト
を高いものにしている。
本発明は、上述の欠点を除去すべくなされたもので、走
査電極駆動部４がマトリクススイッチで構成されること
を特徴とし、トランジスタネ門率の小さい表示パネルを
実現し、安価で信頼性の高いアクティブマトリクス型画
家表示装置を提供するものである。
査電極駆動部４がマトリクススイッチで構成されること
を特徴とし、トランジスタネ門率の小さい表示パネルを
実現し、安価で信頼性の高いアクティブマトリクス型画
家表示装置を提供するものである。
以下に図面を用いて本発明の詳細な説明する。
第４図は本発明の一実施例である。１８−１〜１８−、
ｎＸｍは走査電極線２０の各々２０−１〜２０− ｎ
Ｘ ｍにそれぞれ１個ずつ配設されたマトリクススイッ
チである。１９−１〜１９−ｎＸｍは各走査電極線２０
−１をプルダウンするための抵抗である。ｍ個のマトリ
クススイッチのソースは共通に接続し、ブロック化した
。例えば、第４図の走査データ線ＳＤＩはマトリクスス
イッチ１８−１〜１８−〇のソースに接続され、走査デ
ータ線ＳＤ’２はマトリクススイッチ１８− （ｎ 十
１）〜１Ｂ−２ｎのソースに接続しである。一方走査ゲ
ート線ＳＧは、ソース共通化にてブロック化されたマト
リクススイッチのゲートをブロックの一定の位置関係に
あるゲートを１つずつ選択しで接続した。たとえば走査
ゲート線ＳＧ１はマトリクススイッチ１８−１．１８−
（ｎ＋１）、１Ｂ−（２ｎ＋１＞、・・・、１ Ｂ −
（ｍＸ ｎ−ｎ＋１）のゲートに接続され、走査ゲート
１ｓＳ０２はマトリクススイッチ１８−２．１８−（ｎ
＋２ ）、１ Ｂ （２ｎ ＋ ２ ） 、・・・
、１８−’（ａｍ−１） Ｘｎ＋２）のゲートに接続さ
れている。上述のように接続された走査データ線ＳＤｉ
および走査ゲート線ＳＧｉを用いることにより、任意の
マトリクススイッチを選択し、選択されたマトリクスス
イッチのドレインに接続された走査電極線２０を選択状
態とすることが可能となる。詳細を第５図のタイミング
図を用いて述べる。ここで第５図の波形の高位側が非選
択状態、低位側が選択状態である。
ｎＸｍは走査電極線２０の各々２０−１〜２０− ｎ
Ｘ ｍにそれぞれ１個ずつ配設されたマトリクススイッ
チである。１９−１〜１９−ｎＸｍは各走査電極線２０
−１をプルダウンするための抵抗である。ｍ個のマトリ
クススイッチのソースは共通に接続し、ブロック化した
。例えば、第４図の走査データ線ＳＤＩはマトリクスス
イッチ１８−１〜１８−〇のソースに接続され、走査デ
ータ線ＳＤ’２はマトリクススイッチ１８− （ｎ 十
１）〜１Ｂ−２ｎのソースに接続しである。一方走査ゲ
ート線ＳＧは、ソース共通化にてブロック化されたマト
リクススイッチのゲートをブロックの一定の位置関係に
あるゲートを１つずつ選択しで接続した。たとえば走査
ゲート線ＳＧ１はマトリクススイッチ１８−１．１８−
（ｎ＋１）、１Ｂ−（２ｎ＋１＞、・・・、１ Ｂ −
（ｍＸ ｎ−ｎ＋１）のゲートに接続され、走査ゲート
１ｓＳ０２はマトリクススイッチ１８−２．１８−（ｎ
＋２ ）、１ Ｂ （２ｎ ＋ ２ ） 、・・・
、１８−’（ａｍ−１） Ｘｎ＋２）のゲートに接続さ
れている。上述のように接続された走査データ線ＳＤｉ
および走査ゲート線ＳＧｉを用いることにより、任意の
マトリクススイッチを選択し、選択されたマトリクスス
イッチのドレインに接続された走査電極線２０を選択状
態とすることが可能となる。詳細を第５図のタイミング
図を用いて述べる。ここで第５図の波形の高位側が非選
択状態、低位側が選択状態である。
第５図において、■ は垂直同期信号、ｙｎｃ
８）’ｎｅは水平同期信号である。各走査ゲート線ＳＧ
ｉの波形をＳ Ｇ ｉ’で、走査データ線ｓＤｉの波形
をＳ Ｄ ｉ’でそれぞれ示す（こ＼でｉ、ｉ’＝１゜
２．３・・・ｎ）。また２ Ｇ −ｉ’は第４図の走査
を極線２ Ｑ −ｉの波形を示す。まず、垂直同期信号
と同期して電圧波形５Ｄｉ４ＳＧｉ’を各走査データ線
、走査ゲート線に印加する。最初に波形Ｓ Ｄ Ｉ’が
アクティブとなり、マトリクススイッチ１８−１〜１８
−ｎのソースにアクティブ信号が印加される。第５図の
下部に示す区間１においては、走査ゲート線５ＧｉＯ中
でＳＧ１のみがアクティブである。すると走査ゲート線
ＳＧ１にゲートが接続されたマトリクススイッチ１８
１．１８−（ｎ＋１ ） 、 １ Ｂ −（２ｎ＋１
） 、・・・・・・・・１８−（（ｍ−１） Ｘ ｎ
＋ １がオン状態となる。オン状態のマトリクススイッ
チは、それらのソースに印加された信号をドレイン、本
発明では走査電極線２〇−１に伝達する。オン状態のマ
トリクススイッチの中で１８−１’のソースにのみアク
ティブ信号が印加されており、他のオン状態のマトリク
ススイッチのソースには非アクテイブ信号が印加されて
いる。従ってオン状態のマトリクススイッチのドレイ／
に接続された各走査電極線２０−１．２０−（ｍ＋１）
、２０ （２ｍ＋１）、・・・・・・１０−（（ｎ−
１）Ｘｍ＋１）の中のマトリクススイッチ１８−１に接
続された２０−１のみが選択状態となる。つぎに時間区
間２では走査データ線ＳＤＩに選択信号が印加され続け
るが、走査ゲート線ＳＧｉはＳＧ１に非選択信号が、Ｓ
０２に選択信号が印加されるので、時間区間１と同様の
原理により走査電極線２０−１の２０−２のみが選択状
態となる。走査データ線ＳＤＩを選択状態として走査ゲ
ート線ＳＧ３．ＳＧ４．・・・・・・、ＳＧｎと選択状
態が変化することにより選択状態の走査電極線２０−１
が２０−３．２０−４．・・・・・・、２０−ｎと移動
する。つぎに走査データ線ＳＤｉの選択状態がＳＤＩか
らＳＤ２に変化する。走査ゲート線ＳＧｉがＳＧ１．Ｓ
Ｇ２．ＳＧｎと選択状態になるに従い、走査電極線２０
− ｉが２０− （ｎ ＋１ ） 、、２ Ｇ −（ｎ
＋２ ） 、・・・・・・、２Ｏ−（２ｎ）と順次選択
状態となる。同様にして走査電極線２０−１の２０
（２ｎ＋１）、２Ｏ−（２ｎ十２）、・・・・・・２
Ｇ −（ｎ Ｘ ｍ ）とつぎつぎに選択状態となる。
ｉの波形をＳ Ｇ ｉ’で、走査データ線ｓＤｉの波形
をＳ Ｄ ｉ’でそれぞれ示す（こ＼でｉ、ｉ’＝１゜
２．３・・・ｎ）。また２ Ｇ −ｉ’は第４図の走査
を極線２ Ｑ −ｉの波形を示す。まず、垂直同期信号
と同期して電圧波形５Ｄｉ４ＳＧｉ’を各走査データ線
、走査ゲート線に印加する。最初に波形Ｓ Ｄ Ｉ’が
アクティブとなり、マトリクススイッチ１８−１〜１８
−ｎのソースにアクティブ信号が印加される。第５図の
下部に示す区間１においては、走査ゲート線５ＧｉＯ中
でＳＧ１のみがアクティブである。すると走査ゲート線
ＳＧ１にゲートが接続されたマトリクススイッチ１８
１．１８−（ｎ＋１ ） 、 １ Ｂ −（２ｎ＋１
） 、・・・・・・・・１８−（（ｍ−１） Ｘ ｎ
＋ １がオン状態となる。オン状態のマトリクススイッ
チは、それらのソースに印加された信号をドレイン、本
発明では走査電極線２〇−１に伝達する。オン状態のマ
トリクススイッチの中で１８−１’のソースにのみアク
ティブ信号が印加されており、他のオン状態のマトリク
ススイッチのソースには非アクテイブ信号が印加されて
いる。従ってオン状態のマトリクススイッチのドレイ／
に接続された各走査電極線２０−１．２０−（ｍ＋１）
、２０ （２ｍ＋１）、・・・・・・１０−（（ｎ−
１）Ｘｍ＋１）の中のマトリクススイッチ１８−１に接
続された２０−１のみが選択状態となる。つぎに時間区
間２では走査データ線ＳＤＩに選択信号が印加され続け
るが、走査ゲート線ＳＧｉはＳＧ１に非選択信号が、Ｓ
０２に選択信号が印加されるので、時間区間１と同様の
原理により走査電極線２０−１の２０−２のみが選択状
態となる。走査データ線ＳＤＩを選択状態として走査ゲ
ート線ＳＧ３．ＳＧ４．・・・・・・、ＳＧｎと選択状
態が変化することにより選択状態の走査電極線２０−１
が２０−３．２０−４．・・・・・・、２０−ｎと移動
する。つぎに走査データ線ＳＤｉの選択状態がＳＤＩか
らＳＤ２に変化する。走査ゲート線ＳＧｉがＳＧ１．Ｓ
Ｇ２．ＳＧｎと選択状態になるに従い、走査電極線２０
− ｉが２０− （ｎ ＋１ ） 、、２ Ｇ −（ｎ
＋２ ） 、・・・・・・、２Ｏ−（２ｎ）と順次選択
状態となる。同様にして走査電極線２０−１の２０
（２ｎ＋１）、２Ｏ−（２ｎ十２）、・・・・・・２
Ｇ −（ｎ Ｘ ｍ ）とつぎつぎに選択状態となる。
すなわち本発明の回路は、走査電極線２０−１の″順次
走査を可能とする。なお選択状態の走査電極線２０−１
を１本とするためＴＶ信号の水平同期信号期間はすべて
の走査ゲート線ＳＧを非選択状態とすることにより走査
電極線２０−１を非選択状態としている。第４図におい
て１９−４をプルダウン抵抗としたがプルアップ抵抗を
用いることも可能である。プルターラン抵抗を用いた方
が消費電力が有利である。またマトリクススイッチの極
性はＰチャンネルに限定されるものでもない。これらの
抵抗はなくても可能であるがある方がより効果的である
。
走査を可能とする。なお選択状態の走査電極線２０−１
を１本とするためＴＶ信号の水平同期信号期間はすべて
の走査ゲート線ＳＧを非選択状態とすることにより走査
電極線２０−１を非選択状態としている。第４図におい
て１９−４をプルダウン抵抗としたがプルアップ抵抗を
用いることも可能である。プルターラン抵抗を用いた方
が消費電力が有利である。またマトリクススイッチの極
性はＰチャンネルに限定されるものでもない。これらの
抵抗はなくても可能であるがある方がより効果的である
。
第６図は、第４図の走査ゲート線ＳＧＩ〜ＳＧｎおよび
走査データ線ＳＤ１〜ＳＤｍに印加する波形を形成する
だめの制御回路の一例である。２１はＪＫクリップフロ
ップであり垂直同期信号ｖ８ｙｎｃ、水平同期信号Ｈｃ
を用いてシフトレジスｙｎ り２２．２３のスタートパルスを形成する役割シを有す
。シフトレジスタ２２は走査ゲート線の印加パルス形成
、シフトレジスタ２３は走査データ線の印加パルス形成
をそれぞれ行なう。
走査データ線ＳＤ１〜ＳＤｍに印加する波形を形成する
だめの制御回路の一例である。２１はＪＫクリップフロ
ップであり垂直同期信号ｖ８ｙｎｃ、水平同期信号Ｈｃ
を用いてシフトレジスｙｎ り２２．２３のスタートパルスを形成する役割シを有す
。シフトレジスタ２２は走査ゲート線の印加パルス形成
、シフトレジスタ２３は走査データ線の印加パルス形成
をそれぞれ行なう。
本実施例においては、ｎ＝ｍ＝１５として２２５本の走
査電極線を駆動した。ｎ＝ｍの場合に、走査ゲート線Ｓ
Ｇｊと走査データ線ＳＤｉの本数が最小となる。この事
象およびテレビ電波規格である１フイールド中の有効水
平走査線２４０本を考慮して走査電極線数を２２５本と
した。
査電極線を駆動した。ｎ＝ｍの場合に、走査ゲート線Ｓ
Ｇｊと走査データ線ＳＤｉの本数が最小となる。この事
象およびテレビ電波規格である１フイールド中の有効水
平走査線２４０本を考慮して走査電極線数を２２５本と
した。
本発明で述べたマトリクススイッチ用トランジスタは表
示画素のスイッチトランジスタと同一チャンネル極性（
本実施例ではＰチャンネル）とすると、形成プロセスが
簡単となる。本発明のマトリックススイッチで構成され
た走査電極駆動部はトランジスター数が従来方式の１６
分の１であることに起因して、高歩留まりを有した。
示画素のスイッチトランジスタと同一チャンネル極性（
本実施例ではＰチャンネル）とすると、形成プロセスが
簡単となる。本発明のマトリックススイッチで構成され
た走査電極駆動部はトランジスター数が従来方式の１６
分の１であることに起因して、高歩留まりを有した。
以ト述べたように、本発明は、高歩留りの表示パネルを
実現し、安価で信頼性の高いアクティブマトリクス型画
像表示装置を提供するものである。
実現し、安価で信頼性の高いアクティブマトリクス型画
像表示装置を提供するものである。
第１図は従来のアクティブマトリクス型画像表示装置の
構成図。第２図は一般の走査電極線駆動波形図。第３図
は従来の走査電極線駆動回路図。 第４図は本発明による走査電極線駆動回路の構成図。第
５図は本発明による走査電極線、駆動回路に印加する信
号波形図。第６図は本発明の信号波形を形成する回路図
である。 １・・・ビデオ信号増幅部、２・・・同期分離制御部、
３・・・データ電極駆動部、４・・・走査電極駆動部、
５・・・画素スイッチトランジスタ、６・・・記憶用コ
ンデンサ、７・・・液晶層、８・・・ビデオ信号波形、
９・・・転送りロック、１１・・・走査電極駆動波形、
１４・・・シフトレジスタ、１Ｂ−４・・マトリクスス
イッチ、１９−１・・・プルダウン抵抗、２０−ｉ・・
・走査電極線、５Ｇ−ｉ・・・走査ゲート線、５Ｄ−４
・・・走査データ線、５Ｇ−ｉ’・・・走査ゲート線信
号波形、ｓＤｓ／・・・走査データ線信号波形、２０−
ｒ・・・走査電極線信号波形、２１・・・ＪＫフリップ
プロップ、２２．２３・・・シフトレジスタ。 第４図
構成図。第２図は一般の走査電極線駆動波形図。第３図
は従来の走査電極線駆動回路図。 第４図は本発明による走査電極線駆動回路の構成図。第
５図は本発明による走査電極線、駆動回路に印加する信
号波形図。第６図は本発明の信号波形を形成する回路図
である。 １・・・ビデオ信号増幅部、２・・・同期分離制御部、
３・・・データ電極駆動部、４・・・走査電極駆動部、
５・・・画素スイッチトランジスタ、６・・・記憶用コ
ンデンサ、７・・・液晶層、８・・・ビデオ信号波形、
９・・・転送りロック、１１・・・走査電極駆動波形、
１４・・・シフトレジスタ、１Ｂ−４・・マトリクスス
イッチ、１９−１・・・プルダウン抵抗、２０−ｉ・・
・走査電極線、５Ｇ−ｉ・・・走査ゲート線、５Ｄ−４
・・・走査データ線、５Ｇ−ｉ’・・・走査ゲート線信
号波形、ｓＤｓ／・・・走査データ線信号波形、２０−
ｒ・・・走査電極線信号波形、２１・・・ＪＫフリップ
プロップ、２２．２３・・・シフトレジスタ。 第４図
Claims (1)
- マトリクス状に形成された画素毎に画素スイッチトラン
ジスタ、記憶コンデンサー、電気光学物質を設け、横方
向の画素スイッチトランジスタのゲート同志を接続した
走査電極線群および走査電極線群に印加する信号波形を
形成する走査電極駆動部、縦方向の画素スイッチトラン
ジスタのソース同志を接続したデータ電極線群およびデ
ータ電極線群に印加する信号波形を形成するデータ電極
駆動部、走査電極駆動部およびデータ電極駆動部を制御
する同期分離制御部から成るアクティブマトリクス型画
像表示装置において、走査電極駆動部は、各走査電極線
毎にスイッチ用トランジスタを設け、該トランジスタの
ドレインは走査電極と接続し、該トランジスタのうちの
いくつかをソー不が共通に接続された複数個の第１のブ
ロックを形成し、さらに前記複数個のブロックの内の中
から少なくとも１つのトランジスタのゲート同志を接続
した第２のブロックを複数個形成したマ） ＩＪＪクス
イッチを構成したことを特徴とするアクティブマトリク
ス型画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076282A JPS58127991A (ja) | 1982-01-26 | 1982-01-26 | アクテイブマトリクス型画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076282A JPS58127991A (ja) | 1982-01-26 | 1982-01-26 | アクテイブマトリクス型画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127991A true JPS58127991A (ja) | 1983-07-30 |
Family
ID=11759334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076282A Pending JPS58127991A (ja) | 1982-01-26 | 1982-01-26 | アクテイブマトリクス型画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127991A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148893A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | ドライバ−内蔵アクテイブマトリクスパネル |
| JPS61126595A (ja) * | 1984-11-26 | 1986-06-14 | キヤノン株式会社 | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 |
| JPS6215599A (ja) * | 1985-07-15 | 1987-01-23 | 株式会社日立製作所 | アクチブマトリクス方式表示装置の走査回路 |
| US20140035890A1 (en) * | 2012-07-31 | 2014-02-06 | Sony Corporation | Display device, driving circuit, and electronic apparatus |
-
1982
- 1982-01-26 JP JP1076282A patent/JPS58127991A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148893A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | ドライバ−内蔵アクテイブマトリクスパネル |
| JPS61126595A (ja) * | 1984-11-26 | 1986-06-14 | キヤノン株式会社 | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 |
| JPH0514915B2 (ja) * | 1984-11-26 | 1993-02-26 | Canon Kk | |
| JPS6215599A (ja) * | 1985-07-15 | 1987-01-23 | 株式会社日立製作所 | アクチブマトリクス方式表示装置の走査回路 |
| US20140035890A1 (en) * | 2012-07-31 | 2014-02-06 | Sony Corporation | Display device, driving circuit, and electronic apparatus |
| CN103578423A (zh) * | 2012-07-31 | 2014-02-12 | 索尼公司 | 显示装置、驱动电路和电子设备 |
| JP2014029438A (ja) * | 2012-07-31 | 2014-02-13 | Sony Corp | 表示装置、駆動回路、および電子機器 |
| US10043431B2 (en) * | 2012-07-31 | 2018-08-07 | Sony Corporation | Display device and electronic apparatus |
| US10504396B2 (en) | 2012-07-31 | 2019-12-10 | Sony Corporation | Display device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128729B1 (ko) | 매트릭스 표시 장치 | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| US5648793A (en) | Driving system for active matrix liquid crystal display | |
| JP4191408B2 (ja) | 液晶表示装置 | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| KR101030528B1 (ko) | 쉬프트 레지스터 및 이를 사용한 액정표시장치 | |
| US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| US5777591A (en) | Matrix display apparatus employing dual switching means and data signal line driving means | |
| US20070132698A1 (en) | Display apparatus | |
| JPH11327518A (ja) | 液晶表示装置 | |
| GB2223618A (en) | Display devices | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| WO1995034986A2 (en) | A liquid crystal display with a drive circuit | |
| EP1662472A2 (en) | Liquid crystal display device | |
| CA2055877C (en) | Liquid crystal apparatus and method of driving the same | |
| JPH10253987A (ja) | 液晶表示装置 | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JPS58127991A (ja) | アクテイブマトリクス型画像表示装置 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH0431371B2 (ja) |