JPS58114617A - 非直線増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的には非直線増幅器、４！に繰返し入力
信号振幅°を対数関数で増幅する対数増幅装置に関する
。

対数増幅器の如き非直線増幅器は、特に通信分野中特定
の測定機器において広く使用されている。

スペクトル解析器、サンプリンダ・オシロスコ−！、タ
イム・ドメイン・し７レクトメータ（ＴＤＫ）は電気的
又は光学的信号伝送線などの電気的又は光学的特性の測
定に用いられるが、これらは非直線増幅器を用いる主要
製品である。

従来の非直線増幅装置においては、入力信号線最初に非
直！Ｉ（例えば対数）伝達関数を有する回路で処理され
る。後段増幅器のダイナミック・レンジには制限がある
ので、大振幅入力信号は入力回路の対数伝達特性によル
順次圧縮して増幅装置全体の見掛けのダイナミック・レ
ンジを増加する。

ダイナミック・レンジは、微少信号レベルを増幅する直
線前置増幅器を用いて更に増加しうる。

しかし、かかる前置増幅器は大信号レベルを受ｆｊ入れ
ることができず、そのため全体のダイナンツク・レンジ
は制限される。

し九がって、本発明の目的は、メイナ建ツク・レンツが
改善された増幅器を提供するにある。

本発明の他の目的は、使用ダイナミック・レンツ内に増
幅器入力雑音レベル以下の入力信号が含まれる非直線増
幅器を提供するにある。

本発明の更に他の目的は、互いに反対の利得−信号レベ
ル特性を有する２つの非直線増幅器を縦続接続した対数
増幅器を提供するにある。

これらの本発明の目的、利点、構成及び動作は、以下の
説明及び図面よ）理解されるであろう。

Ｍ１図は、本発明による非直線増幅器全体を示す簡略ブ
ロック図である。本発明増幅器は、継１非直線増幅段（
転）、信号サンプリング回路（２）及び第２非直線増幅
段（ロ）を有する。第１増幅段（７）は、入力端子α→
よシ供給される繰返し入力信号電流を第２図に示す非直
線的な利得−信号レベル特性で増幅する。すなわち、第
１増幅段（２）は、入力緘音しベルＸｎｔ−含むＸ”　
！　Ｄ下の信号レベル範囲内で直線的な利得−信号レベ
ル特性を呈する。し７かし、増幅器（２）は、Ｘ８以上
の信号レベル範囲では対数的な利得−信号レベル特性を
呈する。第２図においては、水平軸は対数目盛シの入力
信号レベルを表わし、垂直軸は直線目盛択の出力信号を
表わす。

また、Ｙげ及びＹｌｍ。は、信号Ｘ＊及びＸ□８に対応
する第１増幅段（ト）の出力を示す、信号サンプリング
回路（２）は、繰返し入力信号をクロック端子−へ加え
られるサンプリング指令クロックの制御の下でサンプリ
ングする。、サンプリング・りａツクは、繰返し入力信
号の次々Ｏ異なる部分をサンプリングするか又は入力信
号の同一部分における複数のサンゾルをサンプリングし
Ｆ波して次の隣接部に送るように発生する。＃Ｉ２増幅
段α◆は、低入力信号レベルで線対数的利得特性を示す
が、高入力信号レベルでは直線的利得特性を示す。合成
出力信号は、出力端子に）よシ取出される。

醜ｌ及びｍ２増幅段（転）及びα◆の対数的利得特性と
直線的利得特性間の移行点は、出力端子（財）における
総合増幅出力が＃１３図に示すように所要の非直線的す
なわち完全に対数的利得特性を呈するように、互いに一
致しなければならない。入力雑音は通常ランダムすなわ
ちホワイト雑音であるｔ−ら、サンプリング回路（２）
の平滑作用によシかかる雑音は効果的に消去される。こ
れにより、雑音に鳳れた信号成分が検、出され、増幅器
全体の使用ダイミナツク・レンジが増幅入力雑音レベル
よシ下の入力信号まで含むように改善される。すなわち
、低信号レベルにおける第１増幅段（至）の利得特性が
１形であるので、アベレージング作用によシ雑音中Ｏ信
号が正確且つ容易に排除できる。

次に、謔ｌ増暢段（転）及び第２増幅段ａ→の１例をそ
れぞれ第４図及び第５１管参照して説明する拳第４図に
おいて、高入力インピーダンス非反転増幅器（２）が信
号源（２）からの入力信号電流を増幅するのに使用され
る。ショットキー障壁ダイオード（ハ）が増幅器（２）
の入力端とアース間に接続され、その両端に対数電圧が
生じるＯコンデンサ（２）、ダイオード軸、■及び抵抗
（ロ）、ＣＩＩを有する正帰還ループが増幅器四に接続
される。

静止状態では、ダイオード−は電流源（２）からの小電
流によシ順バイアスされ、ダイオード（２）、Ｃ１１も
電圧源Ｖ、　、　Ｖ、をｐＨＭすることによｈａバイア
スされる。電流源（２）は、ダイオード軸のインピーダ
ンスを決定する。ダイオード＠、（至）には、熱平衡の
ために等しい電流を流す。正帰還は、低信号レベルでの
増幅器輔の入力キャパシタンスを減少させる丸めに用い
られ、これによシ増幅器（２）の帯域幅を維持する。入
力信号が一定値例えば５０４Ｂを越えると、増幅器の帯
域はダイオード軸のインピーダンスで決まシ、非直線動
作中、帰還路のダイオード（ハ）は非導通となシ増幅器
の年来定性を避ける・その結果、増幅器全体は低入力レ
ベルでは直線的に、しかし高入力レベルでは対数的に動
作する。

第５図は、第２増幅段ａ◆の１例を示すブロック図であ
る。入力信号は、第１増幅段（２）よりサンプリング回
路（２）を経て端子−に加えられ、そζから直線増幅器
−に送られる。直線増幅器−の出力は、約５０　ｄＢ以
下のレベルで振幅制限し且つ比例的に分割するリミツメ
回路−に結合する。増幅器−の制限された出力の約半分
は対数増幅器１ｉ１に供給され、残シの半分は位相反転
されて遅延１Ｉ（２）を介して加算増幅器軸へ供給され
る。Ｕ（ツタ−からの出力は、対数増幅器−で増幅され
て加算増幅器−に供給される。加算増幅器軸は増幅器−
〇出力を位相反転し振幅制限され良信号を遅延Ｉ！−を
介して伝達された信号と加算し、その結果例えば５０−
Ｂ以下の増幅器出力信号の直線成分を差引く、更に、加
算増幅器軸は例えば５０１１１以上の信号成分を加算し
て１８３図に示す所望対数利得特性を得る・５１６図は
、本発明による非直線増幅装置の好適な１実施例を示す
詳細ブロック図である。ａｌｌ増幅段（２）は、第１増
幅器ｌｌ１１ｔ４、’Ｊｔツタ増幅器部輔、１２増幅器
部曽、加算増幅器軸及びドリフト補正増幅器−を有する
。予定の入力信号レベル例えば５０　ｄＢで直線から対
数伝達関数に円滑に移行させるため、第１増幅器部−に
５０ｄＢの上と下でそれぞれ直線及び対数伝達関数をも
たせ、リミッタ輪は５９ｄＢに下の入力信号レベルのみ
ｔｊｌ１２増幅器部−に送シ、そこで本実施例では例え
ば３５　ｄＢの上と下の入力レベルをそれぞれ直線的及
び対数的に増幅させる。このＴｊｉ線から対数増幅への
転換レベルは任意であって、必要とするダイナミック・
レンジに応じて変更しうる。第１増幅器部−１りミッタ
曽及び第２増幅器部員からの出力は、加算増幅器ＨＫよ
シ合成される。伝送ｌＩ−及び−は、例えば２．５　ｍ
−及び１．２５　ａｓの遅延時間をもつ同軸ケーブルで
あって、これらの入力信号の伝播遅延時間を整合した後
に合成するために使用される。

加算増幅器■は入力段に共通ペース・トランジスタを含
んでもよく、その場合、抵抗（転）２輪は遅延ａｍ、−
を七〇４Ｉ性インピーダンスで終端するのに用いられる
。後記のように、制御回路（至）は、ゼロ・レベル補正
スイッチ軸を制御するノ臂ルスを営め各種のノ中ルスを
発生する。かかる２＃ルスは各サンプリング動作に先立
って発生され、この補正ノ９ルスによシ増輻装置のゼロ
・レベルを確立する補） 正信号を１ｍｌ増幅器部−に加える。したがって、１１
４１増幅段（至）は、円滑な直線及び対数伝達関数をそ
の全ダイナミック・レンジ１Ｉｃ１つて示す。

信号サンプリング回路（２）は、ダイオード・ブリッジ
（２）、記憶コンデンサｑ◆及び緩衝増幅器（至）を有
する従来設計のものでよい、ダイオード・ツリツノｆａ
ｔ′ｉ、制御回路（へ）からのサンプリング指令パルス
の制御の下に瞬時信号レベルを抽出するため繰返し導通
する。１１１４２増幅段α→からの帰還信号は、ＤＣオ
フセットを排除するためにサンプリング回路（２）に従
来のサンプリング・ダートと同様に印加される。すなわ
ち、Ｉｓ２増幅増幅段α用力はサンプリング・ｆ−）−
によって周期的にサンプリングされ、記憶コンデンサ■
に記憶されたサンプルはサンプリング回路（２）に緩衝
増幅器（２）を介して帰還される。

ｔｓ２増幅段α４Ｆｉ、本実施例では、入力及び帰還抵
抗■、−を有する反転増幅器■、リミッタ■、増幅器■
、加算増幅器■等よシ成る。加算増幅器■は、入力及び
帰還抵抗勢１輪、電流連輪、対数増幅器ＩＱ（ダイオー
ドやめ、に）を含む、）及び加算増ｌｌｉ器−（抵抗−
９Ｈ２勢を含む。）を有する。

演算増幅器■は、抵抗■、−と共にサンプリング回路（
２）の出力信号を例えｔｊ４の利得で直線的に増幅する
。その出力は、例えば３５ｄｌ以下の信号レベルで直線
的に動作するりζツタ−に供給される。リンツタ−の一
方の出力は補正増幅ａ−の出力と加算増幅器−で加えら
れ、他方の出力は、増幅器−て対数的に増幅され加算増
幅器軸によシ加算増幅器−の出力と合成される。ダイオ
ードやυ。

に）は、増幅器−を対数伝達関数とする。リミッタ−は
入力端子（ロ）における入力信号レベルが３５　ｄＢに
達すると飽和するので、３５４１以上の信号レベルでは
、対数増幅器軸及び加算増幅器−には何の信号も供給さ
れない。しかし、増幅器−はかかる信号レベル以上でも
直線増幅し続ける。

第７Ａ、７Ｂ及び７Ｃ図は、第１増幅段（至）の実用例
を示す回路図である。ｍ１回路部ｔ４は、例えば７の差
動電圧利得を有する単一信号源（至）駆動型の平衡差動
帰還増幅器である。１対のＤＭＯ８（２ｍｍ拡散金属化
化物半導）　ＦＥＴ　（１００）　、　（１０２）は、
高入力インピーダンスと低雑音を得るために用いる。Ｆ
ＥＴ　（Ｚｏｏ）　、　（１０２）　Ｆｉｐｌｌｐ　）
ランジスタ（１１ｇ）。

（１２０）を駆動し、これらのトランジスタは抵抗（１
１３）　、　（１１５）の和と（１１７）　（又は（１
１３）、（１１５）の和と（１１９）　’）の抵抗比に
よって決まる電圧利得ｔＶする。トランジスタ（１１ｇ
）　、　（１２Ｇ）のコレクタ出力は、出カニミッタ・
フォロア・トランジスタ（１２２）　、　（１２４）の
ペースに加えられる。トランジスタ（１２２）　、　（
１２４）は、後で詳細に述べるリンツタ部−への入力を
供給する。可変抵抗（１３０）は、加算増幅器−への入
力レベルを決定するが、リミッタ−への入力は不変であ
る。僅かに抵抗値の異なる抵抗（１２３）　、　（１２
５）を、トランジスタ（１２２）。

（１２４）のエミッタ間に結合している。かかる抵抗（
１２３）　、　（１２５）の接続点の電圧は、演算増幅
器（１２６）の非反転入力へ印加される。トランジスタ
（１２２）のエミッタ電圧は、ＦＥＴ　（１００）の入
力端すなわちｆ−）にダイオード（１１４）及びコンデ
ンサ（１１２）　ｔ−介して送られる。コンデンサ（１
１２）及びダイオード（１１４）の接続点線、ダイオー
ド（１１６）を鮭で増幅器（１２６）の出力端へ接続さ
れる。　ＦＥＴ（１００）及び（１０２）のダートは、
それぞれショットキー障壁ダイオード（１０４）　、　
（１０６）及び抵抗の直列結合を介して接地される。順
バイアス電流が各ダイオード（１０４）　、　（１０６
）に高抵抗（１０８）、（１１０）を経て供給され、後
述の温度補償電圧源ｖＴｃと共に電流源を構成する。

所望の対数特性がショットキー障壁ダイオード（１０４
）の使用によって得られ、同様なダイオード（１０６）
がダイオード（１０４）の直流オフセットの補正に使用
される。ダイオード（１０４）　、　（１０６）は、所
望低順方向電流例えば１．３７μムにバイアスされる。

ダイオード（１０４）を流れる電流が増加するにつれて
、ダイオード（１０４）の両端電圧は直線から対数特性
に変化する。コンデンサ（１１２）及びダイオード（１
１４）を介しての正帰還は、低入力レベルにおける入力
静電容量を減少し広周波数帯縁を維持するために使用し
ている。しかし、はぼ１０μム以上の大入カレベ；では
、ダイオード（１０４）のインピーダンスが充分低くな
シ広帯域増幅するので上記の正帰還はダイオード（１１
４）を逆バイアスして迩断する。これによシ、対数モー
ドにおける増幅器の不安定性を防止する。演算増幅器（
１２６）及びダイオード（ｌ１６）ｔｖする回路は、静
止状態においてダイオード（１１４）　、　（１１６）
　ｋ流れる電流をｔｌは等しく維持するのに使用される
。

リミッタ部員は、縦続接続２段差動トランジスタ（１３
２）　、　（１３４）　、　（１３８）及び°（−１４
０）並びに電流源（１３６）　、　（１４１）及び抵抗
（１３３）　、　（１３５）　、（１４１）。

（１４２）を含む関連回路部品よ構成る。電流源（１３
６）及び抵抗（１３３）　、　（１３５）Ｆｉ、５０ｄ
Ｂ以下の入力信号レベルのみリミッタｔ４に一通過する
ように選択する。換言すると、入力信号がとのレベルに
達した時、トランジスタ（１３２）はオフとなシリミッ
タ増幅器ｉｎ′ｔ−飽和させる。しかし、このレベル以
下の信号レベルは直線的に伝達される。

後述のように、トランジスタ（ｘ２４）及Ｕ　（１４０
）のコレクタ出力は、端子（１６０）　、　（１６１）
から遅延時間補正のため適当な伝送線を経て第７Ｃ図の
加算増幅器−に供給され加算される。これら２つのコレ
クタ電流は互いに逆極性であるため、リミッタ−の一部
が第１増幅器部−の出力から減算され、一方の対数増幅
器より他方の直線増幅器への移行が円滑に行なわれる。

５０　ｄＢ以下では、トランジスタ（１２４）のコレク
タからの出力は王妃の＃Ｉ２増幅器部−の出力に比して
無視しう−る。

第７Ｂ図によシ、第２増幅器部−の寮用例を説明する。

す（ツタ−のトランジスタ（１３８）のコレクタ電流は
、増幅器−に端子（１４５）を介して供給される。この
増幅器は、構成が第１増幅器部軸と類似し同様な動作を
する。よって、同様な素子には同様の参照番号を用い、
差異についてのみ述べることにする。

ＦＥＴ（１００’）　、　（１０２つ及びトランジスタ
（１１８つ。

（１２０つ、　（１２２つ及び（１２４つを有する増幅
器は、第１増幅部−におけるものと全く同じである・た
だし、非直線帰還手段すなわちダイオ−）″（１１４）
が帰還コンデンサ（１１２’）と直列に挿入されていな
い点及び入力信号電流源（３８つがＦＥＴ　（１０２つ
のダートに接続される点が異なる。リミッタ部員におけ
るトランジスタ（１３８）のコレクタ電流と電流源（１
４２）（ｌ／４７Ｂ図の信号電流源（３ｇ’））との差
電流は、第２増幅器部曽へ供給されてダイオード（１０
６つを駆動する。ＦＥＴ　（Ｚｏｏつのｒ−）及びアー
ス間に接続されたダイオード（１０４つは、抵抗（１０
８’）及び温度補償電圧Ｖ？。によ如例えばｌＯμムバ
イアスされる。

温度補償電圧ｖ？Ｃは、２演算増幅器（１５２）、（１
５６）、抵抗（１５３）　、　（１５５）　、　（１５
７）　、　（１５８）及び分圧器（１５４）を有する温
度補償回路（１５０）よシ供給される。同様に、ダイオ
ード（１０６’）は抵抗（１１０’）を介してバイアス
される。トランジスタ（１２４つのコレクタ出力は、第
７Ｃ図の加算増幅器■に供給される＠　Ｍ　７　Ｂ図に
は示さないが纂６図に示すように、対数増幅器ゼロ・パ
ルスが周期的にサンプリング・ｆ−）−に加えられ、ダ
イオード（１０６つ両端に得られるサンプル電圧は比較
器−によシダイオード（１０４つ両端の電圧と比較され
る。比１１１器■の出力電圧は抵抗を経てｉｌｌ増幅等
部−のトランジスタ（１２０）のベースに送られ、増幅
装置のゼａ出力レベルが確立される。

温度補償は、次のようにして行なわれる・ｌ対の整合し
たダイオード（１０４つ及び（１０４つを用いてダイオ
ード（１０４つ両端電圧によシ温度変化を検出し、その
検出電圧は増幅器（１５２）　、　（１５６）によシ増
幅され温度補償電圧ｖｔｃを生じる。ダイオード（１０
６つ及び（１０４りの゛バイアス電流は、温度変化の影
替を相殺するよう自動的に制御される。

１７０図に、３部−１−及び−からの出力を合成する加
算増幅器−が示される。加算増幅器−は、第１増幅器部
軸、リミッタ−及び＠２２増器部−の出力信号を受ける
共通エミッタ入力段トランジスタ（１６３）　、　（１
６４）　、　（１６５）、エミッタがそれぞれ電流源（
１７４）　、　（１７５）に接続され可変抵抗を介して
ＦＥＴ　（１６９）と関連抵抗回路網（１７０）　、　
（１７１）。

（１７２）に結合された差動増幅器（１６６）　、　（
１６７）、出力共通ペース・トランジスタ（１７６）　
、及びＦＥＴ（１６９）　ｆｆ　−）　電圧制御用温度
補償回路（１７７＞　１−有する。温度補償口＄　（１
７７）は、温度補償電圧ｖＴｃに応答する演算増幅器、
エミッタがそれぞれ抵抗　　１（１８９）　、　（１９
０）　？介して負電圧に接続された整合したトランジス
タ対（１７９）　、　（１８０）、ＦＥＴ　（１６９）
と厳密に整合したＦＥＴ　（１８１）　、及び関連抵抗
回路網（１８２）　、　（１８３）　、　（１８４）　
、　（１８５）を有する。

次に、動作を説明する。差動トランジスタ対（１６６）
　、　（１６７）はペースに加えられた信号をＦＥＴ（
１６９）及び抵抗（１７Ｇ）　、（１７１）の合成抵抗
値によって決まる一部）利得で増幅する。第２増幅器部
−の出力は第１増幅器部−の出力信号と逆極性であるの
で、これらは加算増幅器−において増幅され出力端子−
に第１及び１１４２増幅器部−及び−の和からりミッタ
曽の出力信号を減じた出力信号を生じる。

抵抗（１７０）　、　（１７１）　、　（１８３）　、
　（１８４）は尋しい抵抗値ｔＮし、抵抗（１７２）　
、　（１８５）もそうである。

温度補償回路（１７７）は、演算増幅器（１７８）の両
入力端子が同一電圧であるため、ＦＥＴ　（ｔ８１）の
チャンネル抵抗がｖＴＣに追従するように動作する。ト
ランジスタ（１７９）のコレクタ電流はトランジスタ（
１９０）によって正確に再生され、ＦＥＴの（１６９）
のチャンネル抵抗は正確にＦＥＴ　（１８１）と同一と
なるよう調整される。これにより、加算増幅器曽の利得
は対数ダイオード（１０６’）　、　（１０４）の温度
による利得変化を補償し、増幅器全体の利得は温度変化
に無関係に一定に保持される。

１８図は、ｌ／４２増幅段α◆の実用例を示す回路図で
ある。この回路は、全く第６因の回路と構成が実質的に
同じである。説明を容易にするため、同様の参照番号を
同様の素子に付しである。

演算増幅器−及び抵抗＠＃−を宵む直線増幅器は、電圧
利得が４の反転増幅器でもよい。この増幅器の出力信号
は、差動増幅器軸のリミッタを駆動する。増幅器−は、
エミッタが電流源（２０８）にそれぞれ抵抗（２０４）
　、　（２０６）を介して接続されたｌ対のトランジス
タ（２００）　、　（２０２）を有する。

リミッタ増幅器−は、小信号に対して直線増幅器として
動作する。しかし、トランジスタ（２００）は、入力信
号レベルが一定レベル例えば３５ｄＢに達すると、オフ
に転する。このリミッタ・レペＶは、抵抗（２０４）　
、　（２０６）及び電流源（２０Ｂ　）からの電流レベ
ルによって決まる。トランジスタ（２０２）のコレクタ
電流の一部は、増幅器−の出力信号に加算される。

ＩＪ　ｔツタ軸からの低信号は、演算増幅器−及び非直
線帰還素子（９２９を有する対数増幅器によって対数変
換を受ける。帰還素子（９２つは、整合した１対のダイ
オード１．ｂを有する。一方は帰還素子として、他方は
対数増幅器の温度補償に用いられる。ダイオード−（９
２Ｔｏ’）、抵抗（２１２）　、　（２１４）　。

（２１９）及び分圧器（２１６）は、電圧分割器を形成
して増幅器軸の非反転入力端子への温度補償されたバイ
アス電圧を得る。対数増幅器は、ダイオード軸を介して
供給される信号電流を増幅する。対数出力は、端子（２
２０）からサンブリング段（ロ）へ帰還されると共に加
算増幅器−にも供給されてリミッタ−及び増幅器−から
の出力と加算される。対数増幅器の総合利得は、燭還抵
抗−を変えて調整することができる。

１対のトランジスタ（２２２）　、　（２２４）、エミ
ッタ結６拾抗（２２６）　、　（２２８）及び帰還抵抗
（２３２）を有する増幅器■は、例えば８５４Ｂよシ大
きい大入力信号を圧縮するのに使用される。この回路の
主要目的は、対数伝達関数を改善するにある・この回路
は、抵抗（２３２）と共に並列に接続された例えば２０
にΩの等価抵抗を形成し、２０にΩの帰還抵抗■を用い
るとき増幅器−の利得を１とする。８５ｄＢ以上の信号
では、トランジスタ（２２２）はオフに転じよ紀勢価抵
抗、を増加させて上記利得を減少させる。トランジスタ
（２０２）のコレクタ出力は、圧縮出力と加算されて１
つの対数増幅器から他の増幅器への直線的移行の円滑性
を改善する・以上、繰返し入力信号に対する非直線増幅
器を図面について説明したが、これらの図面は、ブロッ
ク図及び簡略回路図で原理及び好適実施例を示すにすぎ
ない。上記の説明から判るように、本発明の主眼は、増
幅装置をそれぞれ異なる入力信号レベルにおいて異なる
伝達関数を営む２つの部分に分け、画部分の間に平滑サ
ンプリング回路を介挿するにある。異なる伝達関数をも
つ増幅器は、非直線装置を用いるか又は複数の１幅器の
出力を合成することによって構成しうる。その結果、高
周波、ダイナミック・レンジの増幅器が得られる・以上
、本発明の１実施例についてのみ説明した−が、本発明
の畳旨を逸脱することなく種々の変形ｔしうろことは当
業者にとって容易に理解されるであろう。

【図面の簡単な説明】

第１図は本発明の原理を示す簡略ブロック図、第２及び
ｌｌＡ３図は第１増幅段及び増幅器全体の利得特性曲線
図、絽４及び第５図は譲ｌ及び第２増幅段の例を示す略
図、＃１！６図は本発明による非直１増幅器の実施例を
示す詳細ブロック図、第７　Ａ。 譲７Ｂ及び第７Ｃ図はＭｌ非直線増幅段の実用例を示す
回路図、１８図は第２非直線増幅段の実用例を示す回路
図である。 （転）・・・第１増幅段、（２）・・・サンプリング回
路、α尋・・・第２増幅段。

Claims (1)

1. 【特許請求の範囲】 １、　低入力信号レベルで紘直−的に、高入力信号レベ
   ルでは非直線的に増幅するＩｓｌの増幅段と、このａｌ
   ｌｌｌ増幅段の出力を平滑化するためのサンプリング回
   路と、このサンプリング回路からの低信号レベル社非直
   線的に、上記サンプリング回路からの高信号レベルは直
   線的に増幅する纂２の増幅段とを具ええ繰返し入力信号
   の非直線増幅器。 ２、上記＃Ｉｌ増幅段は縦続接続された入力、中間及び
   出力部と上記３部からの出力を合成する加算増幅段とを
   有する特許請求の範８１項記饋の非直線増幅器。 ３、　上記入力部は非直線帰還素子を有する非直線増幅
   器であシ、上記中間部はリミッタ増幅器であり、上記出
   力部は非直線増幅器である特許請求の範１１２３Ｊ記載
   の非直線増幅器。