[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1197667A - 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 - Google Patents

超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Info

Publication number
JPH1197667A
JPH1197667A JP25892197A JP25892197A JPH1197667A JP H1197667 A JPH1197667 A JP H1197667A JP 25892197 A JP25892197 A JP 25892197A JP 25892197 A JP25892197 A JP 25892197A JP H1197667 A JPH1197667 A JP H1197667A
Authority
JP
Japan
Prior art keywords
forming
ultrafine
wires
ultrafine particles
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25892197A
Other languages
English (en)
Inventor
Toru Ueda
徹 上田
Yasumori Fukushima
康守 福島
Kenta Nakamura
健太 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25892197A priority Critical patent/JPH1197667A/ja
Priority to US09/159,645 priority patent/US6103600A/en
Publication of JPH1197667A publication Critical patent/JPH1197667A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Led Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 成長位置が制御可能であり、大きさおよび密
度の高均一性と高再現性とを有する量子ドットおよび量
子細線の形成方法を提供する。 【解決手段】 Ｓi基板４１にドライエッチ法で段差４
３を形成した後に表面にＳiＯ2膜４４を形成する。反応
室内を１０-8Torrまで真空排気した後に、１０-2Torr以
下の圧力下でＳi2Ｈ6ガスを流して、Ｓi結晶粒(量子ド
ット)４５を段差４３に沿って形成する。段差４３は一
般的なホトリソグラフィ技術とドライエッチ技術で形成
するので、量子ドットの成長位置を容易に制御可能であ
る。Ｓi結晶粒４５成長時のガス量や時間や基板温度を
制御すれば、量子細線を形成したり、量子ドットの大き
さや量子細線の太さを制御したりできる。こうして、量
子ドットや量子細線の大きさや太さおよび密度の高均一
性と高再現性とを実現し、特殊な微細加工技術を用いず
に低コスト,高歩留まり,高生産性を実現する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、量子サイズ効果
を発現させうる程度に微小な導電性を有する半導体ある
いは金属の超微粒子および超細線を絶縁性基板上に形成
する超微粒子および超細線の形成方法と、この形成方法
による超微粒子あるいは超細線を用いた半導体素子に関
する。
【０００２】
【従来の技術】今や、産業の基幹となったエレクトロニ
クスの進歩を支えてきたＬＳＩ(大規模集積回路)は、微
細化によって大容量,高速,低消費電力の性能を飛躍的に
向上させてきた。しかしながら、素子のサイズが０.１
μm以下になると、従来の素子の動作原理の限界に到達
すると考えられ、新しい動作原理に基づいて新しい素子
の研究が活発に行われている。
【０００３】上記新しい素子とは、ナノメータサイズの
超微粒子(以下、量子ドットと言う)や超細線(以下、量
子細線と言う)の超微細構造を有する素子である。ここ
で、前者の量子ドットについては、種々の量子効果ディ
バイスと共に、特にクーロン・ブロッケイド現象を用い
た単電子ディバイスへの応用のための研究が盛んに行わ
れている。また、後者の量子細線については、量子効果
を利用した超高速トランジスタへの応用が期待されてい
る。
【０００４】一方においては、今後のエレクトロニクス
の新しい潮流として、電子回路と光通信回路との融合が
模索されている。その際に、ＬＳＩ基板上への光電変換
素子の搭載が不可欠となり、ＬＳＩの主流であるＳi(シ
リコン)系材料で実用化もされている。発光に関して
は、Ｓi系IV族半導体が間接遷移型のバンドギャップを
有しているため発光しないとされてきた。ところが、近
年、１０nm以下の大きさの微小結晶粒では、直接遷移型
のバンド構造となって発光することが確認されたことを
機に、活発な研究がさなれている。
【０００５】以上述べた以外にも、量子効果の特徴を活
かした様々な電気的・光学的素子への応用をめざし、上
記量子ドットあるいは量子細線の形成技術の多種多様な
研究が行われている。ここで、量子ドットの製造方法と
その単電子トランジスタおよび発光素子への応用(特開
平８−６４５２５号公報)について簡単に説明する。
【０００６】図１３(f)に、形成された単電子トランジ
スタの断面を示す。ソース端子１とドレイン端子２との
間に電圧を掛け、結晶Ｓi微小粒(以下、単に微小粒と言
う)３を介してソース・ドレイン間に流れる電流をゲート
端子４に掛ける電圧でオン/オフする。ゲート端子４に
電圧が掛かっていない場合は、微小粒３に量子サイズ効
果によって発現するクーロン・ブロッケイド現象のため
に電流は流れない。この状態がオフ状態である。そし
て、上記ゲート端子４に電圧を掛けて微小粒３間のトン
ネル抵抗を量子抵抗(ｈ/４(ｅ＊ｅ) ｈ:プランク定数
ｅ:素電荷量)以下にすれば、クーロン・ブロッケイド現
象が破れて電流が流れる。この状態がオン状態である。
【０００７】上記構成の単電子トランジスタは、以下の
ようにして形成される。図１３(a)に示すように、抵抗
率０.００３Ωcmの低抵抗Ｓiウエハ５に、通常の選択酸
化法によって、素子形成領域以外の表面に厚さ２５００
ÅのＳiＯ2膜６を形成して素子分離領域とする。次に、
酸素雰囲気中で熱処理して厚さ４０ÅのＳiＯ2膜７を形
成し、この上にＣＶＤ(化学蒸着)法によって厚さ１００
０Åのタングステン膜８を形成して、ドライエッチング
によってパターニングする。最終的に、このタングステ
ン膜８をソースおよびドレインとして使用する。
【０００８】次に、図１３(a)に示すように、超高真空
槽内で１２５℃に加熱しながら、電子ビーム蒸着法で、
ＳiＯ2膜７およびタングステン膜８の表面に０.１Å/se
cの堆積速度でＳi原子を供給する。こうして、ＳiＯ2膜
７およびタングステン膜８の表面に、直径が２０Åで高
さが１０Åの半球形非晶質Ｓi微小粒９を２０Åの間隔
で形成する。そして、５００℃に昇温して１時間の熱処
理を行って、半球形非晶質Ｓi微小粒９を結晶化して微
小粒３(結晶Ｓi微小粒)を得る。
【０００９】次に、ＳiＨ4,Ｏ2,ＰＨ3,Ｂ2Ｈ5を原料ガ
スとして用いたＣＶＤ法によって、図１３(b)に示すよ
うに、ボロン/リン添加ガラス１０を堆積し、８００℃
熱処理によるリフローで表面を平坦化して微小粒３のあ
る領域での厚さを４０Åとし、ない領域での厚さを５０
Åとする。
【００１０】次に、図１３(c)に示すように、再びタン
グステン膜１１を堆積してゲート電極の形状に成形す
る。さらに、図１３(d)に示すように、ＳiＯ2膜１２を
ＣＶＤ法で堆積して層間絶縁膜を形成する。さらに、図
１３(e)および図１３(f)に示すように、配線およびパッ
シベーション膜形成を行い、ソース端子１,ドレイン端
子２,ゲート端子４および基板電位端子１３を形成す
る。
【００１１】次に、上記量子ドットの発光素子への応用
について説明する。図１４(f)に、形成されたＳi発光素
子の断面を示す。このＳi発光素子は、上部電極１５と
下部電極１６との間に電圧を掛けてトンネル電流を流
し、結晶Ｓi微小粒(以下、単に微小粒と言う)１７にキ
ャリアを注入することによって発光を得る。
【００１２】上記構成のＳi発光素子は、以下のように
して形成される。図１４(a)に示すように、抵抗率０.０
０３Ωcmの低抵抗Ｓiウエハ１８に、通常の選択酸化法
によって、素子形成領域以外の表面に厚さ２５００Åの
ＳiＯ2膜１９を形成して素子分離領域とする。次に、図
１４(b)に示すように、酸素雰囲気中で熱処理して厚さ
３０ÅのＳiＯ2膜２０を形成する。
【００１３】次に、図１４(c)に示すように、超高真空
槽内で１２５℃に加熱しながら、電子ビーム蒸着法でＳ
iＯ2膜１９,２０の表面に、０.１Å/secの堆積速度でＳ
i原子を供給する。こうして、ＳiＯ2膜１９,２０の表面
に、直径が２０Åで高さが１０Åの半球形非晶質Ｓi微
小粒２１を２０Åの間隔で形成する。そして、５００℃
に昇温して１時間の熱処理を行って、半球形非晶質Ｓi
微小粒２１を結晶化して微小粒１７を得る。
【００１４】次に、ＳiＨ4,Ｏ2,ＰＨ3,Ｂ2Ｈ5を原料ガ
スとして用いたＣＶＤ法によって、図１４(d)に示すよ
うに、ボロン/リン添加ガラス２２を堆積し、８００℃
熱処理によるリフローによって表面を平坦化して微小粒
１７のある領域での厚さを３０Åとし、ない領域での厚
さを４０Åとする。
【００１５】次に、図１４(e)に示すように、スパッタ
法によりＩＴＯ(Indium tin oxide)膜２３を堆積し、こ
のＩＴＯ膜２３を所望の形状のマスクでエッチングして
上部電極１５を成形する。さらに、図１４(e)に示すよ
うに、上部電極１５をマスクとしてボロン/リン添加ガ
ラス２２をエッチングして、電極領域以外のボロン/リ
ン添加ガラス２２および微小粒１７を除去する。さら
に、図１４(f)に示すように、配線およびパッシベーシ
ョン膜形成を行ってＳi発光素子を形成する。
【００１６】さらに、金属材料の量子ドット形成方法と
して、後藤等「球形アルミニウムクラスターの生成」１
９９７年春季応用物理学会,講演番号28a-T-3,予稿集p-1
313に記載された方法がある。この方法では、Ａr(アル
ゴン)ガス(４×１０-3Torr)のＤＣ放電(２２０Ｖ，０.
４Ａ)によってＡl(アルミニウム)をスパッタし、その周
りに満たされたＨe(ヘリウム)ガス(１０Torr)で凝集を
行うマグネトロンスパッタ凝集法によって、直径５nm〜
５００nmの球形アルミニウムクラスターを生成してい
る。
【００１７】次に、Ｓi量子細線の製造方法の例につい
て述べる。上記Ｓi量子細線の製造方法としては、石黒
等「異方性エッチングにより作成されたＳIＭＯＸ基板
上の均一なＳi量子細線」１９９６年春季応用物理学会,
講演番号28a-PB-5,予稿集p-798に記載された方法があ
る。
【００１８】この上記文献に記載されたＳi量子細線の
製造方法では、 図１５(a)に示すように、(１００)ＳIＭＯＸ基板２
５上にＳi3Ｎ4膜２６を堆積した後に、(１１０)方向に
パターニングする。 図１５(b)に示すように、Ｓi3Ｎ4膜２６をマスクと
して、ＴＭＡＨ（TetraMethyl Ammonium-Hydroxide)で
異方性エッチングを行って、パターンエッジに(１１１)
面２７を形成する。 図１５(c)に示すように、上記Ｓi3Ｎ4膜２６をマス
クとして(１１１)面２７を選択的に酸化し、酸化膜２８
を形成する。 図１５(d)に示すように、上記Ｓi3Ｎ4膜２６を除去
した後、酸化膜２８をマスクとして再びＴＭＡＨで異方
性エッチングを行って、(１１０)方向に延在するＳi量
子細線２９を形成する。
【００１９】そして、石黒等「異方性エッチングにより
作成した量子細線ＭＯＳＦＥＴの室温でのクローンブロ
ケード振動の観測」１９９６年春季応用物理学会,講演
番号26p-ZA-12,予稿集p-64に記載されているように、上
述のようにしてＳi量子細線が形成された素子における
ドレイン電流のゲート電圧依存性を観察すると、図１６
に示すように、ドレイン電流の単一電子現象によるクー
ロン・クロッケイド現象が観測されている。
【００２０】さらに、金属材料の量子細線形成方法とし
て、桜井等「ＡＦＭによるＡl細線加工」１９９７年春
季応用物理学会,講演番号30a-PB-4,予稿集p-515に記載
された方法がある。この方法では、ＳiＯ2絶縁基板上に
幅３０μm、厚さ８nmのＡlを蒸着する。次に、原子間顕
微鏡(ＡＦＭ)を用いてＡl細線以外の領域を酸化させ
る。具体的にはＡＦＭの探針とＡlの間に電圧を加える
ことによってＡl細線以外のＡlを酸化させて絶縁膜とす
る。こうして、幅２０nmのＡl細線を形成する。
【００２１】
【発明が解決しようとする課題】しかしながら、上記従
来の量子ドットあるいは量子細線の形成方法によって形
成された量子ドットや量子細線をＳi系ＬＳＩと同一基
板に搭載して融合するためには、以下のような問題があ
る。
【００２２】まず、上記特開平８−６４５２５号公報に
よる量子ドットの形成方法は、電子ビーム蒸着法を利用
して絶縁膜で覆われた基板表面に極微小サイズの結晶粒
を形成する方法であり、基板表面の状態および反応室の
雰囲気(不純物の有無等)が結晶粒の成長を促す結晶核の
発生位置,結晶核の発生時期および結晶核形成後の粒成
長に強く影響を及ぼす。したがって、結晶粒の成長位
置,大きさおよび密度の均一性,再現性を確保するのは極
めて困難で、量産技術としては成り立ち難いという問題
がある。
【００２３】また、後藤等「球形アルミニウムクラスタ
ーの生成」による量子ドットの形成方法は、スパッタリ
ングと気相での凝集反応を利用するものであり、この方
法の場合も、結晶粒の成長位置,大きさおよび密度の均
一性,再現性を確保するのは極めて困難で、量産技術と
しては成り立ち難いという問題がある。
【００２４】また、石黒等「異方性エッチングにより作
成されたＳIＭＯＸ基板上の均一なＳi量子細線」による
量子細線の形成方法は、工程が極めて複雑であり、高コ
スト,低歩留まり,低生産性等の問題を有しているため
に、現実的な量産技術として成り立ち難いという問題が
ある。
【００２５】また、桜井等「ＡＦＭによるＡl細線加
工」による量子細線の形成方法は、ＡＦＭを用いるよう
な極めて特殊な微細化技術が必要であるが、現状では基
板全面にわたって所望の位置に細線を形成できるＡＦＭ
は存在しない。また、細線幅を如何にして均一且つ再現
性良く形成するかという問題がある。さらに、量産装置
を開発して行くには、アライメントをどのようにする
か、現実的なスループットをどのように確保するか等の
多くの問題を有している。
【００２６】そこで、この発明の目的は、成長位置が制
御可能であり、大きさおよび密度の高均一性と高再現性
を有し、低コスト,高歩留まり,高生産性を実現できる量
子ドットおよび量子細線の形成方法、および、この形成
方法による量子ドットあるいは量子細線を用いた半導体
素子を提供することにある。
【００２７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、絶縁性基板上に導電性を有
する金属あるいは半導体の超微粒子あるいは超細線を形
成する超微粒子および超細線の形成方法において、段差
が形成された絶縁性基板を作成し、上記超微粒子あるい
は超細線を上記段差の上縁に沿って選択的に形成するこ
とを特徴としている。
【００２８】上記構成によれば、金属あるいは半導体の
超微粒子あるいは超細線が、絶縁性基板に形成された段
差の上縁に沿って選択的に形成される。したがって、上
記絶縁性基板上における上記段差の形成位置を制御する
ことによって、超微粒子あるいは超細線の成長位置が所
望の位置に設定される。
【００２９】また、請求項２に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差は１nm以上であることを特徴としている。
【００３０】上記構成によれば、絶縁性基板に形成され
た１nm以上の段差の上縁に沿って、超微粒子あるいは超
細線が確実に形成される。
【００３１】また、請求項３に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、上記絶
縁性基板の表面に段差を形成することによって行われる
ことを特徴としている。
【００３２】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。
【００３３】また、請求項４に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に段差を形成した後、上記段差が形成された
半導体基板の表面に絶縁膜を形成することによって行わ
れることを特徴としている。
【００３４】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術や選択酸化技術
とによって、上記絶縁性基板上に段差が形成される。し
たがって、上記絶縁性基板上における段差の形成位置が
容易に制御されて、超微粒子あるいは超細線の成長位置
が容易に所望の位置に設定される。
【００３５】また、請求項５に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に絶縁膜を形成した後、上記絶縁膜をパター
ニングして上記半導体基板の表面を露出させ、この露出
された上記半導体基板の表面を酸化することによって行
われることを特徴としている。
【００３６】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。
【００３７】また、請求項６に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差が形成された絶縁性基板の作成は、半導体
基板の表面に絶縁膜を形成した後、上記絶縁膜をパター
ニングして上記半導体基板の表面を露出させ、上記半導
体基板の上面全体に絶縁膜を積層することによって行わ
れることを特徴としている。
【００３８】上記構成によれば、一般的な成膜技術とホ
トリソグラフィ技術とドライエッチ技術とによって、上
記絶縁性基板上に段差が形成される。したがって、上記
絶縁性基板上における段差の形成位置が容易に制御され
て、超微粒子あるいは超細線の成長位置が容易に所望の
位置に設定される。
【００３９】また、請求項７に係る発明は、請求項１に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記段差の上縁に沿った上記超微粒子あるいは超細
線の選択的形成は、上記段差が形成された絶縁性基板を
反応室内に導入し、この反応室内を一旦１０-6Torr以下
の高真空に排気した後原料ガスを流し込み、１０-2Torr
以下の上記原料ガス分圧下で上記超微粒子あるいは超細
線を上記段差の上縁のみに気相成長させることによって
行われることを特徴としている。
【００４０】上記構成によれば、上記段差の上縁に沿っ
た上記超微粒子あるいは超細線の選択的成長は、特殊な
微細加工技術に因らずに一般的な高真空ＣＶＤ技術によ
って行われる。したがって、反応室内の真空度,原料ガ
スの導入量や導入時間,基板温度等を制御することによ
って、所望の大きさや太さや密度の上記超微粒子あるい
は超細線が均一に再現性よく形成されるのである。
【００４１】また、請求項８に係る発明は、請求項７に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記反応室内に原料ガスを流す場合のガス流量,ガ
ス流入時間および基板温度の少なくとも１つを制御する
ことによって、上記超微粒子あるいは超細線の何れかを
選択的に形成することを特徴としている。
【００４２】上記構成によれば、装置や手順を変えるこ
となく、上記反応室内に導入する原料ガス導入流量,導
入時間および基板温度の少なくとも１つを制御するだけ
の簡単な方法によって、上記超微粒子あるいは上記超微
粒子が連鎖して成る超細線の何れかが選択的に形成され
る。
【００４３】また、請求項９に係る発明は、請求項７に
係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、モノシラン(ＳiＨ4),ジシラン(Ｓ
i2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃ
l2)あるいはテトラクロロシラン(ＳiＣl4)であり、Ｓi
の超微粒子あるいは超細線を形成することを特徴として
いる。
【００４４】上記構成によれば、Ｓi(半導体)の超微粒
子あるいは超細線が、特殊な微細加工技術に因らずに、
一般的な成膜技術と、一般的なホトリソグラフィ技術や
ドライエッチ技術や選択酸化技術と、一般的な高真空Ｃ
ＶＤ技術等によって、所望の大きさや太さや密度で容易
に形成される。
【００４５】また、請求項１０に係る発明は、請求項７
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、ゲルマン(ＧeＨ4),ゲルマン(Ｇe2
Ｈ6)あるいはフッ化ゲルマニウム(ＧeＦ4)であり、Ｇe
の超微粒子あるいは超細線を形成することを特徴として
いる。
【００４６】上記構成によれば、Ｇe(半導体)の超微粒
子あるいは超細線が、特殊な微細加工技術に因らずに、
一般的な成膜技術と、一般的なホトリソグラフィ技術や
ドライエッチ技術や選択酸化技術と、一般的な高真空Ｃ
ＶＤ技術等によって、所望の大きさや太さや密度で容易
に形成される。
【００４７】また、請求項１１に係る発明は、請求項７
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは、モノシラン(ＳiＨ4)，ジシラン
(Ｓi2Ｈ6)，トリシラン(Ｓi3Ｈ8)，ジクロロシラン(Ｓi
Ｈ2Ｃl2)あるいはテトラクロロシラン(ＳiＣl4)の何れ
かと、ゲルマン(ＧeＨ4),ゲルマン(Ｇe2Ｈ6)あるいはフ
ッ化ゲルマニウム(ＧeＦ4)の何れかとの混合ガスであ
り、ＳiＧeの超微粒子あるいは超細線を形成することを
特徴としている。
【００４８】上記構成によれば、ＳiＧeの超微粒子ある
いは超細線が、特殊な微細加工技術に因らずに、一般的
な成膜技術と、一般的なホトリソグラフィ技術やドライ
エッチ技術や選択酸化技術と、一般的な高真空ＣＶＤ技
術等によって、所望の大きさや太さや密度で容易に形成
される。
【００４９】また、請求項１２に係る発明は、請求項７
に係る発明の超微粒子あるいは超細線の形成方法におい
て、上記原料ガスは有機アルミニウムであり、アルミニ
ウムの超微粒子あるいは超細線を形成することを特徴と
している。
【００５０】上記構成によれば、Ａl(金属)の超微粒子
あるいは超細線が、特殊な微細加工技術に因らずに、一
般的な成膜技術と、一般的なホトリソグラフィ技術やド
ライエッチ技術や選択酸化技術と、一般的な高真空ＣＶ
Ｄ技術等によって、所望の大きさや太さや密度で容易に
形成される。
【００５１】また、請求項１３に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間に設けられたチャネル領域と,このチ
ャネル領域に流れるチャネル電流を制御するゲート領域
と,上記チャネル領域とゲート領域との間に配置された
浮遊ゲート領域と,この浮遊ゲート領域とゲート領域と
の間に設けられた第１の絶縁膜と,上記チャネル領域と
浮遊ゲート領域との間に設けられた第２絶縁膜を有する
半導体記憶素子において、上記浮遊ゲートとして、請求
項１乃至請求項１２の何れか１つに記載の超微粒子ある
いは超細線の形成方法によって形成された上記超微粒子
あるいは超細線を用いたことを特徴としている。
【００５２】上記構成によれば、浮遊ゲートを上記超微
粒子あるいは超細線で構成しているので蓄積電荷は少な
くなる。したがって、この半導体素子は、上記浮遊ゲー
トへの少ない注入電荷量で動作する。
【００５３】また、請求項１４に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間に設けられたチャネル領域と,このチ
ャネル領域に流れるチャネル電流を制御するゲート領域
と,上記チャネル領域とゲート領域の間に設けられた絶
縁膜を有する半導体素子において、上記チャネル領域と
して、請求項１乃至請求項１１の何れか１つに記載の超
微粒子あるいは超細線の形成方法によって形成された半
導体の超細線を用いたことを特徴としている。
【００５４】上記構成によれば、チャネル領域をナノメ
ータサイズの半導体超細線で形成しているので、上記チ
ャネル領域は、上記超細線の延在方向に直交する方向に
量子化されて１次元伝導を示す。したがって、この半導
体素子は高速で動作する。
【００５５】また、請求項１５に係る発明の半導体素子
は、請求項１乃至請求項１１の何れか１つに記載の超微
粒子あるいは超細線の形成方法によって形成された半導
体の超微粒子を絶縁膜で挟み、さらに上記両絶縁膜を電
極で挟んだ構造を有し、両電極間に電圧を掛けることに
よって発光することを特徴としている。
【００５６】上記構成によれば、半導体の超微粒子は、
直接遷移型のバンド構造を有している。そのために、上
記超微粒子を絶縁膜を介して挟んでいる両電極に電圧を
掛けてトンネル電流を流して超微粒子に電子が注入され
ると、上記超微粒子に電子の遷移が生じて発光する。
【００５７】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。本実施の形態においては、予
め、絶縁性基板に段差を形成した後、上記段差の上縁に
沿って選択的に、導電性を有する金属あるいは半導体で
量子ドットあるいは量子細線を形成する。上記段差は、
具体的には以下の方法で形成する。 絶縁性材料を加工して段差を形成する。 半導体基板を加工して段差を形成した後に表面に絶
縁膜を形成する。 半導体表面に絶縁膜を形成した後に、上記絶縁膜を
パターニングして半導体表面を露出させ、酸化するか或
いは全面に絶縁膜を堆積させて段差を形成する。
【００５８】こうして、上記段差が形成された基板を反
応室に導入し、上記反応室内を一旦１０-6Torr以下の高
真空に排気して原料ガスを流し、原料ガス分圧が１０-2
Torr以下の圧力下で、量子ドットあるいは量子細線を上
記段差の上縁に沿った部分にのみ気相成長するのであ
る。
【００５９】ところで、高真空下で高清浄の雰囲気下で
微量の反応ガスを流した場合、平坦な基板表面では、図
１１(a),図１１(b)に示すように、初期のある時間内に
おいては吸着した反応ガス分子３２が絶縁性基板３１の
表面を移動してやがて脱離してしまい、表面には何も形
成されない。ところが、図１１(c)に示すように、ある
時間が経過して絶縁性基板３１の表面に核３３が形成さ
れると、島状の膜に成長し、図１１(d)に示すように、
やがて連続した薄膜３４が形成される。
【００６０】ところが、基板表面に段差が在る場合に
は、図１２(b)に示すように、平坦部では核が形成され
ない初期の段階でも、絶縁性基板３５の段差３６の上縁
に沿って核(粒状の反応物)３８が生成する。さらに上記
ある時間が経過すると、図１２(c)に示すように、絶縁
性基板３５の表面にも核３８'が形成される。そして、
やがて、両核３８,３８'は島状の膜に成長して連続した
薄膜３９が形成される。ところで、上記段差３６に沿っ
て反応物３８が成長するのは、段差３６で反応ガス分子
３７の濃度が平坦部に比べて高くなるためと考えられ
る。このように、段差で反応物が成長し易いということ
は、エピタキシャル成長では例が在るものの、ＣＶＤ法
においては前例がない。
【００６１】尚、絶縁性基板の平坦部に、ある一定時間
核形成が起こらないようにするためには、反応室内を一
旦１０-6Torrよりも高真空にして、大気の成分や水分等
の不純物を排気する必要がある。また、反応時における
反応室内の圧力も１０−２Ｔｏｒｒ以下にしなければな
らない。これは、１０−２Ｔｏｒｒよりも高いと、全面
で速やかに膜成長が始まってしまうためである。また、
Ｓiウエハの表面凹凸を１nm以下にすると核成長は起こ
らなくなってしまうため、上記段差は少なくとも１nm以
上必要である。
【００６２】ここで、上記量子ドットまたは量子細線を
Ｓiで形成する場合には、原料ガスとして、ＳiＨ4(モノ
シラン),Ｓi2Ｈ6(ジシラン),Ｓi3Ｈ8(トリシラン),Ｓi
Ｈ2Ｃl2(ジクロロシラン)あるいはＳiＣl4(テトラクロ
ロシラン)を用いる。
【００６３】また、上記量子ドットまたは量子細線をＧ
e(ケルマニウム)で形成する場合には、原料ガスとし
て、ＧeＨ4(ゲルマン),Ｇe2Ｈ6あるいはＧeＦ4(フッ化
ゲルマニウム)を用いる。
【００６４】また、上記量子ドットあるいは量子細線を
ＳiＧeで形成する場合には、原料ガスとして、ＳiＨ4,
Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2あるいはＳiＣl4の何れか
のガスと、ＧeＨ4,Ｇe2Ｈ6あるいはＧeＦ4の何れかのガ
スとの混合ガスを用いる。
【００６５】また、上記量子ドットあるいは量子細線を
Ａlで形成する場合には、原料ガスとして、(ＣＨ3)2Ａl
Ｈ(ＤＭＡＨ：ジメチルアルミニウム)等の有機アルミニ
ウムを用いる。
【００６６】さらに、上述のようにして形成される量子
ドットや量子細線を用いて、以下のような半導体素子を
製作することによって、量子効果素子あるいは単電子素
子の基本となる量子ドットあるいは量子細線を従来のＳ
i系ＬＳＩと同一基板に搭載して融合させた半導体素子
を得ることができる。
【００６７】(１）ソース領域と、ドレイン領域と、ソ
ース領域とドレイン領域との間のチャネル領域と、チャ
ネル領域に流れるチャネル電流を制御するゲート領域
と、チャネル領域とゲート領域との間に位置する浮遊ゲ
ート領域と、浮遊ゲート領域とゲート領域との間の第１
の絶縁膜と、チャネル領域と浮遊ゲート領域との間の第
２絶縁膜から構成される半導体記憶素子において、上記
浮遊ゲート領域に上記量子ドットあるいは量子細線を用
いる。
【００６８】(２）ソース領域と、ドレイン領域と、ソ
ース領域とドレイン領域との間のチャネル領域と、チャ
ネル領域に流れるチャネル電流を制御するゲート領域
と、チャネル領域とゲート領域との間の絶縁膜から構成
される半導体素子において、上記チャネル領域に上記量
子細線を用いる。
【００６９】(３）半導体材料の量子ドットを絶縁膜で
挟み、さらに電極で挟み、両電極間に電圧を掛けること
によって発光する発光素子とする。
【００７０】以下、具体的に、本実施の形態における量
子ドットあるいは量子細線の形成方法と、その量子ドッ
トあるいは量子細線を用いた半導体素子について説明す
る。
【００７１】＜第１実施の形態＞図１は、本形態の形態
における量子ドットあるいは量子細線の形成方法の手順
を示す。本形態の形態は、上述した段差形成方法によ
って、つまり、半導体基板を加工して段差を形成した後
に表面に絶縁膜を形成する方法に関する。
【００７２】すなわち、先ず、図１(a)に示すように、
Ｓi基板４１上にホトレジスト膜を形成した後、段差の
形成位置を境界としてパターニングを行ってホトマスク
４２を得る。そして、ドライエッチングを行ってＳi基
板４１に５０nmの段差４３を形成した後に、図１(b)に
示すようにホトマスク４２を除去する。そして、図１
(c)に示すように、熱酸化を行って表面全体に５nmの膜
厚でＳiＯ2膜４４を形成するのである。尚、上記熱酸化
によってＳiＯ2膜４４を形成する変わりに、ＣＶＤ法に
よってＳiＯ2膜あるいはＳi3Ｎ4膜等の絶縁膜あるいは
ＳiＯ2とＳi3Ｎ4とを積層した絶縁膜を形成しても差し
支えない。
【００７３】その後、段差４３が形成されたＳi基板４
１を高真空ＣＶＤ装置と同等の反応室に設置し、１０-8
Torr程度まで真空排気した後、１０-2Torr以下の圧力下
で１８ccのＳi2Ｈ6ガスを１２０秒で流す。その場合の
基板温度は５９０℃である。これによって、図１(d)に
示すように、約３０nmの大きさのＳi結晶粒４５が段差
４３に沿ってのみ形成される。
【００７４】図１はドライエッチ法で上記段差を形成す
る方法の手順であるのに対して、図２はロコス法で上記
段差を形成する方法の手順である。図２(a)に示すよう
に、Ｓi基板５１上に酸化膜５２および窒化膜５３を順
次形成した後、図２(b)に示すように、さらにホトレジ
スト膜を形成して段差の形成位置を境界としてパターニ
ングを行ってホトマスク５４を得る。そして、図２(c)
に示すように、ロコス法で選択酸化してロコス酸化膜５
５を形成した後、図２(d)に示すように、酸化膜５２,窒
化膜５３およびロコス酸化膜５５を除去して、５０nmの
段差５６が形成されたＳi基板５１を得る。
【００７５】以後は、図１に示す量子ドットあるいは量
子細線の形成方法における図１(c)以降と同様の処理を
行って、表面全体に５nmの膜厚でＳiＯ2膜を形成した
後、１０-8Torr程度まで真空排気し、１０-2Torr以下の
圧力下で１８ccのＳi2Ｈ6ガスを１２０秒で流す。こう
して、図１(d)に示すように、約３０nmの大きさのＳi結
晶粒が段差５６の上縁に沿ってのみ形成される。
【００７６】図３は、上記Ｓi結晶粒形成時にＳi2Ｈ6ガ
スをＳi基板４１の平坦部でも核成長が始まる時間(２４
０秒)流した場合の走査型電子顕微鏡写真の模式図であ
る。既に平坦部でも粒状のものが見られるが、明らかに
段差４３に沿って大きなＳi結晶粒４５が成長している
のが分かる。尚、図３(a)は１０万倍、図３(b)は２０万
倍である。
【００７７】上述したように、本実施の形態において
は、Ｓi基板４１,５１を加工して段差４３,５６を形成
した後に表面にＳiＯ2膜(膜絶縁膜)４４を形成する。そ
して、反応室内を１０-8Torr程度まで真空排気した後、
５９０℃の温度下,１０-2Torr以下の圧力下で１８ccの
Ｓi2Ｈ6ガスを１２０秒で流すことによって、約３０nm
の大きさのＳi結晶粒４５を段差４３,５６に沿って形成
するようにしている。したがって、Ｓi基板４１,５１上
に形成する段差４３,５６の位置を設定すれば、Ｓi結晶
粒４５の成長位置を所望の位置に正しく設定できるので
ある。
【００７８】その場合に、上記段差４３,５６は一般的
なホトリソグラフィ技術と、ドライエッチ技術あるいは
ロコス法で形成されるので、その位置の設定は容易に制
御可能である。すなわち、本実施の形態によれば、上記
量子ドットの成長位置を容易に制御可能なのである。
【００７９】尚、上記実施の形態において、Ｓi結晶粒
(量子ドット)４５を成長させる場合には、Ｓi2Ｈ6ガス
の流量を１８ccとし、時間を１２０秒とし、基板温度を
５９０℃としている。このガス流量やガスを流す時間や
基板温度を制御することによって、離散的な量子ドット
を形成したり、量子ドットが連なった量子細線を形成し
たりできる。また、量子ドットの大きさや量子細線の太
さも制御可能となる。すなわち、本実施の形態によれ
ば、上記量子ドットや量子細線の大きさや太さおよび密
度の高均一性と高再現性を実現できるのである。
【００８０】このように、本実施の形態による量子ドッ
トあるいは量子細線の形成方法は、一般的なホトリソグ
ラフィ技術,ドライエッチ技術,ロコス法,ＣＶＤ法等の
シンプルな工程で行うことができ、特殊な微細加工技術
を必要とはしない。したがって、低コスト,高歩留まり,
高生産性を実現できる量子ドットおよび量子細線の形成
方法を提供できるのである。
【００８１】尚、上記実施の形態においては、Ｓi結晶
粒４５を成長させる場合にはＳi2Ｈ6ガスを用いている
が、上述したように、ＳiＨ4,Ｓi3Ｈ8,ＳiＨ2Ｃl2ある
いはＳiＣl4を原料ガスとして用いても構わない。ま
た、原料ガスとしてＧeＨ4,Ｇe2Ｈ６あるいはＧｅＦ4を
用いることによって、Ｇe結晶粒を形成できる。また、
原料ガスとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2
あるいはＳiＣl4の何れかのガスと、ＧeＨ4,Ｇe2Ｈ6あ
るいはＧeＦ4の何れかのガスとの混合ガスを用いること
によって、ＳiＧe結晶粒を形成できる。また、原料ガス
として、ＤＭＡＨ等の有機アルミニウムを用いることに
よって、金属のＡl結晶粒を形成できるのである。
【００８２】その場合、形成する量子ドットや量子細線
の材質は、半導体として上述のＳi,ＧeおよびＳiＧeに
限定するものではない。さらに、金属として上述のＡl
に限定するものではない。
【００８３】＜第２実施の形態＞図４は、本実施の形態
の量子ドットあるいは量子細線の形成方法における段差
形成手順を示す。本形態の形態は、上述した段差形成方
法によって、つまり、絶縁性材料を加工して段差を形
成する方法に関する。
【００８４】すなわち、先ず、図４(a)に示すように、
Ｓi基板６１上に熱酸化によって１０nmの膜厚でＳiＯ2
膜６２を形成した後、図４(b)に示すように、一般的な
ホトリソグラフィ技術によってホトマスク６３を形成す
る。そして、ドライエッチ技術によってＳiＯ2膜(熱酸
化膜)６２に段差６４を形成した後、図４(c)に示すよう
に、ホトマスク６３を除去して、段差６４が形成された
基板を得る。尚、上記熱酸化によってＳiＯ2膜６２を形
成する変わりに、ＣＶＤ法によってＳiＯ2膜あるいはＳ
i3Ｎ4膜等の絶縁膜あるいはＳiＯ2とＳi3Ｎ4とを積層し
た絶縁膜を形成しても差し支えない。
【００８５】以後は、図１に示す量子ドットあるいは量
子細線の形成方法における図１(d)以降と同様の処理を
行って量子ドットを形成する。すなわち、反応室内を１
０-8Torr程度の高真空に排気し、１０-2Torr以下の圧力
下で結晶粒形成用の原料ガスを流して結晶粒を段差６４
に沿って形成するのである。
【００８６】＜第３実施の形態＞図５は、本実施の形態
の量子ドットあるいは量子細線の形成方法における段差
形成手順を示す。本形態の形態は、上述した段差形成方
法によって、つまり、半導体表面に絶縁膜を形成した
後に上記絶縁膜をパターニングして半導体表面を露出さ
せ、酸化するか或いは全面に絶縁膜を堆積させて段差を
形成する方法に関する。
【００８７】すなわち、先ず、図５(a)に示すように、
Ｓi基板７１上に熱酸化によって１０nmの膜厚でＳiＯ2
膜７２を形成した後、図５(b)に示すように、一般的な
ホトリソグラフィ技術によってホトマスク７３を形成し
た後、ドライエッチ技術によってＳiＯ2膜(熱酸化膜)７
２をパターニングしてＳi基板７１を露出させる。そし
て、図５(c)に示すように、露出したＳi基板７１の箇所
に４nmの膜厚で酸化膜７４を形成する。その後、ホトマ
スク７３を除去して、１０nmの膜厚のＳiＯ2膜７２と４
nmの膜厚の酸化膜７４との境界で段差７５を形成するの
である。
【００８８】尚、上記熱酸化によってＳiＯ2膜７２を形
成する変わりに、ＣＶＤ法によってＳiＯ2膜あるいはＳ
i3Ｎ4膜等の絶縁膜あるいはＳiＯ2とＳi3Ｎ4とを積層し
た絶縁膜を形成しても差し支えない。また、露出したＳ
i基板７１の箇所に酸化膜７４を形成する変わりに、一
部がＳiＯ2膜７２で覆われたＳi基板７１の上面全体に
絶縁膜を積層しても差し支えない。
【００８９】以後は、図１に示す量子ドットあるいは量
子細線の形成方法における図１(d)以降と同様の処理を
行って量子ドットを形成する。すなわち、反応室内を１
０-8Torr程度の高真空に排気し、１０-2Torr以下の圧力
下で結晶粒形成用の原料ガスを流して結晶粒を段差７５
に沿って形成する。
【００９０】尚、上記各実施の形態においては、基板と
してＳiを用いているが、Ｓi以外の半導体基板やサファ
イヤ,石英あるいはガラス等の絶縁基板を用いても何ら
この発明の本質を変えるものではない。
【００９１】＜第４実施の形態＞本実施の形態において
は、フラッシュＥＥＰＲＯＭ(電気的消去書き込み可能
リード・オンリ・メモリ)のような不揮発性メモリの浮遊
ゲートに、上記各実施の形態に記載された形成方法によ
って形成された量子ドットあるいは量子細線を用いた場
合について説明する。
【００９２】図６は、本実施の形態における不揮発性メ
モリの平面図である。また、図７は図６におけるＡ−Ａ
矢視断面図である。また、図８は図６におけるＢ−Ｂ矢
視断面図である。但し、図８(a)は量子ドット８８の場
合の断面図であり、図８(b)は量子細線９１の場合の断
面図である。図６〜図８において、Ｓi基板８１におけ
る素子分離領域８２で囲まれた活性領域８３には、ソー
ス領域８４とドレイン領域８５とが形成されている。さ
らに、Ｓi基板８１上にはトンネル絶縁膜８６が形成さ
れている。そして、このトンネル絶縁膜８６におけるソ
ース領域８４とドレイン領域８５との間のチャネル領域
上にはソース領域８４とドレイン領域８５を結ぶ方向に
直交する段差８７が形成されおり、この段差８７に沿っ
て量子ドット８８(量子細線９１)が形成されている。こ
の量子ドット８８(量子細線９１)は浮遊ゲートとして機
能する。量子ドット８８(量子細線９１)は、Ｓi等の半
導体であってもＡl等の金属であっても差し支えない。
そして、トンネル絶縁膜８６上にはコントロールゲート
絶縁膜８９が形成され、コントロールゲート絶縁膜８９
上における量子ドット８８(量子細線９１)の上部にはゲ
ート電極９０が形成されている。
【００９３】この不揮発性メモリは、以下のようにして
形成される。先ず、第２実施の形態あるいは第３実施の
形態によって、Ｓi基板８１上にトンネル絶縁膜８６を
形成して５nmの段差８７を形成する。そして、この段差
８７の位置にナノメータサイズの量子ドット８８あるい
は量子細線９１を形成して浮遊ゲートとする。
【００９４】そうした後、上記ＣＶＤ法によって、表面
に１０nmの膜厚でコントロールゲート絶縁膜８９を形成
する。さらに、コントロールゲート絶縁膜８９上にゲー
ト電極９０を形成する。そうした後に、ソース拡散領域
およびソース拡散領域を形成してソース領域８４および
ドレイン領域８５とする。
【００９５】上記構成を有する不揮発性メモリは、浮遊
ゲートを量子ドット８８あるいは量子細線９１で構成し
ているので、浮遊ゲートへの蓄積電荷を減らすことがで
き、消費電力の少ない超高密度の不揮発性メモリを実現
できる。
【００９６】＜第５実施の形態＞本実施の形態において
は、ＭＯＳＦＥＴ(金属酸化物半導体電界効果トランジ
スタ)のチャネルに、上記各実施の形態に記載された形
成方法によって形成された量子細線を用いた場合につい
て説明する。
【００９７】図９(a)は本実施の形態におけるＭＯＳＦ
ＥＴの平面図であり、図９(b)は図９(a)におけるＣ−Ｃ
矢視断面図であり、図９(c)は図９(a)におけるＤ−Ｄ矢
視断面図である。図９において、絶縁性基板１０１にお
けるチャネル領域形成位置にはチャネル領域の延在方向
に段差１０３が形成されおり、この段差１０３に沿って
半導体の量子細線１０４が形成されている。そして、絶
縁性基板１０１上にはゲート絶縁膜１０２が形成されて
いる。量子細線１０４には、長手方向にソース領域１０
５,チャネル領域１０６およびドレイン領域１０７が順
次形成されている。さらに、ゲート絶縁膜１０２上にお
けるチャネル領域１０６の上部にはゲート電極１０８が
形成されている。
【００９８】このＭＯＳＦＥＴは、以下のようにして形
成される。先ず、第１実施の形態乃至第３実施の形態の
何れか１つによって、Ｓi基板上に酸化膜を形成して成
る絶縁性基板１０１の表面に１０nmの段差１０３を設
け、この段差１０３の位置にナノメータサイズの量子細
線１０４を半導体で形成する。
【００９９】そうした後、上記ＣＶＤ法によって、表面
に３０nmの膜厚でゲート絶縁膜１０２を形成する。さら
に、ゲート絶縁膜１０２上にゲート電極１０８を形成す
る。そうした後に、上記量子細線１０４におけるゲート
電極１０８の両側の領域にソース拡散領域およびソース
拡散領域を形成してソース領域１０５およびドレイン領
域１０７とする。
【０１００】上記構成を有するＭＯＳＦＥＴは、チャネ
ル領域１０６をナノメータサイズの量子細線１０４に形
成しているので、チャネル領域１０６が量子細線１０４
の延在方向(Ｘ方向)に直交する２方向(Ｙ,Ｚ方向)に量
子化されて１次元伝導を示すようになる。したがって、
高速で動作できるＭＯＳＦＥＴを実現できる。尚、その
場合の「量子化」とは、上記２方向への電子の運動に関し
て離散的なエネルギー状態しか許されなくなることであ
る。
【０１０１】上記第４実施の形態および第５実施の形態
においては、上記量子ドットあるいは量子細線を具体的
なデバイスに適用する例を示したが、具体的なデバイス
以外にも適用可能である。すなわち、第１実施の形態乃
至第３実施の形態によれば、特殊な微細加工によらずに
導電性の超微細な細線を形成できる。したがって、上記
量子細線を高密度のＬＳＩの配線に適用することもでき
るのである。
【０１０２】＜第６実施の形態＞本実施の形態において
は、上記各実施の形態に記載された形成方法によって形
成された量子ドットを用いた発光素子について説明す
る。
【０１０３】図１０は、本実施の形態における発光素子
の断面図である。図１０において、Ｓi基板１１１上に
は絶縁膜１１２,１１３が形成されている。そして、こ
の絶縁膜１１２に段差１１４が形成されおり、この段差
１１４の上縁に沿って半導体の量子ドット１１５が形成
されている。そして、絶縁膜１１３上には透明電極１１
６が形成されている。
【０１０４】この発光素子は、以下のようにして形成さ
れる。先ず、第１実施の形態乃至第３実施の形態の何れ
か１つによって、Ｓi基板１１１上の酸化膜１１２に５n
mの段差１１４を設け、この段差１１４の位置にナノメ
ータサイズの量子ドット１１５を半導体で形成する。さ
らに、ＣＶＤ法によって表面に３０nmの膜厚で絶縁膜１
１３を形成した後、スパッタ法等によってＩＴＯ膜を形
成して透明電極１１６とする。
【０１０５】上記構成を有する発光素子は、上記透明電
極１１６とＳi基板１１１との間に電圧を掛けてトンネ
ル電流を流すことによって、量子ドット１１５に電子が
注入される。その際に、量子ドット１１５は超微粒子で
あるから直接遷移型のバンド構造に変化しており、その
ために電子の遷移が生じて発光するのである。
【０１０６】また、本発光素子はＳi基板１１１上に形
成されている。したがって、光電変換素子のＬＳＩ基板
上への搭載が可能になり、電子回路と光通信回路との融
合を図ることができる。
【０１０７】ここで、上記第４実施の形態〜第６実施の
形態におけるデバイスや配線は、一般的なホトリソグラ
フィ技術,ドライエッチ技術,ロコス法,ＣＶＤ法等から
なるシンプルな工程で行うことができ、特殊な微細加工
技術や複雑な工程を必要とはしない。また、上記デバイ
スにおける上記量子ドットや量子細線の成長位置や大き
さ(太さ)は容易に制御でき、大きさ(太さ)および密度の
高均一性と高再現性とを実現できる。したがって、上記
量子効果素子あるいは単電子素子等のデバイスを従来の
Ｓi系ＬＳＩと同一基板に搭載して融合させることが容
易に可能なのである。
【０１０８】
【発明の効果】以上より明らかなように、請求項１に係
る発明の超微粒子あるいは超細線の形成方法は、段差が
形成された絶縁性基板を作成し、導電性を有する金属あ
るいは半導体の超微粒子あるいは超細線を上記段差の上
縁に沿って選択的に形成するので、上記絶縁性基板上に
おける上記段差の形成位置を制御することによって、上
記超微粒子あるいは超細線の成長位置を所望の位置に設
定できる。
【０１０９】また、請求項２に係る発明の超微粒子ある
いは超細線の形成方法における上記段差は１nm以上であ
るので、上記超微粒子あるいは超細線は上記段差の上縁
に沿って確実に形成できる。
【０１１０】また、請求項３に係る発明の超微粒子ある
いは超細線の形成方法は、上記絶縁性基板の表面に段差
を形成することによって上記段差が形成された絶縁性基
板を得るので、一般的な成膜技術とホトリソグラフィ技
術とドライエッチ技術とによって上記絶縁性基板上に段
差を形成できる。したがって、この発明によれば、上記
絶縁性基板上における段差の形成位置を容易に制御で
き、超微粒子あるいは超細線の成長位置を容易に所望の
位置に設定できる。
【０１１１】また、請求項４に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に段差を形
成した後、上記段差が形成された半導体基板の表面に絶
縁膜を形成することによって、上記段差が形成された絶
縁性基板を得るので、一般的な成膜技術とホトリソグラ
フィ技術とドライエッチ技術や選択酸化技術とによっ
て、上記絶縁性基板上に段差を形成できる。したがっ
て、この発明によれば、上記絶縁性基板上における段差
の形成位置を容易に制御でき、超微粒子あるいは超細線
の成長位置を容易に所望の位置に設定できる。
【０１１２】また、請求項５に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に絶縁膜を
形成した後、上記絶縁膜をパターニングして上記半導体
基板の表面を露出させ、この露出された上記半導体基板
の表面を酸化することによって、上記段差が形成された
絶縁性基板を得るので、一般的な成膜技術とホトリソグ
ラフィ技術とドライエッチ技術とによって、上記絶縁性
基板上に段差を形成できる。したがって、この発明によ
れば、上記絶縁性基板上における段差の形成位置を容易
に制御でき、超微粒子あるいは超細線の成長位置を容易
に所望の位置に設定できる。
【０１１３】また、請求項６に係る発明の超微粒子ある
いは超細線の形成方法は、半導体基板の表面に絶縁膜を
形成した後に、上記絶縁膜をパターニングして上記半導
体基板の表面を露出させ、上記半導体基板の上面全体に
絶縁膜を積層することによって、上記段差が形成された
絶縁性基板を得るので、一般的な成膜技術とホトリソグ
ラフィ技術とドライエッチ技術とによって、上記絶縁性
基板上に段差を形成できる。したがって、この発明によ
れば、上記絶縁性基板上における段差の形成位置を容易
に制御でき、超微粒子あるいは超細線の成長位置を容易
に所望の位置に設定できる。
【０１１４】また、請求項７に係る発明の超微粒子ある
いは超細線の形成方法は、上記段差が形成された絶縁性
基板を反応室内に導入し、この反応室内を一旦１０-6To
rr以下の高真空に排気した後に原料ガスを流し込み、１
０-2Torr以下の上記原料ガス分圧下で上記超微粒子ある
いは超細線を上記段差の上縁のみに気相成長させるの
で、特殊な微細加工技術に因らずに一般的な高真空ＣＶ
Ｄ技術によって、上記段差の上縁に沿って上記超微粒子
あるいは超細線を選択的に形成できる。したがって、反
応室内の真空度,原料ガスの導入量や導入時間,基板温度
等を制御することによって、所望の大きさや太さや密度
の上記超微粒子あるいは超細線を均一に且つ再現性よく
形成できる。さらに、この発明によれば、シンプルな工
程によって上記超微粒子あるいは超細線を形成できるの
で、低コスト,高歩留まり,高生産性を実現できる。
【０１１５】また、請求項８に係る発明の超微粒子ある
いは超細線の形成方法は、上記反応室内に原料ガスを流
す場合のガス流量,ガス流入時間および基板温度の少な
くとも１つを制御することによって、上記超微粒子およ
び超細線の何れかを選択的に形成するので、装置や手順
を変更することなく、上記反応室内に導入する原料ガス
導入流量,導入時間および基板温度の少なくとも１つを
制御するだけの簡単な方法で、上記超微粒子および超細
線の何れかを選択的に形成できる。
【０１１６】また、請求項９に係る発明の超微粒子ある
いは超細線の形成方法は、上記原料ガスとして、Ｓi
Ｈ4，Ｓi2Ｈ6，Ｓi3Ｈ8，ＳiＨ2Ｃl2あるいはＳiＣl4を
用いるので、特殊な微細加工技術に因らずに、一般的な
成膜技術と、一般的なホトリソグラフィ技術やドライエ
ッチ技術や選択酸化技術と、一般的な高真空ＣＶＤ技術
等によって、所望の大きさや太さや密度を有するＳi(半
導体)の超微粒子あるいは超細線を容易に形成できる。
【０１１７】また、請求項１０に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして、Ｇe
Ｈ4,Ｇe2Ｈ6あるいはＧeＦ4を用いるので、特殊な微細
加工技術に因らずに、一般的な成膜技術と、一般的なホ
トリソグラフィ技術やドライエッチ技術や選択酸化技術
と、一般的な高真空ＣＶＤ技術等によって、所望の大き
さや太さや密度を有するＧe(半導体)の超微粒子あるい
は超細線を容易に形成できる。
【０１１８】また、請求項１１に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして、Ｓi
Ｈ4，Ｓi2Ｈ6，Ｓi3Ｈ8，ＳiＨ2Ｃl2あるいはＳiＣl4の
何れかと、ＧeＨ4，Ｇe2Ｈ6あるいはＧeＦ4の何れかと
の混合ガスを用いるので、特殊な微細加工技術に因らず
に、一般的な成膜技術と、一般的なホトリソグラフィ技
術やドライエッチ技術や選択酸化技術と、一般的な高真
空ＣＶＤ技術等によって、所望の大きさや太さや密度を
有するＳiＧeの超微粒子あるいは超細線を容易に形成で
きる。
【０１１９】また、請求項１２に係る発明の超微粒子あ
るいは超細線の形成方法は、上記原料ガスとして有機ア
ルミニウムを用いるので、特殊な微細加工技術に因らず
に、一般的な成膜技術と、一般的なホトリソグラフィ技
術やドライエッチ技術や選択酸化技術と、一般的な高真
空ＣＶＤ技術等によって、所望の大きさや太さや密度を
有するＡl(金属)の超微粒子あるいは超細線を容易に形
成できる。
【０１２０】また、請求項１３に係る発明の半導体素子
は、不揮発性メモリ等の半導体記憶素子における浮遊ゲ
ートとして、請求項１乃至請求項１２の何れか１つに記
載の超微粒子あるいは超細線の形成方法によって形成さ
れた上記超微粒子あるいは超細線を用いるので、上記浮
遊ゲートの蓄積電荷を少なくできる。したがって、この
半導体素子を、上記浮遊ゲートへの少ない注入電荷量で
動作させることができる。すなわち、この発明によれ
ば、消費電力が少ない超高密度で大容量の不揮発性メモ
リを、低コスト,高歩留まり,高生産性で実現できる。
【０１２１】また、請求項１４に係る発明の半導体素子
は、ＭＯＳＦＥＴ等のチャネル領域として、請求項１乃
至請求項１１の何れか１つに記載の超微粒子あるいは超
細線の形成方法によって形成された半導体の超細線を用
いるので、上記チャネル領域は上記超細線の延在方向に
直交する方向に量子化されて１次元伝導を示す。したが
って、この発明によれば、高速で動作するＭＯＳＦＥＴ
を、低コスト,高歩留まり,高生産性で実現できる。
【０１２２】また、請求項１５に係る発明の半導体素子
は、請求項１乃至請求項１１の何れか１つに記載の超微
粒子あるいは超細線の形成方法によって形成された半導
体の超微粒子を絶縁膜で挟み、さらに、上記両絶縁膜を
電極で挟んだ構造を有するので、上記半導体超微粒子は
直接遷移型のバンド構造を有している。そのために、上
記両電極間に電圧を掛けてトンネル電流を流して上記超
微粒子に電子を注入すると、上記超微粒子に電子の遷移
が生じて発光する。つまり、本半導体素子は、発光素子
として機能するのである。さらに、本半導体素子を含む
光電変換素子のＬＳＩ基板上への搭載が可能になる。し
たがって、この発明によれば、電子回路と光通信回路と
の融合を可能にする。
【図面の簡単な説明】
【図１】この発明の超微粒子および超細線の形成方法の
一手順を示す図である。
【図２】図１における段差形成手順とは異なる段差形成
手順を示す図である。
【図３】図１における形成方法によって形成された量子
ドットの走査型電子顕微鏡写真の模式図である。
【図４】図１および図２の段差形成手順とは異なる段差
形成手順を示す図である。
【図５】図１,図２および図４に示す段差形成手順とは
異なる段差形成手順を示す図である。
【図６】図４あるいは図５の段差形成手順を用いて形成
される量子ドットあるいは量子細線を浮遊ゲートに用い
た不揮発性メモリの平面図である。
【図７】図６におけるＡ−Ａ矢視断面図である。
【図８】図６におけるＢ−Ｂ矢視断面図である。
【図９】図１,図２,図４あるいは図５の段差形成手順の
何れかを用いて形成される量子細線をチャネルに用いた
ＭＯＳＦＥＴを示す図である。
【図１０】図１,図２,図４あるいは図５の段差形成手順
の何れかを用いて形成される量子ドットを用いた発光素
子の断面図である。
【図１１】反応ガス分子から薄膜が形成される過程の説
明図である。
【図１２】この発明による量子ドットおよび量子細線の
形成過程の説明図である。
【図１３】従来の量子ドットの製造方法とその量子ドッ
トを用いた単電子トランジスタの説明図である。
【図１４】従来の量子ドットの製造方法とその量子ドッ
トを用いた発光素子の説明図である。
【図１５】従来の量子細線の製造方法の説明図である。
【図１６】図１５に示す製造方法によって形成された量
子細線を用いた素子のドレイン電流のゲート電圧依存性
を示す図である。
【符号の説明】
４１,５１,６１,７１,８１,１１１…Ｓi基板、４３,５
６,６４,７５,８７,１０３,１１４…段差、４４,６２,
７２…ＳiＯ2膜、 ４５…Ｓi結晶粒(量子ドッ
ト)、５２,７４,１１２…酸化膜、 ５３…窒化
膜、５５…ロコス酸化膜、 ８４,１０５
…ソース領域、８５,１０７…ドレイン領域、 ８
６…トンネル絶縁膜、８８,１１５…量子ドット、
８９…コントロールゲート絶縁膜、９０,１０８…
ゲート電極、 ９１,１０４…量子細線、１０１
…絶縁性基板、 １０２,１１３…ゲート
絶縁膜、１０６…チャネル領域、 １１６…
透明電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 29/78 ３０１Ｊ 29/788 ３７１ 29/792 33/00

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板上に導電性を有する金属ある
    いは半導体の超微粒子あるいは超細線を形成する超微粒
    子および超細線の形成方法において、 段差が形成された絶縁性基板を作成し、上記超微粒子あ
    るいは超細線を上記段差の上縁に沿って選択的に形成す
    ることを特徴とする超微粒子あるいは超細線の形成方
    法。
  2. 【請求項２】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差は１nm以上であることを特徴とする超微粒子あ
    るいは超細線の形成方法。
  3. 【請求項３】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、上記絶縁性
    基板の表面に段差を形成することによって行われること
    を特徴とする超微粒子あるいは超細線の形成方法。
  4. 【請求項４】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に段差を形成した後、上記段差が形成された半導
    体基板の表面に絶縁膜を形成することによって行われる
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  5. 【請求項５】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に絶縁膜を形成した後、上記絶縁膜をパターニン
    グして上記半導体基板の表面を露出させ、この露出され
    た上記半導体基板の表面を酸化することによって行われ
    ることを特徴とする超微粒子あるいは超細線の形成方
    法。
  6. 【請求項６】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差が形成された絶縁性基板の作成は、半導体基板
    の表面に絶縁膜を形成した後、上記絶縁膜をパターニン
    グして上記半導体基板の表面を露出させ、上記半導体基
    板の上面全体に絶縁膜を積層することによって行われる
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  7. 【請求項７】 請求項１に記載の超微粒子あるいは超細
    線の形成方法において、 上記段差の上縁に沿った上記超微粒子あるいは超細線の
    選択的形成は、上記段差が形成された絶縁性基板を反応
    室内に導入し、この反応室内を一旦１０-6Torr以下の高
    真空に排気した後原料ガスを流し込み、１０-2Torr以下
    の上記原料ガス分圧下で上記超微粒子あるいは超細線を
    上記段差の上縁のみに気相成長させることによって行わ
    れることを特徴とする超微粒子あるいは超細線の形成方
    法。
  8. 【請求項８】 請求項７に記載の超微粒子あるいは超細
    線の形成方法において、 上記反応室内に原料ガスを流す場合のガス流量,ガス流
    入時間および基板温度の少なくとも１つを制御すること
    によって、上記超微粒子あるいは超細線の何れかを選択
    的に形成することを特徴とする超微粒子あるいは超細線
    の形成方法。
  9. 【請求項９】 請求項７に記載の超微粒子あるいは超細
    線の形成方法において、 上記原料ガスは、モノシラン(ＳiＨ4)，ジシラン(Ｓi2
    Ｈ6)，トリシラン(Ｓi3Ｈ8)，ジクロロシラン(ＳiＨ2Ｃ
    l2)あるいはテトラクロロシラン(ＳiＣl4)であり、シリ
    コンの超微粒子あるいは超細線を形成することを特徴と
    する超微粒子あるいは超細線の形成方法。
  10. 【請求項１０】 請求項７に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは、ゲルマン(ＧeＨ4),ゲルマン(Ｇe2Ｈ6)
    あるいはフッ化ゲルマニウム(ＧeＦ4)であり、ゲルマニ
    ウムの超微粒子あるいは超細線を形成することを特徴と
    する超微粒子あるいは超細線の形成方法。
  11. 【請求項１１】 請求項７に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは、モノシラン(ＳiＨ4)，ジシラン(Ｓi2
    Ｈ6)，トリシラン(Ｓi3Ｈ8)，ジクロロシラン(ＳiＨ2Ｃ
    l2)あるいはテトラクロロシラン(ＳiＣl4)の何れかと、
    ゲルマン(ＧeＨ4),ゲルマン(Ｇe2Ｈ6)あるいはフッ化ゲ
    ルマニウム(ＧeＦ4)の何れかとの混合ガスであり、シリ
    コンゲルマニウムの超微粒子あるいは超細線を形成する
    ことを特徴とする超微粒子あるいは超細線の形成方法。
  12. 【請求項１２】 請求項７に記載の超微粒子あるいは超
    細線の形成方法において、 上記原料ガスは有機アルミニウムであり、アルミニウム
    の超微粒子あるいは超細線を形成することを特徴とする
    超微粒子あるいは超細線の形成方法。
  13. 【請求項１３】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間に設けられたチャネル
    領域と、このチャネル領域に流れるチャネル電流を制御
    するゲート領域と、上記チャネル領域とゲート領域との
    間に配置された浮遊ゲート領域と、この浮遊ゲート領域
    とゲート領域との間に設けられた第１の絶縁膜と、上記
    チャネル領域と浮遊ゲート領域との間に設けられた第２
    絶縁膜を有する半導体記憶素子において、 上記浮遊ゲートとして、請求項１乃至請求項１２の何れ
    か１つに記載の超微粒子あるいは超細線の形成方法によ
    って形成された上記超微粒子あるいは超細線を用いたこ
    とを特徴とする半導体記憶素子。
  14. 【請求項１４】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間に設けられたチャネル
    領域と、このチャネル領域に流れるチャネル電流を制御
    するゲート領域と、上記チャネル領域とゲート領域との
    間に設けられた絶縁膜を有する半導体素子において、 上記チャネル領域として、請求項１乃至請求項１１の何
    れか１つに記載の超微粒子あるいは超細線の形成方法に
    よって形成された半導体の超細線を用いたことを特徴と
    する半導体記憶素子。
  15. 【請求項１５】 請求項１乃至請求項１１の何れか１つ
    に記載の超微粒子あるいは超細線の形成方法によって形
    成された半導体の超微粒子を絶縁膜で挟み、さらに上記
    両絶縁膜を電極で挟んだ構造を有し、両電極間に電圧を
    掛けることによって発光することを特徴とする半導体素
    子。
JP25892197A 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 Pending JPH1197667A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25892197A JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
US09/159,645 US6103600A (en) 1997-09-24 1998-09-24 Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25892197A JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Publications (1)

Publication Number Publication Date
JPH1197667A true JPH1197667A (ja) 1999-04-09

Family

ID=17326896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25892197A Pending JPH1197667A (ja) 1997-09-24 1997-09-24 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Country Status (2)

Country Link
US (1) US6103600A (ja)
JP (1) JPH1197667A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150261A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 電子機能素子
JP2005197724A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc 量子点を用いた非揮発性メモリーの製造方法
KR100659815B1 (ko) * 2002-01-12 2006-12-19 대한민국(충북대학교 나노과학기술연구소) 프로그램 가능한 단전자 소자 제조방법
WO2021251175A1 (ja) * 2020-06-12 2021-12-16 学校法人帝京大学 量子装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869572B2 (ja) * 1999-02-10 2007-01-17 シャープ株式会社 量子細線の製造方法
US6493134B2 (en) * 2000-02-04 2002-12-10 Leica Microsystems Ag Surgical microscope
FR2812763B1 (fr) * 2000-08-04 2002-11-01 St Microelectronics Sa Formation de boites quantiques
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
JP2002076358A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 短チャネルスイッチング素子及びその製造方法
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US6544870B2 (en) * 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
KR100425347B1 (ko) * 2002-04-02 2004-03-30 삼성전자주식회사 나노입자를 이용한 단전자 트랜지스터
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100558287B1 (ko) * 2002-12-10 2006-03-10 한국전자통신연구원 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법
US7602069B2 (en) * 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7718518B2 (en) * 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
KR101023173B1 (ko) * 2009-01-22 2011-03-18 한양대학교 산학협력단 에피택셜 성장 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013683A (en) * 1989-01-23 1991-05-07 The Regents Of The University Of California Method for growing tilted superlattices
US5296719A (en) * 1991-07-22 1994-03-22 Matsushita Electric Industrial Co., Ltd. Quantum device and fabrication method thereof
JP3256091B2 (ja) * 1994-08-23 2002-02-12 株式会社日立製作所 結晶粒の形成方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150261A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 電子機能素子
KR100659815B1 (ko) * 2002-01-12 2006-12-19 대한민국(충북대학교 나노과학기술연구소) 프로그램 가능한 단전자 소자 제조방법
JP2005197724A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc 量子点を用いた非揮発性メモリーの製造方法
WO2021251175A1 (ja) * 2020-06-12 2021-12-16 学校法人帝京大学 量子装置

Also Published As

Publication number Publication date
US6103600A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
JPH1197667A (ja) 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
JP3854731B2 (ja) 微細構造の製造方法
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
KR20050058186A (ko) 탄소 나노튜브의 안정된 합성을 촉진하기 위한 방법 및 구조
US6294399B1 (en) Quantum thin line producing method and semiconductor device
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
JP2004179658A (ja) Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法
JP4116790B2 (ja) シリコン−ゲルマニウム膜の形成方法
KR100790059B1 (ko) 반도체장치, 그 제조방법 및 액정표시장치
JP2001524758A (ja) 単一電子デバイス
KR100783224B1 (ko) 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법
JP4362874B2 (ja) 量子構造体を有する半導体素子とその製造方法
JP3560630B2 (ja) 単一電子素子
CN100594582C (zh) 量子点形成方法
KR100558287B1 (ko) 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법
JP3256091B2 (ja) 結晶粒の形成方法および半導体装置
JP2900588B2 (ja) 結晶物品の形成方法
JPH1145990A (ja) 二次元的に配置された量子素子
JP2002223016A (ja) 量子素子の製造方法
JPH0878669A (ja) 半導体装置および半導体装置の製造方法
JP2692804B2 (ja) 結晶性堆積膜の形成方法
JP3525137B2 (ja) 半導体微粒子集合体の製造方法
JP4309869B2 (ja) 半導体装置およびその製造方法
JP2007158120A (ja) ナノワイヤを用いた電気素子の製造方法及び製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531