[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH118197A - 保守時期検知装置 - Google Patents

保守時期検知装置

Info

Publication number
JPH118197A
JPH118197A JP15976197A JP15976197A JPH118197A JP H118197 A JPH118197 A JP H118197A JP 15976197 A JP15976197 A JP 15976197A JP 15976197 A JP15976197 A JP 15976197A JP H118197 A JPH118197 A JP H118197A
Authority
JP
Japan
Prior art keywords
thin film
thickness
maintenance time
film forming
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15976197A
Other languages
English (en)
Inventor
Takeshi Kawashita
剛 川下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP15976197A priority Critical patent/JPH118197A/ja
Publication of JPH118197A publication Critical patent/JPH118197A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 薄膜形成室の内壁等に付着した生成物の厚さ
を正確に検出することができるようにすることにより、
クリーニング時間を短縮することができるようにする。 【解決手段】 保守時期検知動作においては、制御部1
6は、まず、膜厚の累積加算値を0に設定した後、膜厚
センサ14を使って成膜前の膜厚を検出する。薄膜形成
処理が終了すると、制御部16は、膜厚センサ14を使
って成膜後の膜厚を検出した後、この膜厚から成膜前の
膜厚を引くことにより、今回の薄膜形成処理により形成
された薄膜の厚さを検出する。次に、制御部16は、こ
の膜厚を前回までの膜厚の累積加算値に加算した後、こ
の累積加算値としきい値とを比較することにより、反応
室の保守時期に達したか否かを判定し、達していれば、
その旨を操作部15を介して作業者に報告し、達してい
なければ、次の薄膜形成サイクルで再び同じ処理を実行
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板の表面に薄膜
を形成するための薄膜形成装置において、薄膜形成室の
保守時期を検知する保守時期検知装置に関する。
【0002】
【従来の技術】一般に、半導体装置を製造する場合は、
ウェーハの表面に薄膜を形成する必要がある。この薄膜
を形成する薄膜形成装置としては、例えば、複数の反応
ガスの化学反応を利用して薄膜を形成するCVD(Ch
emical Vaper Deposition)装
置がある。
【0003】このCVD装置においては、薄膜形成処理
によって薄膜形成室、すなわち、反応室の内壁及び排管
内に主または副生成物(以下単に「生成物」という。)
が付着する。この生成物の厚さは、薄膜形成処理を実行
するたびに徐々に大きくなる。生成物の厚さが大きくな
ると、薄膜形成効率等に悪影響を与える。したがって、
CVD装置においては、生成物を除去するための保守を
行う必要がある。この保守を行うためには、保守時期を
検知する必要がある。この検知は、自動的に行うことが
望まれる。
【0004】この要望に応えるために、従来は、薄膜形
成処理の実行回数または反応ガスの累積流量を検出する
ことにより、生成物の厚さを検出し、検出された厚さと
予め定めたしきい値とを比較することにより、保守時期
を検知するようになっていた。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、生成物の厚さを正確に検出することがで
きないため、生成物を除去するための時間(以下「クリ
ーニング時間」という。)を設定する場合、かなりの余
裕を持たせなければならないという問題があった。すな
わち、しきい値によって定められるクリーニング時間よ
りかなり大きめのクリーニング時間を設定しなければな
らないという問題があった。これにより、従来は、生成
物のクリーニング時間が長くなり、薄膜形成装置の稼働
率が低下するとともに、クリーニングガスの使用量が多
くなるという問題を招いていた。
【0006】そこで、本発明は、薄膜形成室の内壁等に
付着した生成物の厚さを正確に検出することができるよ
うにすることにより、クリーニング時間を短縮すること
ができる保守時期検知装置を提供することを目的とす
る。
【0007】
【課題を解決するための手段】上記課題を解決するため
に本発明に係る保守時期検知装置は、基板に薄膜を形成
する薄膜形成処理が実行されるたびにこの薄膜形成処理
によって形成された薄膜の厚さを検出する膜厚検出手段
と、この膜厚検出手段により検出された複数の膜厚を累
積加算する累積加算手段と、この累積加算手段の加算値
と予め定めたしきい値とを比較することにより保守時期
を検知する保守時期検知手段とを備えたことを特徴とす
る。
【0008】この保守時期検知装置では、薄膜形成処理
が実行されるたびにこの薄膜形成処理によって形成され
た薄膜の厚さが膜厚検出手段により検出される。この膜
厚検出検出手段により検出された複数の膜厚は、累積加
算手段により累積加算される。この累積加算値は、保守
時期検知手段により予め定めたしきい値と比較される。
これにより、薄膜形成室の保守時期が検知される。
【0009】このような構成においては、薄膜形成室の
内壁等に付着した生成物の厚さを正確に検出することが
できる。これは、薄膜形成処理によって基板の表面に形
成される薄膜の厚さと薄膜形成室の内壁等に形成される
生成物の厚さとが基板の表面の温度や薄膜形成室の内壁
等の温度によって決定されるからである。これにより、
例えば、ホットウォール式反応炉を用いる場合のように
基板の表面の温度と薄膜形成室の内壁等の温度とが同じ
場合は、薄膜形成処理によって基板の表面に形成された
薄膜の厚さを検出することにより、薄膜形成室の内壁等
に形成される生成物の厚さを正確に知ることができる。
また、コールドウォール式反応炉を用いる場合のように
基板の表面の温度と薄膜形成室の内壁等の温度とが異な
る場合は、予め両者の温度差を調べておくことにより、
薄膜形成処理によって基板の表面に形成された薄膜の厚
さに基づいて薄膜形成室の内壁等に形成された生成物の
厚さを正確に推測することができる。その結果、上記の
ような構成によれば、クリーニング時間の余裕を減少さ
せることができるので、クリーニング時間を短縮するこ
とができる。これにより、薄膜形成装置の稼働率を高め
ることができるとともに、クリーニングガスの使用量を
低減することができる。
【0010】
【実施の形態】以下、図面を参照しながら、本発明の実
施の形態を詳細に説明する。
【0011】図1は、本発明の一実施の形態に係る保守
時期検知装置の構成を示すブロック図である。なお、図
には、本発明の保守時期検知装置を備えたCVD装置全
体のの構成を示す。
【0012】図1に示すCVD装置は、少なくとも1個
のプロセスモジュール11(1),11(2),…と、
少なくとも1個のカセットモジュール12(1),12
(2),…と、トランスファモジュール13と、膜厚セ
ンサ14と、操作部15と、制御部16とを有する。
【0013】プロセスモジュール11(1),11
(2),…は、それぞれ反応室を有し、複数の反応ガス
の化学反応によってウェーハの表面に薄膜を形成する機
能を有する。カセットモジュール12(1),12
(2),…,12(N)は、作業者またはCVD装置の
外部に設けられたウェーハ搬送装置(AGV)との間
で、ウェーハの受渡しをする機能を有する。トランスフ
ァモジュール13は、プロセスモジュール11(1),
11(2),…とカセットモジュール12(1),12
(2),…との間で、ウェーハを搬送する機能を有す
る。
【0014】膜厚センサ14は、ウェーハの表面に形成
された薄膜の厚さを検出する機能を有する。操作部15
は、作業者がCVD装置に各種情報を入力するための入
力部としての機能とCVD装置が作業者に各種情報を出
力するための出力部としての機能とを有する。制御部1
6は、プロセスモジュール11(1),11(2),…
と、カセットモジュール12(1),12(2),…
と、トランスファモジュール13と、膜厚センサ14の
動作を制御、監視する機能と、ウェーハの搬送を制御す
る機能と、障害の発生を処理する機能等を有する。
【0015】なお、図1において、実線はウェーハの流
れを示し、破線は制御情報やデータの流れを示す。
【0016】上記構成において、動作を説明する。ま
ず、ウェーハの表面に薄膜を形成する薄膜形成動作を説
明する。
【0017】この薄膜形成動作においては、まず、作業
者またはウェーハ搬送装置によりカセットモジュール1
2(1),12(2),…にウェーハが搬入される。こ
の搬入処理が終了すると、トランスファモジュール13
によりカセットモジュール12(1),12(2),…
からプロセスモジュール11(1),11(2),…の
反応室にウェーハが搬入される。
【0018】この搬入処理が終了すると、ウェーハの表
面に薄膜を形成する処理が実行される。この薄膜形成処
理が終了すると、薄膜の形成されたウェーハがトランス
ファモジュール13によりプロセスモジュール11
(1),11(2),…の反応室からカセットモジュー
ル12(1),12(2),…に搬出される。この搬出
処理が終了すると、作業者またはウェーハ搬送装置によ
りカセットモジュール12(1),12(2),…から
ウェーハが搬出される。
【0019】以上が薄膜形成動作である。なお、この動
作は、操作部15から入力された情報等に基づいて制御
部16により制御される。また、この薄膜形成動作の結
果等は、制御部16によって操作部15を介して作業者
に報告される。
【0020】次に、図2を参照しながら、本発明の特徴
する保守時期検知動作を説明する。図2は、この保守時
期検知動作を制御するための制御部16の処理を示すフ
ローチャートである。
【0021】図2に示す処理においては、制御部16
は、まず、膜厚の累積加算値(以下「累積膜厚」とい
う。)ΣDを0に設定する(ステップS11)。次に、
制御部16は、成膜前の膜厚D1を測定する(ステップ
S12)。すなわち、プロセスモジュール11(1),
11(2),…の反応室に搬入されるウェーハの表面に
すでに形成されている薄膜の厚さD1を測定する。この
測定は、膜厚センサ14を使って行われる。このあと、
反応室に搬入されたウェーハの表面に薄膜を形成する処
理が実行される。
【0022】この処理が終了すると、制御部16は、成
膜後の膜厚D2を測定する(ステップS13)。すなわ
ち、プロセスモジュール11(1),11(2),…の
反応室から搬出されるウェーハの表面に形成された薄膜
の厚さD2を測定する。この測定も、膜厚センサ14を
使って行われる。次に、制御部16は、成膜後の膜厚D
2から成膜前の膜厚D1を引くことにより、今回の薄膜
形成処理により形成された薄膜の厚さΔDを検出する
(ステップS14)。
【0023】次に、制御部16は、前回までの累積膜厚
ΣDに今回の膜厚ΔDを加算する(ステップS15)。
次に、制御部16は、ステップS15で求められた累積
膜厚ΣDが予め定めたしきい値(以下「保守実行膜厚」
という。)TH以上になったか否かを判定する(ステッ
プS16)。保守実行膜厚THは、例えば、操作部15
を使って作業者により設定される。
【0024】累積膜厚ΣDが保守実行膜厚THより小さ
い場合(ΣD<TH)、制御部16は、ステップS12
に戻る。これにより、次のウェーハに対して、再び、上
述した処理が実行される。これに対し、累積膜厚ΣDが
保守実行膜厚TH以上になると(ΣD≧TH)、制御部
16は、反応室の保守時期に達した旨を作業者に報告す
る(ステップS17)。この報告は、操作部15を介し
て行われる。これにより、プロセスモジュール11
(1),11(2),…の反応室の保守が行われる。
【0025】このあと、制御部16は、反応室の保守が
終了したか否かを判定する(ステップS18)。この保
守が終了しなければ、制御部16は、ステップS12に
戻り、終了すると、ステップS11に戻る。これによ
り、累積膜厚ΣDが0に設定され、再び上述した処理が
実行される。以上が本発明の特徴とする保守時期検知動
作である。
【0026】(1)以上詳述した本実施の形態によれ
ば、各薄膜形成処理が実行されるたびに(各薄膜形成サ
イクルごとに)、この薄膜形成処理により形成された薄
膜の厚さΔDを検出し、この膜厚ΔDを各薄膜形成処理
が実行されるたびに累積加算することにより、反応室の
内壁等に付着した生成物の厚さを検出するようにしたの
で、この生成物の厚さを正確に検出することができる。
これは、薄膜形成処理によって基板の表面に形成される
薄膜の厚さと薄膜形成室の内壁等に形成される生成物の
厚さとが基板の表面の温度や薄膜形成室の内壁等の温度
によって決定されるからである。これにより、例えば、
ホットウォール式反応炉を用いる場合のように基板の表
面の温度と薄膜形成室の内壁等の温度とが同じ場合は、
薄膜形成処理によって基板の表面に形成された薄膜の厚
さを検出することにより、薄膜形成室の内壁等に形成さ
れる生成物の厚さを正確に知ることができる。また、コ
ールドウォール式反応炉を用いる場合のように基板の表
面の温度と薄膜形成室の内壁等の温度とが異なる場合
は、予め両者の温度差を調べておくことにより、薄膜形
成処理によって基板の表面に形成された薄膜の厚さに基
づいて薄膜形成室の内壁等に形成された生成物の厚さを
正確に推測することができる。その結果、上記のような
構成によれば、クリーニング時間の余裕を減少させるこ
とができるので、クリーニング時間を短縮することがで
きる。これにより、薄膜形成装置の稼働率を高めること
ができるとともに、クリーニングガスの使用量を低減す
ることができる。
【0027】これを図3を参照しながら説明する。図3
は、従来の保守時期検知動作と本実施の形態の保守時期
検知動作とを比較して示す特性図である。
【0028】図において、横軸は、時間を示し、縦軸
は、反応室の内壁等に付着した生成物の厚さDとクリー
ニング時間CTとを示す。また、破線は、従来の保守時
期検知装置を用いた場合の生成物の厚さDの推移を示
し、一点鎖線は、本実施の形態の保守時期検知装置を用
いた場合の生成物の厚さDの推移を示す。また、Ta
1,Ta2,Ta3,…は、従来の保守時期検知装置に
より検知された保守時期を示し、Tb1,Tb2,Tb
3,…は、本実施の形態の保守時期検知装置により検知
された保守時期を示す。
【0029】図示のごとく、従来の保守時期検知装置で
は、検知した各保守時期Tan(n=1,2,3,…)
ごとに、生成物の厚さDが大きく変動する。具体的に
は、生成物の厚さDは、保守実行膜厚THの±10%程
度変動する。このため、従来は、クリーニング時間CT
として、少なくとも保守実行膜厚THと同じ厚さの生成
物を除去するのに必要なのクリーニング時間CT0にそ
の10%分の余裕を加えた時間を設定しなければならな
かった。
【0030】これに対し、本実施の形態の保守時期検知
装置では、検知した各保守時期Tbnごとに、生成物の
厚さDがほぼ一定である。具体的には、生成物の厚さD
は、{(ΔD×100)/TH}%程度しか変動しな
い。このため、本実施の形態は、クリーニング時間CT
として、少なくとも上述したCT0に{(ΔD×10
0)/TH}%分の余裕を加えた時間を設定すればよ
い。
【0031】これにより、本実施の形態では、クリーニ
ング時間CTの余裕を例えば従来の10分の1に減少さ
せることができる。その結果、本実施の形態では、クリ
ーニング時間CTを短縮することができる。図3の例で
は、従来のクリーニング時間CTの余裕をCT0の10
%とし、本実施の形態のクリーニング時間の余裕をCT
0の1%とすると、1回当りのクリーニング時間を割合
にして9%、時間にして4分30秒短縮することができ
る。
【0032】(2)また、本実施の形態によれば、膜厚
の累積加算処理(図2のステップS15)と保守時期の
検知処理(図2のステップS16)とを各薄膜形成処理
が実行されるたびに(各薄膜形成サイクルごとに)実行
するようにしたので、各薄膜形成サイクルにおける保守
時期検知動作を同じにすることができる。これにより、
保守時期検知装置の構成(主に、制御部16の処理プロ
グラムの構成)を簡単化することができるとともに、C
T0の変更等に容易に対処することができる。
【0033】以上、本発明の一実施の形態を詳細に説明
したが、本発明は、上述した実施の形態に限定されるも
のではない。
【0034】(1)例えば、先の実施の形態では、膜厚
の累積加算処理(図2のステップS15)と保守時期の
検知処理(図2のステップS16)とを各薄膜形成サイ
クルごとに実行する場合を説明した。しかしながら、本
発明では、少なくとも保守時期の検知処理を複数の薄膜
形成サイクルごとに実行するようにしてもよい。
【0035】このような構成によれば、各薄膜形成サイ
クルごとに保守時期の検知処理等を行う必要がないの
で、保守時期検知動作の動作時間を全体として短縮する
ことができる。但し、この場合、保守時期の検知精度の
低下が問題になる。しかし、これは、最初は保守時期の
検知処理等の実行サイクルを長くし、徐々にこれを短く
していくようにすることにより解決することができる。
【0036】(2)また、先の実施の形態では、本発明
をCVD装置の保守時期検知装置に適用する場合を説明
した。しかしながら、本発明は、CVD装置以外の薄膜
形成装置の保守時期検知装置にも適用することができ
る。例えば、本発明は、物理的な変化を利用して薄膜を
形成する薄膜形成装置の保守時期検知装置にも適用する
ことができる。
【0037】(3)また、先の実施の形態では、本発明
を半導体装置のウェーハの表面に薄膜を形成する薄膜形
成装置の保守時期検知装置に適用する場合を説明した。
しかしながら、本発明は、半導体装置のウェーハ以外の
基板の表面に薄膜を形成する薄膜形成装置の保守時期検
知装置にも適用することができる。例えば、液晶表示装
置のガラス基板の表面に薄膜を形成する薄膜形成装置の
保守時期検知装置にも適用することができる。
【0038】(4)このほかにも、本発明はその要旨を
逸脱しない範囲で種々様々変形実施可能なことは勿論で
ある。
【0039】
【発明の効果】以上詳述したように本発明によれば、各
薄膜形成処理が実行されるたびにこの薄膜形成処理によ
り形成された薄膜の厚さを検出し、この膜厚検出処理に
より検出される複数の膜厚を累積加算することにより、
薄膜形成室の内壁等に付着した生成物の厚さを検出する
ようにしたので、この厚さを正確に検出することができ
る。これにより、生成物のクリーニング時間に含める余
裕を減少させることができるので、生成物のクリーニン
グ時間を短縮することができる。その結果、薄膜形成装
置の稼働率を高めることができるとともに、クリーニン
グガスの使用量を低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る保守時期検知装置
を備えた薄膜形成装置の構成を示すブロック図である。
【図2】本発明の一実施の形態に係る保守時期検知装置
の動作を説明するためのもので、特に、制御部の処理を
示すフローチャートである。
【図3】本発明の一実施の形態に係る保守時期検知装置
の効果を説明するための特性図である。
【符号の説明】
11(1),11(2),…,11(M)…プロセスモ
ジュール、12(1),12(2),…,12(N)…
カセットモジュール、13…トランスファモジュール、
14…膜厚センサ、15…操作部、16…制御部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面に薄膜を形成するための薄膜
    形成室の保守時期を検知する保守時期検知装置におい
    て、 前記基板の表面に前記薄膜を形成する薄膜形成処理が実
    行されるたびに、この薄膜形成処理によって形成された
    前記薄膜の厚さを検出する膜厚検出手段と、 この膜厚検出手段により検出された複数の膜厚を累積加
    算する累積加算手段と、 この累積加算手段の累積加算値と予め定めたしきい値と
    を比較することにより、前記薄膜形成室の保守時期を検
    知する保守時期検知手段とを備えたことを特徴とする保
    守時期検知装置。
JP15976197A 1997-06-17 1997-06-17 保守時期検知装置 Pending JPH118197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15976197A JPH118197A (ja) 1997-06-17 1997-06-17 保守時期検知装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15976197A JPH118197A (ja) 1997-06-17 1997-06-17 保守時期検知装置

Publications (1)

Publication Number Publication Date
JPH118197A true JPH118197A (ja) 1999-01-12

Family

ID=15700698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15976197A Pending JPH118197A (ja) 1997-06-17 1997-06-17 保守時期検知装置

Country Status (1)

Country Link
JP (1) JPH118197A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057111A (ja) * 2000-08-14 2002-02-22 Hitachi Kokusai Electric Inc 基板処理装置
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003073840A (ja) * 2001-09-06 2003-03-12 Tokyo Electron Ltd 成膜装置及びその累積膜厚の管理方法
JP2003158080A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体製造装置、半導体製造装置における堆積物除去方法、および半導体装置の製造方法
KR101001309B1 (ko) 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057111A (ja) * 2000-08-14 2002-02-22 Hitachi Kokusai Electric Inc 基板処理装置
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003073840A (ja) * 2001-09-06 2003-03-12 Tokyo Electron Ltd 成膜装置及びその累積膜厚の管理方法
JP2003158080A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 半導体製造装置、半導体製造装置における堆積物除去方法、および半導体装置の製造方法
KR101001309B1 (ko) 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Similar Documents

Publication Publication Date Title
US7682843B2 (en) Semiconductor fabrication system, and flow rate correction method and program for semiconductor fabrication system
KR101443488B1 (ko) 처리 장치 및 밸브 동작 확인 방법
EP1845553B1 (en) Semiconductor manufacturing apparatus, abnormality detection in such semiconductor manufacturing apparatus, method for specifying abnormality cause or predicting abnormality, and recording medium wherein computer program for executing such method is recorded
US6778873B1 (en) Identifying a cause of a fault based on a process controller output
US6654698B2 (en) Systems and methods for calibrating integrated inspection tools
JP6594931B2 (ja) 基板処理装置、監視プログラム及び半導体装置の製造方法
US10860005B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
US8122848B2 (en) Film forming apparatus, manufacturing management system and method of manufacturing semiconductor devices
JPH118197A (ja) 保守時期検知装置
US20160307784A1 (en) Substrate processing system
US20220310413A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US7166480B2 (en) Particle control device and particle control method for vacuum processing apparatus
CN112740358B (zh) 基板处理装置、半导体装置的制造方法以及记录介质
KR20060120438A (ko) 플라즈마 공정의 비정상적 작동을 검출하는 방법
KR101414427B1 (ko) 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치
JP2006228911A (ja) 半導体製造装置、コンピュータプログラム及び記憶媒体
US20220259729A1 (en) Deposition system and deposition method
JP2006157029A (ja) 半導体装置の製造システム
US7122096B2 (en) Method and apparatus for processing semiconductor
US6988225B1 (en) Verifying a fault detection result based on a process control state
JPH08288258A (ja) エッチング終点判定方法並びにドライエッチング方法及びその装置
JP2933074B2 (ja) 気相成長装置及びクリーニング方法
JP2001351868A (ja) 半導体製造装置
JPH0521365A (ja) 半導体装置の製造方法
TWI679721B (zh) 基板處理裝置、基板處理方法及記錄有基板處理程式的記錄媒體

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040601

A977 Report on retrieval

Effective date: 20050228

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050322

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A02