JPH1174789A - Ａ／ｄコンバータ測定装置 - Google Patents
Ａ／ｄコンバータ測定装置Info
- Publication number
- JPH1174789A JPH1174789A JP23437797A JP23437797A JPH1174789A JP H1174789 A JPH1174789 A JP H1174789A JP 23437797 A JP23437797 A JP 23437797A JP 23437797 A JP23437797 A JP 23437797A JP H1174789 A JPH1174789 A JP H1174789A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- error
- output
- transition voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータの積分非直線性誤差および
／または微分非直線性誤差を正確に測定できるＡ／Ｄコ
ンバータ測定装置を提供する。 【解決手段】 Ａ／Ｄコンバータの積分非直線性誤差お
よび／または微分非直線性誤差を測定するＡ／Ｄコンバ
ータ測定装置であって、測定対象としてのＡ／Ｄコンバ
ータ１５に入力電圧を供給し、その入力電圧を可変させ
るＤ／Ａコンバータ１と、Ｄ／Ａコンバータ１から供給
される入力電圧とＡ／Ｄコンバータ１５の出力コードと
の関係に基づいて、Ａ／Ｄコンバータ１５のゼロトラン
ジション電圧とフルトランジション電圧とを判断し、そ
れらの値とＡ／Ｄコンバータ１５のビット数とから、Ａ
／Ｄコンバータ１５の出力コード毎に、積分非直線性誤
差および／または微分非直線性誤差を演算するＣＰＵ５
を備えた。
／または微分非直線性誤差を正確に測定できるＡ／Ｄコ
ンバータ測定装置を提供する。 【解決手段】 Ａ／Ｄコンバータの積分非直線性誤差お
よび／または微分非直線性誤差を測定するＡ／Ｄコンバ
ータ測定装置であって、測定対象としてのＡ／Ｄコンバ
ータ１５に入力電圧を供給し、その入力電圧を可変させ
るＤ／Ａコンバータ１と、Ｄ／Ａコンバータ１から供給
される入力電圧とＡ／Ｄコンバータ１５の出力コードと
の関係に基づいて、Ａ／Ｄコンバータ１５のゼロトラン
ジション電圧とフルトランジション電圧とを判断し、そ
れらの値とＡ／Ｄコンバータ１５のビット数とから、Ａ
／Ｄコンバータ１５の出力コード毎に、積分非直線性誤
差および／または微分非直線性誤差を演算するＣＰＵ５
を備えた。
Description
【０００１】
【発明の属する技術分野】本願発明は、Ａ／Ｄコンバー
タの特性を測定するＡ／Ｄコンバータ測定装置に関す
る。
タの特性を測定するＡ／Ｄコンバータ測定装置に関す
る。
【０００２】
【従来の技術】従来のＡ／Ｄコンバータ測定装置は、図
４に示すように、基準Ｄ／Ａコンバータ２１，２２、お
よび演算増幅器２３を備えており、測定対象としてのＡ
／Ｄコンバータ２５を基準Ｄ／Ａコンバータ２１と基準
Ｄ／Ａコンバータ２２との間に接続する構成であった。
このＡ／Ｄコンバータ測定装置においては、ＬＳＩテス
タからの入力データが基準Ｄ／Ａコンバータ２１により
アナログ電圧に変換され、そのアナログ電圧がＡ／Ｄコ
ンバータ２５によりディジタルデータに変換され、その
ディジタルデータが基準Ｄ／Ａコンバータ２２によりア
ナログ電圧に変換されて、そのアナログ電圧と基準Ｄ／
Ａコンバータ２１からのアナログ電圧との差が差動アン
プを構成する演算増幅器２３により増幅されて、積分非
直線性誤差として出力される。Ａ／Ｄコンバータ２５の
測定に際しては、基準Ｄ／Ａコンバータ２１がたとえば
１２ビットの場合、ＬＳＩテスタからの入力データを０
００（Ｈ）からＦＦＦ（Ｈ）まで順次変化させ、そのと
きの基準Ｄ／Ａコンバータ２１の出力と基準Ｄ／Ａコン
バータ２２の出力との差をモニタする。
４に示すように、基準Ｄ／Ａコンバータ２１，２２、お
よび演算増幅器２３を備えており、測定対象としてのＡ
／Ｄコンバータ２５を基準Ｄ／Ａコンバータ２１と基準
Ｄ／Ａコンバータ２２との間に接続する構成であった。
このＡ／Ｄコンバータ測定装置においては、ＬＳＩテス
タからの入力データが基準Ｄ／Ａコンバータ２１により
アナログ電圧に変換され、そのアナログ電圧がＡ／Ｄコ
ンバータ２５によりディジタルデータに変換され、その
ディジタルデータが基準Ｄ／Ａコンバータ２２によりア
ナログ電圧に変換されて、そのアナログ電圧と基準Ｄ／
Ａコンバータ２１からのアナログ電圧との差が差動アン
プを構成する演算増幅器２３により増幅されて、積分非
直線性誤差として出力される。Ａ／Ｄコンバータ２５の
測定に際しては、基準Ｄ／Ａコンバータ２１がたとえば
１２ビットの場合、ＬＳＩテスタからの入力データを０
００（Ｈ）からＦＦＦ（Ｈ）まで順次変化させ、そのと
きの基準Ｄ／Ａコンバータ２１の出力と基準Ｄ／Ａコン
バータ２２の出力との差をモニタする。
【０００３】また、別の従来のＡ／Ｄコンバータ測定装
置として、図５に示すように、基準Ｄ／Ａコンバータ３
１、ディジタルコンパレータ３２、および基準Ａ／Ｄコ
ンバータ３３を備え、測定対象としてのＡ／Ｄコンバー
タ３５を基準Ｄ／Ａコンバータ３１とディジタルコンパ
レータ３２との間に接続する構成のものが知られてい
る。このＡ／Ｄコンバータ測定装置においては、ＬＳＩ
テスタからの入力データが基準Ｄ／Ａコンバータ３１に
よりアナログ電圧に変換され、そのアナログ電圧がＡ／
Ｄコンバータ３５によりディジタルデータに変換される
とともに、基準Ａ／Ｄコンバータ３３によりディジタル
データに変換され、それらディジタルデータがディジタ
ルコンパレータ３２により比較され、積分非直線性誤差
が出力される。Ａ／Ｄコンバータ３５の測定に際して
は、基準Ｄ／Ａコンバータ３１がたとえば１２ビットの
場合、ＬＳＩテスタからの入力データを０００（Ｈ）か
らＦＦＦ（Ｈ）まで順次変化させ、そのときのＡ／Ｄコ
ンバータ３５の出力と基準Ａ／Ｄコンバータ３３の出力
との差をモニタする。
置として、図５に示すように、基準Ｄ／Ａコンバータ３
１、ディジタルコンパレータ３２、および基準Ａ／Ｄコ
ンバータ３３を備え、測定対象としてのＡ／Ｄコンバー
タ３５を基準Ｄ／Ａコンバータ３１とディジタルコンパ
レータ３２との間に接続する構成のものが知られてい
る。このＡ／Ｄコンバータ測定装置においては、ＬＳＩ
テスタからの入力データが基準Ｄ／Ａコンバータ３１に
よりアナログ電圧に変換され、そのアナログ電圧がＡ／
Ｄコンバータ３５によりディジタルデータに変換される
とともに、基準Ａ／Ｄコンバータ３３によりディジタル
データに変換され、それらディジタルデータがディジタ
ルコンパレータ３２により比較され、積分非直線性誤差
が出力される。Ａ／Ｄコンバータ３５の測定に際して
は、基準Ｄ／Ａコンバータ３１がたとえば１２ビットの
場合、ＬＳＩテスタからの入力データを０００（Ｈ）か
らＦＦＦ（Ｈ）まで順次変化させ、そのときのＡ／Ｄコ
ンバータ３５の出力と基準Ａ／Ｄコンバータ３３の出力
との差をモニタする。
【０００４】しかし、上記のような従来のＡ／Ｄコンバ
ータ測定装置では、測定対象であるＡ／Ｄコンバータ２
５，３５の入力と出力との差をアナログ電圧あるいはデ
ィジタルデータとして比較し、その結果を出力するだけ
であるので、個々のＡ／Ｄコンバータ２５，３５のゼロ
トランジション電圧およびフルトランジション電圧を測
定できなかった。このため、測定すべきＡ／Ｄコンバー
タ２５，３５の代表的なゼロトランジション電圧および
フルトランジション電圧を予め決定しておき、そのゼロ
トランジション電圧およびフルトランジション電圧に合
わせて基準Ｄ／Ａコンバータ２１，２２，３１や基準Ａ
／Ｄコンバータ３３のゼロトランジション電圧およびフ
ルトランジション電圧を調整していた。したがって、現
実の測定対象である個々のＡ／Ｄコンバータ２５，３５
のゼロトランジション電圧およびフルトランジション電
圧が代表的な値からずれており、理想的な入出力関係を
表す理想直線の傾きが代表的な値と異なる場合、正確な
積分非直線性誤差を測定することができなかった。しか
も、基準Ｄ／Ａコンバータ２１，２２，３１や基準Ａ／
Ｄコンバータ３３の入出力特性の非線型性、あるいは雰
囲気温度の変化などによる特性変化が、そのまま測定結
果に誤差として表れてしまう。この結果、測定したＡ／
Ｄコンバータ２５，３５が良品であるにも係わらず不良
品であると判定して、歩留りの低下を招くことがあっ
た。
ータ測定装置では、測定対象であるＡ／Ｄコンバータ２
５，３５の入力と出力との差をアナログ電圧あるいはデ
ィジタルデータとして比較し、その結果を出力するだけ
であるので、個々のＡ／Ｄコンバータ２５，３５のゼロ
トランジション電圧およびフルトランジション電圧を測
定できなかった。このため、測定すべきＡ／Ｄコンバー
タ２５，３５の代表的なゼロトランジション電圧および
フルトランジション電圧を予め決定しておき、そのゼロ
トランジション電圧およびフルトランジション電圧に合
わせて基準Ｄ／Ａコンバータ２１，２２，３１や基準Ａ
／Ｄコンバータ３３のゼロトランジション電圧およびフ
ルトランジション電圧を調整していた。したがって、現
実の測定対象である個々のＡ／Ｄコンバータ２５，３５
のゼロトランジション電圧およびフルトランジション電
圧が代表的な値からずれており、理想的な入出力関係を
表す理想直線の傾きが代表的な値と異なる場合、正確な
積分非直線性誤差を測定することができなかった。しか
も、基準Ｄ／Ａコンバータ２１，２２，３１や基準Ａ／
Ｄコンバータ３３の入出力特性の非線型性、あるいは雰
囲気温度の変化などによる特性変化が、そのまま測定結
果に誤差として表れてしまう。この結果、測定したＡ／
Ｄコンバータ２５，３５が良品であるにも係わらず不良
品であると判定して、歩留りの低下を招くことがあっ
た。
【０００５】また、ゼロトランジション電圧およびフル
トランジション電圧ばかりでなく、微分非直線性誤差を
測定することもできなかった。
トランジション電圧ばかりでなく、微分非直線性誤差を
測定することもできなかった。
【０００６】なお、ゼロトランジション電圧とは、Ａ／
Ｄコンバータがたとえば８ビットの場合、その出力コー
ドが００（Ｈ）から０１（Ｈ）に変化したときのアナロ
グ入力電圧であり、フルトランジション電圧とは、Ａ／
Ｄコンバータがたとえば８ビットの場合、その出力コー
ドがＦＥ（Ｈ）からＦＦ（Ｈ）に変化したときのアナロ
グ入力電圧である。（Ｈ）はその前の数値が１６進数で
あることを表している。また、積分非直線性誤差とは、
図６に示すように、ディジタル出力コードに対するアナ
ログ入力電圧が、理想直線からどれだけずれているかを
表すものであって、微分非直線性誤差とは、図７に示す
ように、ディジタル出力コードに対するアナログ入力電
圧のステップ幅が、理想のステップ幅からどれだけずれ
ているかを表すものである。理想のステップ幅とは、最
小分解能すなわち１ＬＳＢのことであり、下記数式１ま
たは下記数式２により算出される。下記数式１または下
記数式２において、ｎはＡ／Ｄコンバータ１５のビット
数である。
Ｄコンバータがたとえば８ビットの場合、その出力コー
ドが００（Ｈ）から０１（Ｈ）に変化したときのアナロ
グ入力電圧であり、フルトランジション電圧とは、Ａ／
Ｄコンバータがたとえば８ビットの場合、その出力コー
ドがＦＥ（Ｈ）からＦＦ（Ｈ）に変化したときのアナロ
グ入力電圧である。（Ｈ）はその前の数値が１６進数で
あることを表している。また、積分非直線性誤差とは、
図６に示すように、ディジタル出力コードに対するアナ
ログ入力電圧が、理想直線からどれだけずれているかを
表すものであって、微分非直線性誤差とは、図７に示す
ように、ディジタル出力コードに対するアナログ入力電
圧のステップ幅が、理想のステップ幅からどれだけずれ
ているかを表すものである。理想のステップ幅とは、最
小分解能すなわち１ＬＳＢのことであり、下記数式１ま
たは下記数式２により算出される。下記数式１または下
記数式２において、ｎはＡ／Ｄコンバータ１５のビット
数である。
【０００７】
【数１】
【０００８】
【数２】
【０００９】
【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、Ａ／Ｄコンバータの積分非直線
性誤差および／または微分非直線性誤差を正確に測定で
きるＡ／Ｄコンバータ測定装置を提供することを、その
課題とする。
出されたものであって、Ａ／Ｄコンバータの積分非直線
性誤差および／または微分非直線性誤差を正確に測定で
きるＡ／Ｄコンバータ測定装置を提供することを、その
課題とする。
【００１０】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１１】本願発明の第１の側面によれば、Ａ／Ｄコ
ンバータの積分非直線性誤差および／または微分非直線
性誤差を測定するＡ／Ｄコンバータ測定装置であって、
測定対象としてのＡ／Ｄコンバータに入力電圧を供給
し、その入力電圧を可変させる入力電圧供給手段と、入
力電圧供給手段から供給される入力電圧とＡ／Ｄコンバ
ータの出力コードとの関係に基づいて、Ａ／Ｄコンバー
タのゼロトランジション電圧とフルトランジション電圧
とを判断し、それらの値とＡ／Ｄコンバータのビット数
とから、Ａ／Ｄコンバータの出力コード毎に、積分非直
線性誤差および／または微分非直線性誤差を演算する誤
差演算手段を備えたことを特徴とする、Ａ／Ｄコンバー
タ測定装置が提供される。
ンバータの積分非直線性誤差および／または微分非直線
性誤差を測定するＡ／Ｄコンバータ測定装置であって、
測定対象としてのＡ／Ｄコンバータに入力電圧を供給
し、その入力電圧を可変させる入力電圧供給手段と、入
力電圧供給手段から供給される入力電圧とＡ／Ｄコンバ
ータの出力コードとの関係に基づいて、Ａ／Ｄコンバー
タのゼロトランジション電圧とフルトランジション電圧
とを判断し、それらの値とＡ／Ｄコンバータのビット数
とから、Ａ／Ｄコンバータの出力コード毎に、積分非直
線性誤差および／または微分非直線性誤差を演算する誤
差演算手段を備えたことを特徴とする、Ａ／Ｄコンバー
タ測定装置が提供される。
【００１２】好ましい実施の形態によれば、誤差演算手
段は、ゼロトランジション電圧とフルトランジション電
圧とを用いてＡ／Ｄコンバータの理想的な入出力関係を
表す理想直線の傾きを演算し、その理想直線の傾きに基
づいて、Ａ／Ｄコンバータの出力コード毎に積分非直線
性誤差を演算する。
段は、ゼロトランジション電圧とフルトランジション電
圧とを用いてＡ／Ｄコンバータの理想的な入出力関係を
表す理想直線の傾きを演算し、その理想直線の傾きに基
づいて、Ａ／Ｄコンバータの出力コード毎に積分非直線
性誤差を演算する。
【００１３】別の好ましい実施の形態によれば、誤差演
算手段は、Ａ／Ｄコンバータのビット数とゼロトランジ
ション電圧およびフルトランジション電圧とを用いてＡ
／Ｄコンバータの最小分解能を演算し、その最小分解能
に基づいて、Ａ／Ｄコンバータの出力コード毎に積分非
直線性誤差および／または微分非直線性誤差を演算す
る。
算手段は、Ａ／Ｄコンバータのビット数とゼロトランジ
ション電圧およびフルトランジション電圧とを用いてＡ
／Ｄコンバータの最小分解能を演算し、その最小分解能
に基づいて、Ａ／Ｄコンバータの出力コード毎に積分非
直線性誤差および／または微分非直線性誤差を演算す
る。
【００１４】別の好ましい実施の形態によれば、入力電
圧供給手段は、ディジタルの入力データをアナログ電圧
に変換してＡ／Ｄコンバータに供給する第１のＤ／Ａ変
換手段を有し、誤差演算手段は、ディジタルの入力デー
タとＡ／Ｄコンバータの出力コードとの関係に基づい
て、Ａ／Ｄコンバータのゼロトランジション電圧とフル
トランジション電圧とを判断するＣＰＵにより実現され
ている。
圧供給手段は、ディジタルの入力データをアナログ電圧
に変換してＡ／Ｄコンバータに供給する第１のＤ／Ａ変
換手段を有し、誤差演算手段は、ディジタルの入力デー
タとＡ／Ｄコンバータの出力コードとの関係に基づい
て、Ａ／Ｄコンバータのゼロトランジション電圧とフル
トランジション電圧とを判断するＣＰＵにより実現され
ている。
【００１５】別の好ましい実施の形態によれば、測定対
象としてのＡ／Ｄコンバータは、それのみあるいは他の
回路を含んでＩＣ化されており、ＣＰＵにより実現され
ている誤差演算手段の出力をアナログ電圧に変換して出
力する第２のＤ／Ａ変換手段と、ＩＣ化されたＡ／Ｄコ
ンバータが装着されるＩＣソケットとを有し、第１のＤ
／Ａ変換手段とＣＰＵと第２のＤ／Ａ変換手段とＩＣソ
ケットとが１個の基板上に搭載されている。
象としてのＡ／Ｄコンバータは、それのみあるいは他の
回路を含んでＩＣ化されており、ＣＰＵにより実現され
ている誤差演算手段の出力をアナログ電圧に変換して出
力する第２のＤ／Ａ変換手段と、ＩＣ化されたＡ／Ｄコ
ンバータが装着されるＩＣソケットとを有し、第１のＤ
／Ａ変換手段とＣＰＵと第２のＤ／Ａ変換手段とＩＣソ
ケットとが１個の基板上に搭載されている。
【００１６】別の好ましい実施の形態によれば、第２の
Ｄ／Ａ変換手段は、誤差演算手段により判断されたゼロ
トランジション電圧およびフルトランジション電圧をア
ナログ電圧に変換して出力する。
Ｄ／Ａ変換手段は、誤差演算手段により判断されたゼロ
トランジション電圧およびフルトランジション電圧をア
ナログ電圧に変換して出力する。
【００１７】本願発明によれば、誤差演算手段が、個々
のＡ／Ｄコンバータ毎に、ゼロトランジション電圧とフ
ルトランジション電圧とを判断し、それらを用いて積分
非直線性誤差および／または微分非直線性誤差を演算す
るので、Ａ／Ｄコンバータの積分非直線性誤差および／
または微分非直線性誤差を正確に測定できる。
のＡ／Ｄコンバータ毎に、ゼロトランジション電圧とフ
ルトランジション電圧とを判断し、それらを用いて積分
非直線性誤差および／または微分非直線性誤差を演算す
るので、Ａ／Ｄコンバータの積分非直線性誤差および／
または微分非直線性誤差を正確に測定できる。
【００１８】すなわち、ゼロトランジション電圧とフル
トランジション電圧とを用いて、個々のＡ／Ｄコンバー
タ毎の理想直線や最小分解能を求めることができるの
で、個々のＡ／Ｄコンバータの特性のばらつきに係わら
ず、積分非直線性誤差および／または微分非直線性誤差
を正確に測定できる。
トランジション電圧とを用いて、個々のＡ／Ｄコンバー
タ毎の理想直線や最小分解能を求めることができるの
で、個々のＡ／Ｄコンバータの特性のばらつきに係わら
ず、積分非直線性誤差および／または微分非直線性誤差
を正確に測定できる。
【００１９】したがって、良品を不良品と誤判定するこ
とによる歩留りの低下を避けることができ、しかも厳し
い規格値が要求される場合に、それを満たしているか否
かを正確に判断できる。
とによる歩留りの低下を避けることができ、しかも厳し
い規格値が要求される場合に、それを満たしているか否
かを正確に判断できる。
【００２０】入力電圧供給手段の一部および誤差演算手
段は、たとえば所定のプログラムに基づいて動作するＣ
ＰＵにより実現できる。
段は、たとえば所定のプログラムに基づいて動作するＣ
ＰＵにより実現できる。
【００２１】また、入力電圧供給手段に、ディジタルの
入力データをアナログ電圧に変換してＡ／Ｄコンバータ
に供給する第１のＤ／Ａ変換手段を設け、誤差演算手段
をＣＰＵにより実現すれば、ＣＰＵにより入力データと
Ａ／Ｄコンバータの出力コードとを監視することによ
り、容易にゼロトランジション電圧とフルトランジショ
ン電圧とを判断できる。
入力データをアナログ電圧に変換してＡ／Ｄコンバータ
に供給する第１のＤ／Ａ変換手段を設け、誤差演算手段
をＣＰＵにより実現すれば、ＣＰＵにより入力データと
Ａ／Ｄコンバータの出力コードとを監視することによ
り、容易にゼロトランジション電圧とフルトランジショ
ン電圧とを判断できる。
【００２２】また、ＣＰＵにより実現されている誤差演
算手段の出力をアナログ電圧に変換して出力する第２の
Ｄ／Ａ変換手段と、ＩＣ化されたＡ／Ｄコンバータが装
着されるＩＣソケットとを設け、第１のＤ／Ａ変換手段
とＣＰＵと第２のＤ／Ａ変換手段とＩＣソケットとを１
個の基板上に搭載すれば、ＩＣ化されたＡ／Ｄコンバー
タをＩＣソケットに装着するだけで、ＬＳＩテスタなど
を用いて容易に測定を行える。
算手段の出力をアナログ電圧に変換して出力する第２の
Ｄ／Ａ変換手段と、ＩＣ化されたＡ／Ｄコンバータが装
着されるＩＣソケットとを設け、第１のＤ／Ａ変換手段
とＣＰＵと第２のＤ／Ａ変換手段とＩＣソケットとを１
個の基板上に搭載すれば、ＩＣ化されたＡ／Ｄコンバー
タをＩＣソケットに装着するだけで、ＬＳＩテスタなど
を用いて容易に測定を行える。
【００２３】また、第２のＤ／Ａ変換手段が、誤差演算
手段により判断されたゼロトランジション電圧およびフ
ルトランジション電圧をアナログ電圧に変換して出力す
るようにすれば、ゼロトランジション電圧およびフルト
ランジション電圧をアナログの電圧値として知ることが
できる。。
手段により判断されたゼロトランジション電圧およびフ
ルトランジション電圧をアナログ電圧に変換して出力す
るようにすれば、ゼロトランジション電圧およびフルト
ランジション電圧をアナログの電圧値として知ることが
できる。。
【００２４】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２５】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
形態を、図面を参照して具体的に説明する。
【００２６】図１は、本願発明に係るＡ／Ｄコンバータ
測定装置の回路ブロック図であって、このＡ／Ｄコンバ
ータ測定装置は、Ｄ／Ａコンバータ１、ローパスフィル
タ２、演算増幅器３、データセレクタ４、ＣＰＵ５、Ｒ
ＡＭ６、ラッチ回路７、Ｄ／Ａコンバータ８、ローパス
フィルタ９、リレー１０ａ，１０ｂ、補正アンプ１１、
および抵抗器Ｒ1 〜Ｒ4 を備えており、測定対象として
のＡ／Ｄコンバータ１５は、図外のＩＣソケットに装着
することにより、演算増幅器３とデータセレクタ４との
間に接続される。これらＤ／Ａコンバータ１、ローパス
フィルタ２、演算増幅器３、データセレクタ４、ＣＰＵ
５、ＲＡＭ６、ラッチ回路７、Ｄ／Ａコンバータ８、ロ
ーパスフィルタ９、リレー１０ａ，１０ｂ、補正アンプ
１１、抵抗器Ｒ1 〜Ｒ4 、およびＩＣソケットは、１個
のプリント配線基板上に搭載されている。抵抗器Ｒ1 は
ローパスフィルタ２の出力端と演算増幅器３の非反転入
力端との間に接続されており、抵抗器Ｒ1 と演算増幅器
３の非反転入力端との接続点は抵抗器Ｒ2 を介して接地
されている。抵抗器Ｒ3 はリレー１０ａの接点とリレー
１０ｂの接点との間に接続されており、抵抗器Ｒ3 とリ
レー１０ｂの接点との接続点は抵抗器Ｒ4 を介して接地
されている。Ｄ／Ａコンバータ１の特性とＤ／Ａコンバ
ータ８の特性とが同じ場合は、抵抗器Ｒ1 の抵抗値と抵
抗器Ｒ3 の抵抗値とを等しくし、抵抗器Ｒ2 の抵抗値と
抵抗器Ｒ4 の抵抗値とを等しくする。
測定装置の回路ブロック図であって、このＡ／Ｄコンバ
ータ測定装置は、Ｄ／Ａコンバータ１、ローパスフィル
タ２、演算増幅器３、データセレクタ４、ＣＰＵ５、Ｒ
ＡＭ６、ラッチ回路７、Ｄ／Ａコンバータ８、ローパス
フィルタ９、リレー１０ａ，１０ｂ、補正アンプ１１、
および抵抗器Ｒ1 〜Ｒ4 を備えており、測定対象として
のＡ／Ｄコンバータ１５は、図外のＩＣソケットに装着
することにより、演算増幅器３とデータセレクタ４との
間に接続される。これらＤ／Ａコンバータ１、ローパス
フィルタ２、演算増幅器３、データセレクタ４、ＣＰＵ
５、ＲＡＭ６、ラッチ回路７、Ｄ／Ａコンバータ８、ロ
ーパスフィルタ９、リレー１０ａ，１０ｂ、補正アンプ
１１、抵抗器Ｒ1 〜Ｒ4 、およびＩＣソケットは、１個
のプリント配線基板上に搭載されている。抵抗器Ｒ1 は
ローパスフィルタ２の出力端と演算増幅器３の非反転入
力端との間に接続されており、抵抗器Ｒ1 と演算増幅器
３の非反転入力端との接続点は抵抗器Ｒ2 を介して接地
されている。抵抗器Ｒ3 はリレー１０ａの接点とリレー
１０ｂの接点との間に接続されており、抵抗器Ｒ3 とリ
レー１０ｂの接点との接続点は抵抗器Ｒ4 を介して接地
されている。Ｄ／Ａコンバータ１の特性とＤ／Ａコンバ
ータ８の特性とが同じ場合は、抵抗器Ｒ1 の抵抗値と抵
抗器Ｒ3 の抵抗値とを等しくし、抵抗器Ｒ2 の抵抗値と
抵抗器Ｒ4 の抵抗値とを等しくする。
【００２７】Ｄ／Ａコンバータ１は、図外のＬＳＩテス
タから入力されるディジタルの入力データをアナログ電
圧に変換してローパスフィルタ２に出力する。ローパス
フィルタ２は、Ｄ／Ａコンバータ１からのアナログ電圧
に重畳されている所定周波数以上の不要周波数成分を除
去し、抵抗器Ｒ1 を介して演算増幅器３の非反転入力端
に供給する。演算増幅器３は、バッファアンプとして作
用し、Ｄ／Ａコンバータ１からのアナログ電圧をインピ
ーダンス変換してＡ／Ｄコンバータ１５の入力端に供給
する。データセレクタ４は、ＣＰＵ５により制御され
て、Ａ／Ｄコンバータ１５からのディジタル出力とＬＳ
Ｉテスタからの入力データとを選択的にＣＰＵ５に供給
する。ＣＰＵ５は、ＬＳＩテスタからの命令コードに応
じて、データセレクタ４、ラッチ回路７、およびリレー
１０ａ，１０ｂを制御するとともに、データセレクタ４
により選択されたデータを演算処理し、その演算結果を
ＲＡＭ６に書き込んだり、ラッチ回路７に出力したりす
る。ＲＡＭ６は、ＣＰＵ５により演算結果のデータを書
き込まれたり読み出されたりする。
タから入力されるディジタルの入力データをアナログ電
圧に変換してローパスフィルタ２に出力する。ローパス
フィルタ２は、Ｄ／Ａコンバータ１からのアナログ電圧
に重畳されている所定周波数以上の不要周波数成分を除
去し、抵抗器Ｒ1 を介して演算増幅器３の非反転入力端
に供給する。演算増幅器３は、バッファアンプとして作
用し、Ｄ／Ａコンバータ１からのアナログ電圧をインピ
ーダンス変換してＡ／Ｄコンバータ１５の入力端に供給
する。データセレクタ４は、ＣＰＵ５により制御され
て、Ａ／Ｄコンバータ１５からのディジタル出力とＬＳ
Ｉテスタからの入力データとを選択的にＣＰＵ５に供給
する。ＣＰＵ５は、ＬＳＩテスタからの命令コードに応
じて、データセレクタ４、ラッチ回路７、およびリレー
１０ａ，１０ｂを制御するとともに、データセレクタ４
により選択されたデータを演算処理し、その演算結果を
ＲＡＭ６に書き込んだり、ラッチ回路７に出力したりす
る。ＲＡＭ６は、ＣＰＵ５により演算結果のデータを書
き込まれたり読み出されたりする。
【００２８】ラッチ回路７は、たとえば複数のＤフリッ
プフロップ回路からなり、ＣＰＵ５からのデータをラッ
チする。Ｄ／Ａコンバータ８は、ラッチ回路７によりラ
ッチされたデータをアナログ電圧に変換してローパスフ
ィルタ９に出力する。ローパスフィルタ９は、Ｄ／Ａコ
ンバータ８からのアナログ電圧に重畳されている所定周
波数以上の不要周波数成分を除去し、リレー１０ａ，１
０ｂを介して補正アンプ１１の入力端に供給する。リレ
ー１０ａ，１０ｂは、ＣＰＵ５により制御されて、ロー
パスフィルタ９の出力端と補正アンプ１１の入力端とを
直結する状態と、ローパスフィルタ９の出力端と補正ア
ンプ１１の入力端とを抵抗器Ｒ3 を介して接続する状態
とに切り替わる。なお図示していないが、リレー１０
ａ，１０ｂはＣＰＵ５によりコイルへの通電を制御され
ることにより接続状態が切り替わる。補正アンプ１１
は、Ｄ／Ａコンバータ８からのアナログ電圧を増幅して
Ａ／Ｄコンバータ測定装置の出力値として出力する。
プフロップ回路からなり、ＣＰＵ５からのデータをラッ
チする。Ｄ／Ａコンバータ８は、ラッチ回路７によりラ
ッチされたデータをアナログ電圧に変換してローパスフ
ィルタ９に出力する。ローパスフィルタ９は、Ｄ／Ａコ
ンバータ８からのアナログ電圧に重畳されている所定周
波数以上の不要周波数成分を除去し、リレー１０ａ，１
０ｂを介して補正アンプ１１の入力端に供給する。リレ
ー１０ａ，１０ｂは、ＣＰＵ５により制御されて、ロー
パスフィルタ９の出力端と補正アンプ１１の入力端とを
直結する状態と、ローパスフィルタ９の出力端と補正ア
ンプ１１の入力端とを抵抗器Ｒ3 を介して接続する状態
とに切り替わる。なお図示していないが、リレー１０
ａ，１０ｂはＣＰＵ５によりコイルへの通電を制御され
ることにより接続状態が切り替わる。補正アンプ１１
は、Ｄ／Ａコンバータ８からのアナログ電圧を増幅して
Ａ／Ｄコンバータ測定装置の出力値として出力する。
【００２９】次に上記Ａ／Ｄコンバータ測定装置の動作
を説明する。測定対象が８ビットのＡ／Ｄコンバータ１
５である場合、たとえば１２ビットのＤ／Ａコンバータ
１を用いる。測定に際しては、図外のＬＳＩテスタか
ら、ＣＰＵ５に命令コードが供給されると共に、Ｄ／Ａ
コンバータ１に入力データが供給される。これによりＣ
ＰＵ５が、データセレクタ４に供給しているセレクト信
号をネゲートしてＡ／Ｄコンバータ１５の出力コードを
ＣＰＵ５に入力させるとともに、リレー１０ａ，１０ｂ
を制御してローパスフィルタ９の出力端と補正アンプ１
１の入力端とを直結させる。そしてＬＳＩテスタが、Ｄ
／Ａコンバータ１の入力端に供給している入力データを
所定の周期で増加させる。この入力データは、先ず００
０（Ｈ）から始まり、００１（Ｈ），００２（Ｈ），０
０３（Ｈ）というように、順次１ずつ大きくなり、Ａ／
Ｄコンバータ１５の出力コードがＦＦ（Ｈ）になった時
点で増加が終了する。（Ｈ）は、その前の数字列が１６
進数であることを表している。このようにＤ／Ａコンバ
ータ１への入力データを順次大きくしていくと、Ｄ／Ａ
コンバータ１の出力でありかつＡ／Ｄコンバータ１５の
入力でもあるアナログ電圧が順次増加し、いずれかの時
点でＡ／Ｄコンバータ１５の出力コードが００（Ｈ）か
ら０１（Ｈ）に変化する。これによりＣＰＵ５が、デー
タセレクタ４に供給しているセレクト信号をアサートし
て、ＬＳＩテスタからの入力データをＣＰＵ５に入力さ
せる。そしてＣＰＵ５が、入力データの値をＲＡＭ６に
記憶させる。
を説明する。測定対象が８ビットのＡ／Ｄコンバータ１
５である場合、たとえば１２ビットのＤ／Ａコンバータ
１を用いる。測定に際しては、図外のＬＳＩテスタか
ら、ＣＰＵ５に命令コードが供給されると共に、Ｄ／Ａ
コンバータ１に入力データが供給される。これによりＣ
ＰＵ５が、データセレクタ４に供給しているセレクト信
号をネゲートしてＡ／Ｄコンバータ１５の出力コードを
ＣＰＵ５に入力させるとともに、リレー１０ａ，１０ｂ
を制御してローパスフィルタ９の出力端と補正アンプ１
１の入力端とを直結させる。そしてＬＳＩテスタが、Ｄ
／Ａコンバータ１の入力端に供給している入力データを
所定の周期で増加させる。この入力データは、先ず００
０（Ｈ）から始まり、００１（Ｈ），００２（Ｈ），０
０３（Ｈ）というように、順次１ずつ大きくなり、Ａ／
Ｄコンバータ１５の出力コードがＦＦ（Ｈ）になった時
点で増加が終了する。（Ｈ）は、その前の数字列が１６
進数であることを表している。このようにＤ／Ａコンバ
ータ１への入力データを順次大きくしていくと、Ｄ／Ａ
コンバータ１の出力でありかつＡ／Ｄコンバータ１５の
入力でもあるアナログ電圧が順次増加し、いずれかの時
点でＡ／Ｄコンバータ１５の出力コードが００（Ｈ）か
ら０１（Ｈ）に変化する。これによりＣＰＵ５が、デー
タセレクタ４に供給しているセレクト信号をアサートし
て、ＬＳＩテスタからの入力データをＣＰＵ５に入力さ
せる。そしてＣＰＵ５が、入力データの値をＲＡＭ６に
記憶させる。
【００３０】以下同様に、Ａ／Ｄコンバータ１５の出力
コードが１ずつ増加する度に、そのときのＬＳＩテスタ
からの入力データをＲＡＭ６に記憶させる。これにより
ＲＡＭ６には、Ａ／Ｄコンバータ１５の出力コードが０
１（Ｈ）になったときの入力データＸ1 （Ｈ）からＡ／
Ｄコンバータ１５の出力コードがＦＦ（Ｈ）になったと
きの入力データＸ255 （Ｈ）までの２５５個の入力デー
タが記憶される。
コードが１ずつ増加する度に、そのときのＬＳＩテスタ
からの入力データをＲＡＭ６に記憶させる。これにより
ＲＡＭ６には、Ａ／Ｄコンバータ１５の出力コードが０
１（Ｈ）になったときの入力データＸ1 （Ｈ）からＡ／
Ｄコンバータ１５の出力コードがＦＦ（Ｈ）になったと
きの入力データＸ255 （Ｈ）までの２５５個の入力デー
タが記憶される。
【００３１】そしてＣＰＵ５が、ＲＡＭ６に記憶された
２５５個の入力データＸ1 （Ｈ）〜Ｘ255 （Ｈ）に基づ
いて、Ａ／Ｄコンバータ１５の出力コード毎に積分非直
線性誤差を演算し、それらの演算結果をラッチ回路７に
順次ラッチさせる。具体的には、ＣＰＵ５が、Ａ／Ｄコ
ンバータ１５の出力コードが００（Ｈ）から０１（Ｈ）
に変化したときのアナログ入力電圧データＸ1 （Ｈ）を
ゼロトランジション電圧Ｖ0 とし、Ａ／Ｄコンバータ１
５の出力コードがＦＥ（Ｈ）からＦＦ（Ｈ）に変化した
ときのアナログ入力データＸ255 （Ｈ）をフルトランジ
ション電圧ＶFとする。そしてＣＰＵ５が、、ゼロトラ
ンジション電圧Ｖ0 およびフルトランジション電圧ＶF
とＡ／Ｄコンバータ１５のビット数とを用いて、Ａ／Ｄ
コンバータ１５の最小分解能である１ＬＳＢの値を演算
し、それをＲＡＭ６に記憶させる。そしてＣＰＵ５が、
ゼロトランジション電圧Ｖ0 とフルトランジション電圧
Ｖ F と１ＬＳＢの値とに基づいて、Ａ／Ｄコンバータ１
５の出力コード毎に、積分非直線性誤差を演算する。す
なわち、ゼロトランジション電圧Ｖ0 とフルトランジシ
ョン電圧ＶF と１ＬＳＢの値とから、Ａ／Ｄコンバータ
１５の出力コード毎に理想的な入力電圧データを演算で
きるので、その値と現実の入力データとの値とにより積
分非直線性誤差を求めていく。積分非直線性誤差を演算
したＣＰＵ５は、ラッチ回路７に供給しているラッチ信
号を所定時間アサートして、積分非直線性誤差をラッチ
回路７に順次ラッチさせる。またＣＰＵ５は、Ａ／Ｄコ
ンバータ１５の出力コード毎に演算した積分非直線性誤
差の最大値および最小値をＲＡＭ６に記憶させる。
２５５個の入力データＸ1 （Ｈ）〜Ｘ255 （Ｈ）に基づ
いて、Ａ／Ｄコンバータ１５の出力コード毎に積分非直
線性誤差を演算し、それらの演算結果をラッチ回路７に
順次ラッチさせる。具体的には、ＣＰＵ５が、Ａ／Ｄコ
ンバータ１５の出力コードが００（Ｈ）から０１（Ｈ）
に変化したときのアナログ入力電圧データＸ1 （Ｈ）を
ゼロトランジション電圧Ｖ0 とし、Ａ／Ｄコンバータ１
５の出力コードがＦＥ（Ｈ）からＦＦ（Ｈ）に変化した
ときのアナログ入力データＸ255 （Ｈ）をフルトランジ
ション電圧ＶFとする。そしてＣＰＵ５が、、ゼロトラ
ンジション電圧Ｖ0 およびフルトランジション電圧ＶF
とＡ／Ｄコンバータ１５のビット数とを用いて、Ａ／Ｄ
コンバータ１５の最小分解能である１ＬＳＢの値を演算
し、それをＲＡＭ６に記憶させる。そしてＣＰＵ５が、
ゼロトランジション電圧Ｖ0 とフルトランジション電圧
Ｖ F と１ＬＳＢの値とに基づいて、Ａ／Ｄコンバータ１
５の出力コード毎に、積分非直線性誤差を演算する。す
なわち、ゼロトランジション電圧Ｖ0 とフルトランジシ
ョン電圧ＶF と１ＬＳＢの値とから、Ａ／Ｄコンバータ
１５の出力コード毎に理想的な入力電圧データを演算で
きるので、その値と現実の入力データとの値とにより積
分非直線性誤差を求めていく。積分非直線性誤差を演算
したＣＰＵ５は、ラッチ回路７に供給しているラッチ信
号を所定時間アサートして、積分非直線性誤差をラッチ
回路７に順次ラッチさせる。またＣＰＵ５は、Ａ／Ｄコ
ンバータ１５の出力コード毎に演算した積分非直線性誤
差の最大値および最小値をＲＡＭ６に記憶させる。
【００３２】ラッチ回路７にラッチされた積分非直線性
誤差は、Ｄ／Ａコンバータ８によりアナログ電圧に変換
され、ローパスフィルタ９、リレー１０ａ，１０ｂ、お
よび補正アンプ１１を介して出力される。すなわち、補
正アンプ１１の出力端からは、Ａ／Ｄコンバータ１５の
出力コード毎に、積分非直線性誤差に応じた電圧が所定
のタイミングで順次出力される。この出力をたとえばデ
ィジタル・ストレージ・オシロスコープで観測すること
により、図２に示すような波形が得られる。図２の横軸
はＡ／Ｄコンバータ１５の出力コード、縦軸は積分非直
線性誤差をＬＳＢ単位で表したものである。
誤差は、Ｄ／Ａコンバータ８によりアナログ電圧に変換
され、ローパスフィルタ９、リレー１０ａ，１０ｂ、お
よび補正アンプ１１を介して出力される。すなわち、補
正アンプ１１の出力端からは、Ａ／Ｄコンバータ１５の
出力コード毎に、積分非直線性誤差に応じた電圧が所定
のタイミングで順次出力される。この出力をたとえばデ
ィジタル・ストレージ・オシロスコープで観測すること
により、図２に示すような波形が得られる。図２の横軸
はＡ／Ｄコンバータ１５の出力コード、縦軸は積分非直
線性誤差をＬＳＢ単位で表したものである。
【００３３】一方、微分非直線性誤差の測定において
は、ＣＰＵ５が、ＲＡＭ６に記憶された１ＬＳＢの値と
２５５個の入力データＸ1 （Ｈ）〜Ｘ255 （Ｈ）とに基
づいて、Ａ／Ｄコンバータ１５の出力コード毎に、微分
非直線性誤差を演算し、ラッチ回路７に供給しているラ
ッチ信号を所定時間アサートして、微分非直線性誤差を
ラッチ回路７に順次ラッチさせる。またＣＰＵ５は、Ａ
／Ｄコンバータ１５の出力コード毎に演算した微分非直
線性誤差の最大値および最小値をＲＡＭ６に記憶させ
る。
は、ＣＰＵ５が、ＲＡＭ６に記憶された１ＬＳＢの値と
２５５個の入力データＸ1 （Ｈ）〜Ｘ255 （Ｈ）とに基
づいて、Ａ／Ｄコンバータ１５の出力コード毎に、微分
非直線性誤差を演算し、ラッチ回路７に供給しているラ
ッチ信号を所定時間アサートして、微分非直線性誤差を
ラッチ回路７に順次ラッチさせる。またＣＰＵ５は、Ａ
／Ｄコンバータ１５の出力コード毎に演算した微分非直
線性誤差の最大値および最小値をＲＡＭ６に記憶させ
る。
【００３４】ラッチ回路７にラッチされた微分非直線性
誤差は、Ｄ／Ａコンバータ８によりアナログ電圧に変換
され、ローパスフィルタ９、リレー１０ａ，１０ｂ、お
よび補正アンプ１１を介して出力される。すなわち、補
正アンプ１１の出力端からは、Ａ／Ｄコンバータ１５の
出力コード毎に、微分非直線性誤差に応じた電圧が所定
のタイミングで順次出力される。この出力をたとえばデ
ィジタル・ストレージ・オシロスコープで観測すること
により、図３に示すような波形が得られる。図３の横軸
はＡ／Ｄコンバータ１５の出力コード、縦軸は微分非直
線性誤差をＬＳＢ単位で表したものである。
誤差は、Ｄ／Ａコンバータ８によりアナログ電圧に変換
され、ローパスフィルタ９、リレー１０ａ，１０ｂ、お
よび補正アンプ１１を介して出力される。すなわち、補
正アンプ１１の出力端からは、Ａ／Ｄコンバータ１５の
出力コード毎に、微分非直線性誤差に応じた電圧が所定
のタイミングで順次出力される。この出力をたとえばデ
ィジタル・ストレージ・オシロスコープで観測すること
により、図３に示すような波形が得られる。図３の横軸
はＡ／Ｄコンバータ１５の出力コード、縦軸は微分非直
線性誤差をＬＳＢ単位で表したものである。
【００３５】Ａ／Ｄコンバータ１５の出力コード毎の積
分非直線性誤差および微分非直線性誤差の出力が完了す
ると、ＣＰＵ５が、積分非直線性誤差の最大値および最
小値をＲＡＭ６から読み出し、上記と同様の動作により
補正アンプ１１の出力端からそれぞれ出力させる。さら
にＣＰＵ５が、微分非直線性誤差の最大値および最小値
をＲＡＭ６から読み出し、上記と同様の動作により補正
アンプ１１の出力端からそれぞれ出力させる。
分非直線性誤差および微分非直線性誤差の出力が完了す
ると、ＣＰＵ５が、積分非直線性誤差の最大値および最
小値をＲＡＭ６から読み出し、上記と同様の動作により
補正アンプ１１の出力端からそれぞれ出力させる。さら
にＣＰＵ５が、微分非直線性誤差の最大値および最小値
をＲＡＭ６から読み出し、上記と同様の動作により補正
アンプ１１の出力端からそれぞれ出力させる。
【００３６】なお、積分非直線性誤差と微分非直線性誤
差とのうちのいずれの測定を行うかは、ＣＰＵ５への命
令コードで決定される。測定順序としては、どちらの測
定からでもよく、また、積分非直線性誤差と微分非直線
性誤差とのうちのいずれか一方のみを測定してもよい。
また、上記各誤差は、１ＬＳＢの誤差が１Ｖになるよう
に、補正アンプ１１の出力端から出力される。ただし、
ゼロトランジション電圧Ｖ0 およびフルトランジション
電圧ＶF を測定する場合には、そのまま電圧単位として
出力される。
差とのうちのいずれの測定を行うかは、ＣＰＵ５への命
令コードで決定される。測定順序としては、どちらの測
定からでもよく、また、積分非直線性誤差と微分非直線
性誤差とのうちのいずれか一方のみを測定してもよい。
また、上記各誤差は、１ＬＳＢの誤差が１Ｖになるよう
に、補正アンプ１１の出力端から出力される。ただし、
ゼロトランジション電圧Ｖ0 およびフルトランジション
電圧ＶF を測定する場合には、そのまま電圧単位として
出力される。
【００３７】また、ＬＳＩテスタからＣＰＵ５に所定の
命令コードを入力することにより、補正アンプ１１の出
力端からゼロトランジション電圧Ｖ0 およびフルトラン
ジション電圧ＶF を出力させることもできる。この場
合、ＣＰＵ５は、リレー１０ａ，１０ｂを制御して、ロ
ーパスフィルタ９の出力端と補正アンプ１１の入力端と
を抵抗器Ｒ3 を介して接続させ、ＲＡＭ６からゼロトラ
ンジション電圧Ｖ0 に対応するデータを読み出して、ラ
ッチ回路７のラッチ信号をアサートすることにより、ゼ
ロトランジション電圧Ｖ0 に対応するデータをラッチ回
路７にラッチさせる。このゼロトランジション電圧Ｖ0
に対応するデータは、Ｄ／Ａコンバータ８によりアナロ
グ電圧に変換され、ローパスフィルタ９、リレー１０
ａ、抵抗器Ｒ 3 、およびリレー１０ｂを通って、補正ア
ンプ１１の出力端から出力される。このとき、Ｄ／Ａコ
ンバータ１およびＤ／Ａコンバータ８として互いに同じ
特性のＤ／Ａコンバータを使用した場合、補正アンプ１
１の出力電圧がゼロトランジション電圧Ｖ0 と等しくな
るように、抵抗器Ｒ3 の抵抗値と抵抗器Ｒ1 の抵抗値と
を等しく設定し、抵抗器Ｒ4 の抵抗値と抵抗器Ｒ2 の抵
抗値とを等しく設定する。
命令コードを入力することにより、補正アンプ１１の出
力端からゼロトランジション電圧Ｖ0 およびフルトラン
ジション電圧ＶF を出力させることもできる。この場
合、ＣＰＵ５は、リレー１０ａ，１０ｂを制御して、ロ
ーパスフィルタ９の出力端と補正アンプ１１の入力端と
を抵抗器Ｒ3 を介して接続させ、ＲＡＭ６からゼロトラ
ンジション電圧Ｖ0 に対応するデータを読み出して、ラ
ッチ回路７のラッチ信号をアサートすることにより、ゼ
ロトランジション電圧Ｖ0 に対応するデータをラッチ回
路７にラッチさせる。このゼロトランジション電圧Ｖ0
に対応するデータは、Ｄ／Ａコンバータ８によりアナロ
グ電圧に変換され、ローパスフィルタ９、リレー１０
ａ、抵抗器Ｒ 3 、およびリレー１０ｂを通って、補正ア
ンプ１１の出力端から出力される。このとき、Ｄ／Ａコ
ンバータ１およびＤ／Ａコンバータ８として互いに同じ
特性のＤ／Ａコンバータを使用した場合、補正アンプ１
１の出力電圧がゼロトランジション電圧Ｖ0 と等しくな
るように、抵抗器Ｒ3 の抵抗値と抵抗器Ｒ1 の抵抗値と
を等しく設定し、抵抗器Ｒ4 の抵抗値と抵抗器Ｒ2 の抵
抗値とを等しく設定する。
【００３８】ゼロトランジション電圧Ｖ0 の出力後、Ｃ
ＰＵ５は、ＲＡＭ６からフルトランジション電圧ＶF に
対応するデータを読み出して、ラッチ回路７のラッチ信
号をアサートすることにより、フルトランジション電圧
ＶF に対応するデータをラッチ回路７にラッチさせる。
このフルトランジション電圧ＶF に対応するデータは、
Ｄ／Ａコンバータ８によりアナログ電圧に変換され、ロ
ーパスフィルタ９、リレー１０ａ、抵抗器Ｒ3 、および
リレー１０ｂを通って、補正アンプ１１の出力端から出
力される。このとき、Ｄ／Ａコンバータ１およびＤ／Ａ
コンバータ８として互いに同じ特性のＤ／Ａコンバータ
を使用した場合、補正アンプ１１の出力電圧がフルトラ
ンジション電圧ＶF と等しくなるように、抵抗器Ｒ3 の
抵抗値と抵抗器Ｒ1 の抵抗値とを等しく設定し、抵抗器
Ｒ4 の抵抗値と抵抗器Ｒ2 の抵抗値とを等しく設定す
る。
ＰＵ５は、ＲＡＭ６からフルトランジション電圧ＶF に
対応するデータを読み出して、ラッチ回路７のラッチ信
号をアサートすることにより、フルトランジション電圧
ＶF に対応するデータをラッチ回路７にラッチさせる。
このフルトランジション電圧ＶF に対応するデータは、
Ｄ／Ａコンバータ８によりアナログ電圧に変換され、ロ
ーパスフィルタ９、リレー１０ａ、抵抗器Ｒ3 、および
リレー１０ｂを通って、補正アンプ１１の出力端から出
力される。このとき、Ｄ／Ａコンバータ１およびＤ／Ａ
コンバータ８として互いに同じ特性のＤ／Ａコンバータ
を使用した場合、補正アンプ１１の出力電圧がフルトラ
ンジション電圧ＶF と等しくなるように、抵抗器Ｒ3 の
抵抗値と抵抗器Ｒ1 の抵抗値とを等しく設定し、抵抗器
Ｒ4 の抵抗値と抵抗器Ｒ2 の抵抗値とを等しく設定す
る。
【００３９】また、量産したＡ／Ｄコンバータ１５を連
続的かつ迅速に測定する場合、Ａ／Ｄコンバータ１５の
出力コード毎に積分非直線性誤差および微分非直線性誤
差を出力することなく、積分非直線性誤差および微分非
直線性誤差の最大値および最小値のみを出力させること
もできる。すなわち、ＬＳＩテスタからＣＰＵ５に所定
の命令コードが入力されると、ＣＰＵ５は、ＲＡＭ６か
ら積分非直線性誤差の最大値および最小値を読み出して
補正アンプ１１の出力端から出力させ、その後、ＲＡＭ
６から微分非直線性誤差の最大値および最小値を読み出
して補正アンプ１１の出力端から出力させる。このと
き、ローパスフィルタ９の出力端と補正アンプ１１の入
力端とをリレー１０ａ，１０ｂにより直結させておく。
なお、積分非直線性誤差および微分非直線性誤差の最大
値および最小値と共に、あるいは積分非直線性誤差およ
び微分非直線性誤差の最大値および最小値の代わりに、
所定の積分非直線性誤差および微分非直線性誤差の最大
値および最小値が所定の規格値の範囲内であるか否かの
判断結果を出力してもよい。
続的かつ迅速に測定する場合、Ａ／Ｄコンバータ１５の
出力コード毎に積分非直線性誤差および微分非直線性誤
差を出力することなく、積分非直線性誤差および微分非
直線性誤差の最大値および最小値のみを出力させること
もできる。すなわち、ＬＳＩテスタからＣＰＵ５に所定
の命令コードが入力されると、ＣＰＵ５は、ＲＡＭ６か
ら積分非直線性誤差の最大値および最小値を読み出して
補正アンプ１１の出力端から出力させ、その後、ＲＡＭ
６から微分非直線性誤差の最大値および最小値を読み出
して補正アンプ１１の出力端から出力させる。このと
き、ローパスフィルタ９の出力端と補正アンプ１１の入
力端とをリレー１０ａ，１０ｂにより直結させておく。
なお、積分非直線性誤差および微分非直線性誤差の最大
値および最小値と共に、あるいは積分非直線性誤差およ
び微分非直線性誤差の最大値および最小値の代わりに、
所定の積分非直線性誤差および微分非直線性誤差の最大
値および最小値が所定の規格値の範囲内であるか否かの
判断結果を出力してもよい。
【００４０】このように、個々のＡ／Ｄコンバータ１５
のゼロトランジション電圧Ｖ0 とフルトランジション電
圧ＶF とを測定して積分非直線性誤差および微分非直線
性誤差を演算しているので、個々のＡ／Ｄコンバータ１
５の特性のばらつきやＤ／Ａコンバータ１，８の雰囲気
温度の変化などによる特性変動に係わらず、相対的には
常に正確に積分非直線性誤差および微分非直線性誤差を
測定できる。また、ゼロトランジション電圧Ｖ0 および
フルトランジション電圧ＶF をアナログ電圧として正確
に出力できる。また、Ｄ／Ａコンバータ１，８などの測
定回路の調整が不要であり、安定した測定を行える。ま
た、補正アンプ１１の出力をディジタル・ストレージ・
オシロスコープなどで観測しつつ、その観測波形のハー
ドコピーを作成することにより、積分非直線性誤差や微
分非直線性誤差などを紙ファイルとして保存できる。も
ちろん、ＲＡＭ６に記憶されている積分非直線性誤差や
微分非直線性誤差などを、ハードディスク装置や光磁気
ディスク装置などを用いてデータとして保存することも
できる。
のゼロトランジション電圧Ｖ0 とフルトランジション電
圧ＶF とを測定して積分非直線性誤差および微分非直線
性誤差を演算しているので、個々のＡ／Ｄコンバータ１
５の特性のばらつきやＤ／Ａコンバータ１，８の雰囲気
温度の変化などによる特性変動に係わらず、相対的には
常に正確に積分非直線性誤差および微分非直線性誤差を
測定できる。また、ゼロトランジション電圧Ｖ0 および
フルトランジション電圧ＶF をアナログ電圧として正確
に出力できる。また、Ｄ／Ａコンバータ１，８などの測
定回路の調整が不要であり、安定した測定を行える。ま
た、補正アンプ１１の出力をディジタル・ストレージ・
オシロスコープなどで観測しつつ、その観測波形のハー
ドコピーを作成することにより、積分非直線性誤差や微
分非直線性誤差などを紙ファイルとして保存できる。も
ちろん、ＲＡＭ６に記憶されている積分非直線性誤差や
微分非直線性誤差などを、ハードディスク装置や光磁気
ディスク装置などを用いてデータとして保存することも
できる。
【００４１】なお上記実施形態においては、Ａ／Ｄコン
バータ１５の出力コードが０１（Ｈ）になったときの入
力データＸ1 （Ｈ）からＡ／Ｄコンバータ１５の出力コ
ードがＦＦ（Ｈ）になったときの入力データＸ
255 （Ｈ）までの２５５個の入力データをＲＡＭ６に記
憶させた後に、Ａ／Ｄコンバータ１５の出力コード毎
に、積分非直線性誤差や微分非直線性誤差を出力した
が、入力データＸ1 （Ｈ）から入力データＸ255 （Ｈ）
までを取得しつつ、積分非直線性誤差あるいは微分非直
線性誤差を出力するように構成してもよい。この場合、
測定の初めの部分でゼロトランジション電圧Ｖ0 とフル
トランジション電圧ＶF とを測定し、それに基づいて１
ＬＳＢの値を演算しておき、この１ＬＳＢの値を用い
て、入力データＸ1 （Ｈ）から入力データＸ255 （Ｈ）
までの積分非直線性誤差あるいは微分非直線性誤差を、
入力データＸを取得する度に演算し、補正アンプ１１か
ら逐次出力させる。そして、演算した積分非直線性誤差
や微分非直線性誤差のうちの最大値および最小値をＲＡ
Ｍ６に記憶させておき、Ａ／Ｄコンバータ１５の出力コ
ード毎の積分非直線性誤差あるいは微分非直線性誤差の
出力が終了した後に、ＲＡＭ６から積分非直線性誤差あ
るいは微分非直線性誤差の最大値および最小値を読み出
して出力させる。
バータ１５の出力コードが０１（Ｈ）になったときの入
力データＸ1 （Ｈ）からＡ／Ｄコンバータ１５の出力コ
ードがＦＦ（Ｈ）になったときの入力データＸ
255 （Ｈ）までの２５５個の入力データをＲＡＭ６に記
憶させた後に、Ａ／Ｄコンバータ１５の出力コード毎
に、積分非直線性誤差や微分非直線性誤差を出力した
が、入力データＸ1 （Ｈ）から入力データＸ255 （Ｈ）
までを取得しつつ、積分非直線性誤差あるいは微分非直
線性誤差を出力するように構成してもよい。この場合、
測定の初めの部分でゼロトランジション電圧Ｖ0 とフル
トランジション電圧ＶF とを測定し、それに基づいて１
ＬＳＢの値を演算しておき、この１ＬＳＢの値を用い
て、入力データＸ1 （Ｈ）から入力データＸ255 （Ｈ）
までの積分非直線性誤差あるいは微分非直線性誤差を、
入力データＸを取得する度に演算し、補正アンプ１１か
ら逐次出力させる。そして、演算した積分非直線性誤差
や微分非直線性誤差のうちの最大値および最小値をＲＡ
Ｍ６に記憶させておき、Ａ／Ｄコンバータ１５の出力コ
ード毎の積分非直線性誤差あるいは微分非直線性誤差の
出力が終了した後に、ＲＡＭ６から積分非直線性誤差あ
るいは微分非直線性誤差の最大値および最小値を読み出
して出力させる。
【００４２】また上記実施形態においては、８ビットの
Ａ／Ｄコンバータ１５を測定するのに１２ビットのＤ／
Ａコンバータ１を用いたが、これらのビット数に限定さ
れるものでないことはもちろんである。基本的に、Ｄ／
Ａコンバータ１のビット数はＡ／Ｄコンバータ１５のビ
ット数よりも４ビット以上大きければよい。またＤ／Ａ
コンバータ８のビット数も特に限定されるものではな
く、Ｄ／Ａコンバータ１のビット数と同じであってもよ
いし、異なっていてもよい。またＤ／Ａコンバータ１や
Ｄ／Ａコンバータ８として、シリアル入力のＤ／Ａコン
バータを用いてもよい。
Ａ／Ｄコンバータ１５を測定するのに１２ビットのＤ／
Ａコンバータ１を用いたが、これらのビット数に限定さ
れるものでないことはもちろんである。基本的に、Ｄ／
Ａコンバータ１のビット数はＡ／Ｄコンバータ１５のビ
ット数よりも４ビット以上大きければよい。またＤ／Ａ
コンバータ８のビット数も特に限定されるものではな
く、Ｄ／Ａコンバータ１のビット数と同じであってもよ
いし、異なっていてもよい。またＤ／Ａコンバータ１や
Ｄ／Ａコンバータ８として、シリアル入力のＤ／Ａコン
バータを用いてもよい。
【００４３】また上記実施形態においては、Ｄ／Ａコン
バータ１の出力が必ずローパスフィルタ２を通り、Ｄ／
Ａコンバータ８の出力が必ずローパスフィルタ９を通る
ように構成したが、ローパスフィルタ２あるいはローパ
スフィルタ９にバイパス経路を設け、必要に応じてロー
パスフィルタ２あるいはローパスフィルタ９をスルーで
きるように構成してもよい。またローパスフィルタ２，
９の次数は任意であり、複数種類のフィルタを並列また
は直列に設けるとともに、これらのうちから１つを任意
に選択可能なように、アナログマルチプレクサあるいは
リレーなどを設ける構成としてもよい。
バータ１の出力が必ずローパスフィルタ２を通り、Ｄ／
Ａコンバータ８の出力が必ずローパスフィルタ９を通る
ように構成したが、ローパスフィルタ２あるいはローパ
スフィルタ９にバイパス経路を設け、必要に応じてロー
パスフィルタ２あるいはローパスフィルタ９をスルーで
きるように構成してもよい。またローパスフィルタ２，
９の次数は任意であり、複数種類のフィルタを並列また
は直列に設けるとともに、これらのうちから１つを任意
に選択可能なように、アナログマルチプレクサあるいは
リレーなどを設ける構成としてもよい。
【００４４】また上記実施形態においては、抵抗器Ｒ1
〜Ｒ4 を設けたが、これらは必ずしも設ける必要はな
い。また抵抗器Ｒ1 〜Ｒ4 を設ける場合、それらの抵抗
値は、各種設計条件に応じて適宜設定すればよい。ま
た、抵抗器Ｒ2 ，Ｒ4 を接地する代わりに、所定の電源
電圧を印加するように構成してもよい。
〜Ｒ4 を設けたが、これらは必ずしも設ける必要はな
い。また抵抗器Ｒ1 〜Ｒ4 を設ける場合、それらの抵抗
値は、各種設計条件に応じて適宜設定すればよい。ま
た、抵抗器Ｒ2 ，Ｒ4 を接地する代わりに、所定の電源
電圧を印加するように構成してもよい。
【００４５】また上記実施形態においては、データセレ
クタ４を設けたが、ＣＰＵ５の入力ポートに余裕がある
場合には、データセレクタ４を設けずに、ＬＳＩテスタ
からの入力データとＡ／Ｄコンバータ１５からの出力コ
ードとがＣＰＵ５の入力ポートに入力されるように構成
してもよい。データセレクタ４を設ける場合、データセ
レクタ４を汎用ロジック回路により構成してもよいし、
ゲートアレイにより構成してもよい。
クタ４を設けたが、ＣＰＵ５の入力ポートに余裕がある
場合には、データセレクタ４を設けずに、ＬＳＩテスタ
からの入力データとＡ／Ｄコンバータ１５からの出力コ
ードとがＣＰＵ５の入力ポートに入力されるように構成
してもよい。データセレクタ４を設ける場合、データセ
レクタ４を汎用ロジック回路により構成してもよいし、
ゲートアレイにより構成してもよい。
【００４６】また上記実施形態においては、ラッチ回路
７を独立の回路として設けたが、ＣＰＵ５あるいはＤ／
Ａコンバータ８にラッチ回路が内蔵されている場合、そ
れを用いてもよい。ラッチ回路７を独立の回路として設
ける場合、ラッチ回路７を汎用ロジック回路により構成
してもよいし、ゲートアレイにより構成してもよい。
７を独立の回路として設けたが、ＣＰＵ５あるいはＤ／
Ａコンバータ８にラッチ回路が内蔵されている場合、そ
れを用いてもよい。ラッチ回路７を独立の回路として設
ける場合、ラッチ回路７を汎用ロジック回路により構成
してもよいし、ゲートアレイにより構成してもよい。
【００４７】また上記実施形態においては、ＲＡＭ６を
独立の回路として設けたが、ＣＰＵ５に適切な容量のＲ
ＡＭが内蔵されている場合、それを用いてもよい。ＣＰ
Ｕ５やＲＡＭ６の具体的な構成は特に限定されるもので
はないが、ＬＳＩテスタからの命令コードはＣＰＵ５に
応じて決定されることになる。
独立の回路として設けたが、ＣＰＵ５に適切な容量のＲ
ＡＭが内蔵されている場合、それを用いてもよい。ＣＰ
Ｕ５やＲＡＭ６の具体的な構成は特に限定されるもので
はないが、ＬＳＩテスタからの命令コードはＣＰＵ５に
応じて決定されることになる。
【００４８】また上記実施形態においては、補正アンプ
１１を設けたが、この補正アンプ１１は必ずしも設ける
必要はない。
１１を設けたが、この補正アンプ１１は必ずしも設ける
必要はない。
【００４９】また上記実施形態においては、ＬＳＩテス
タにより命令コードや入力データを供給したが、ＬＳＩ
テスタの代わりに汎用のディジタル・ファンクション・
ジェネレータなどを用いてもよい。また、ＲＯＭなどか
らＣＰＵ５に命令コードを供給するように構成し、Ｄ／
Ａコンバータ１に入力データを供給させてもよい。
タにより命令コードや入力データを供給したが、ＬＳＩ
テスタの代わりに汎用のディジタル・ファンクション・
ジェネレータなどを用いてもよい。また、ＲＯＭなどか
らＣＰＵ５に命令コードを供給するように構成し、Ｄ／
Ａコンバータ１に入力データを供給させてもよい。
【００５０】また上記実施形態においては、積分非直線
性誤差と微分非直線性誤差との双方を出力するように構
成したが、いずれか一方のみを出力するように構成して
もよい。
性誤差と微分非直線性誤差との双方を出力するように構
成したが、いずれか一方のみを出力するように構成して
もよい。
【００５１】また上記実施形態においては、Ｄ／Ａコン
バータ１への入力データを１ずつ大きくしたが、いくつ
ずつ大きくしていくかは任意であり、たとえば、００１
（Ｈ）、００３（Ｈ）、００５（Ｈ）というように、１
ビットおきに大きくしていってもよい。
バータ１への入力データを１ずつ大きくしたが、いくつ
ずつ大きくしていくかは任意であり、たとえば、００１
（Ｈ）、００３（Ｈ）、００５（Ｈ）というように、１
ビットおきに大きくしていってもよい。
【図１】本願発明に係るＡ／Ｄコンバータ測定装置の回
路ブロック図である。
路ブロック図である。
【図２】本願発明に係るＡ／Ｄコンバータ測定装置によ
る積分非直線性誤差の観測波形の説明図である。
る積分非直線性誤差の観測波形の説明図である。
【図３】本願発明に係るＡ／Ｄコンバータ測定装置によ
る微分非直線性誤差の観測波形の説明図である。
る微分非直線性誤差の観測波形の説明図である。
【図４】従来のＡ／Ｄコンバータ測定装置の回路ブロッ
ク図である。
ク図である。
【図５】別の従来のＡ／Ｄコンバータ測定装置の回路ブ
ロック図である。
ロック図である。
【図６】積分非直線性誤差の説明図である。
【図７】微分非直線性誤差の説明図である。
【符号の説明】 １ Ｄ／Ａコンバータ ２ ローパスフィルタ ３ 演算増幅器 ４ データセレクタ ５ ＣＰＵ ６ ＲＡＭ ７ ラッチ回路 ８ Ｄ／Ａコンバータ ９ ローパスフィルタ １０ａ，１０ｂ リレー １１ 補正アンプ １５ Ａ／Ｄコンバータ
Claims (6)
- 【請求項１】 Ａ／Ｄコンバータの積分非直線性誤差お
よび／または微分非直線性誤差を測定するＡ／Ｄコンバ
ータ測定装置であって、 測定対象としての前記Ａ／Ｄコンバータに入力電圧を供
給し、その入力電圧を可変させる入力電圧供給手段と、 前記入力電圧供給手段から供給される入力電圧と前記Ａ
／Ｄコンバータの出力コードとの関係に基づいて、前記
Ａ／Ｄコンバータのゼロトランジション電圧とフルトラ
ンジション電圧とを判断し、それらの値と前記Ａ／Ｄコ
ンバータのビット数とから、前記Ａ／Ｄコンバータの出
力コード毎に、積分非直線性誤差および／または微分非
直線性誤差を演算する誤差演算手段を備えたことを特徴
とする、Ａ／Ｄコンバータ測定装置。 - 【請求項２】 前記誤差演算手段は、前記ゼロトランジ
ション電圧とフルトランジション電圧とを用いて前記Ａ
／Ｄコンバータの理想的な入出力関係を表す理想直線の
傾きを演算し、その理想直線の傾きに基づいて、前記Ａ
／Ｄコンバータの出力コード毎に積分非直線性誤差を演
算する、請求項１に記載のＡ／Ｄコンバータ測定装置。 - 【請求項３】 前記誤差演算手段は、前記Ａ／Ｄコンバ
ータのビット数と前記ゼロトランジション電圧およびフ
ルトランジション電圧とを用いて前記Ａ／Ｄコンバータ
の最小分解能を演算し、その最小分解能に基づいて、前
記Ａ／Ｄコンバータの出力コード毎に積分非直線性誤差
および／または微分非直線性誤差を演算する、請求項１
に記載のＡ／Ｄコンバータ測定装置。 - 【請求項４】 前記入力電圧供給手段は、ディジタルの
入力データをアナログ電圧に変換して前記Ａ／Ｄコンバ
ータに供給する第１のＤ／Ａ変換手段を有し、 前記誤差演算手段は、前記ディジタルの入力データと前
記Ａ／Ｄコンバータの出力コードとの関係に基づいて、
前記Ａ／Ｄコンバータのゼロトランジション電圧とフル
トランジション電圧とを判断するＣＰＵにより実現され
ている、請求項１ないし請求項３のいずれかに記載のＡ
／Ｄコンバータ測定装置。 - 【請求項５】 測定対象としての前記Ａ／Ｄコンバータ
は、それのみあるいは他の回路を含んでＩＣ化されてお
り、 前記ＣＰＵにより実現されている誤差演算手段の出力を
アナログ電圧に変換して出力する第２のＤ／Ａ変換手段
と、 前記ＩＣ化されたＡ／Ｄコンバータが装着されるＩＣソ
ケットとを有し、 前記第１のＤ／Ａ変換手段と前記ＣＰＵと前記第２のＤ
／Ａ変換手段と前記ＩＣソケットとが１個の基板上に搭
載されている、請求項４に記載のＡ／Ｄコンバータ測定
装置。 - 【請求項６】 前記第２のＤ／Ａ変換手段は、前記誤差
演算手段により判断された前記ゼロトランジション電圧
およびフルトランジション電圧をアナログ電圧に変換し
て出力する、請求項５に記載のＡ／Ｄコンバータ測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23437797A JPH1174789A (ja) | 1997-08-29 | 1997-08-29 | Ａ／ｄコンバータ測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23437797A JPH1174789A (ja) | 1997-08-29 | 1997-08-29 | Ａ／ｄコンバータ測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174789A true JPH1174789A (ja) | 1999-03-16 |
Family
ID=16970059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23437797A Pending JPH1174789A (ja) | 1997-08-29 | 1997-08-29 | Ａ／ｄコンバータ測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174789A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013223003A (ja) * | 2012-04-13 | 2013-10-28 | Advantest Corp | Ｄａ変換装置及びそれを用いた電子ビーム露光装置 |
| WO2014077070A1 (ja) * | 2012-11-16 | 2014-05-22 | Sugawara Mitsutoshi | 測定方法、測定装置及び測定プログラム |
| JP2017092993A (ja) * | 2017-02-15 | 2017-05-25 | ルネサスエレクトロニクス株式会社 | 測定方法 |
-
1997
- 1997-08-29 JP JP23437797A patent/JPH1174789A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013223003A (ja) * | 2012-04-13 | 2013-10-28 | Advantest Corp | Ｄａ変換装置及びそれを用いた電子ビーム露光装置 |
| WO2014077070A1 (ja) * | 2012-11-16 | 2014-05-22 | Sugawara Mitsutoshi | 測定方法、測定装置及び測定プログラム |
| JP2014103465A (ja) * | 2012-11-16 | 2014-06-05 | Renesas Electronics Corp | 測定方法、測定装置及び測定プログラム |
| US9705528B2 (en) | 2012-11-16 | 2017-07-11 | Mitsutoshi Sugawara | Measurement method and measurement unit for delta-sigma type data converter |
| JP2017092993A (ja) * | 2017-02-15 | 2017-05-25 | ルネサスエレクトロニクス株式会社 | 測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509997B (zh) | 資料轉換電路及其方法 | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US20090206864A1 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| JP3309380B2 (ja) | ディジタル測定器 | |
| CN114553225A (zh) | 用于数模转换芯片的测试装置 | |
| US20030063019A1 (en) | Integrated test structure and method for verification of microelectronic devices | |
| CN100459434C (zh) | 具有集成测试电路的数模转换器和确定其过渡周期的方法 | |
| JPS5828665A (ja) | 電力量計 | |
| JPH1174789A (ja) | Ａ／ｄコンバータ測定装置 | |
| JP2912285B2 (ja) | アナログ・デジタル混在回路の過渡解析方法 | |
| JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
| JP3499674B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| RU2333505C1 (ru) | Широкодиапазонный калибратор, управляемый дифференциальным вольтметром | |
| JP3495179B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JP3845603B2 (ja) | 半導体集積回路のテスト回路 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| CN114778945B (zh) | 一种电阻测量电路、电阻测量方法和数字万用表 | |
| JPH1155120A (ja) | Ａｄ変換器及びこれを内蔵したマイクロコンピュータ | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| CN217212886U (zh) | 一种数字万用表 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JP2959174B2 (ja) | 集積回路 | |
| JPS60185429A (ja) | Ｄａ変換器における直線性誤差補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060117 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060425 |