JPH11503280A - ウインドウ比較器 - Google Patents
ウインドウ比較器Info
- Publication number
- JPH11503280A JPH11503280A JP8529544A JP52954496A JPH11503280A JP H11503280 A JPH11503280 A JP H11503280A JP 8529544 A JP8529544 A JP 8529544A JP 52954496 A JP52954496 A JP 52954496A JP H11503280 A JPH11503280 A JP H11503280A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- value
- window
- counter
- interface device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims description 12
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 230000002457 bidirectional effect Effects 0.000 abstract description 2
- 239000000835 fiber Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
- H04L2012/5605—Fibre
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
受信装置のインタフェース装置内の複数のデータフレームを再順序化する方法と装置に関する。インタフェース装置はウインドウ比較器(200)と制御装置(202)を含む。ウインドウ比較器(200)は双方向2:1マルチプレクサ(206)と、カウンタ(208)と、第1と第2比較器(210、21 2)と、2進加算器(214)と、3:8デコーダ(216)と、8つの2入力ORゲート(218)と、減算器(220)と、ビットマスク(222)と、ラッチされた出力をもつシフトレジスタ(224)と、読取りバッファ(204)とを含む。インタフェース装置は、コンテキストを切り替え、2つ以上のシーケンスに関連するフレームを並列に処理可能にする。「未着フレームウインドウ」が生成され、各シーケンスに関連づけられる。特定のシーケンスに関わるフレームが順序通りに受信されないと、「未着」フレームを表す未着フレームウインドウ内の1ビットが能動状態になって、順序から外れたフレームの受信を表す。順序から外れたフレームは記憶され、その後上位コンピュータに転送される。
Description
【発明の詳細な説明】
ウインドウ比較器
発明の背景
1.発明の分野
本発明はディジタル通信のための方法と装置に関し、具体的には順序通りに受
信されなかった連続情報を再順序化する方法と装置に関する。
2.関連技術の記載
コンピュータ産業では、高速ディジタルネットワークを介して大量のデータを
移動させるための多くのプロトコルがある。たとえば、コンピュータシステム内
でワークステーションと周辺機器を相互接続する標準としてファイバーチャンネ
ルが浮上してきている。ファイバーチャンネル標準を使用すると200メガバイ
トものデータをわずか2秒で転送できる。ファイバーチャンネルは高速ローカル
エリアネットワークの標準としても考えられている。ファイバーチャンネルは切
替え式媒体である。すなわち、データのパケットが各ユーザにより転送される。
データは2キロバイトまたはそれ以下のパケットで送られる。こうしたデータの
パケットは「フレーム」と呼ばれる。シーケンス(データ列)は、受信装置が完
成とみなすまで所定の順序に組立てられることになる1つまたは複数のフレーム
から成る。
図1は、ファイバーチャンネルフレームのフレームフォーマットの図である。
フレームの最初の4バイトは「フレーム開始」フィールド101に割り当てられ
る。フレーム開始フィールド101は、以後フレームが続くことを示すデータの
パターンである。次の24バイトは「フレームヘッダ」フィールド103に割り
当てられる。フレームヘッダフィールド103は、4つのサブフィールドをもち
、この4つのサブフィールドで個別にフレームを識別する。これらのサブフィー
ルドの最初は、ソース識別サブフィールド(S−ID)である。S−IDサブフ
ィールドは、そのフレームが発生した装置を識別する3バイトの情報である。第
2のサブフィールドは、着局識別サブフィールド(D−ID)である。D−ID
サブフィールドは、フレームを受け取ることになっている装置を識別する3バイ
ト
の情報である。第3のサブフィールドは、シーケンス識別サブフィールド(SE
Q−ID)である。SEQ−IDサブフィールドは3バイトであり、そのフレー
ムが関連する特定のシーケンスを識別する。第4のサブフィールドは、シーケン
ス計数サブフィールド(SEQ−CNT)である。SEQ−CNTサブフィール
ドは、特定の列のフレームそれぞれについてシーケンス内でのそのフレーム内の
相対的な位置を判定する。
フレームの次の0−2112バイトはペイロードフィールド105(すなわち
、ソース装置から着局装置に送られる情報を運ぶフィールド)に割り当てられる
。その次の4バイトは巡回冗長符号(CRC)フィールド107に割り当てられ
る。このフィールド107によりフレームデータのエラーが検出できる。最後の
4バイトは「フレーム終端」フィールド109に割り当てられる。
ファイバーチャンネルなど通信プロトコルの問題は、データが、通信リンクの
受信端で所定の順序で受信されなければならないことである。しかし、通信リン
クの要件のためデータは順序通りに到着しない。たとえば、ソース装置が情報の
フレームにエラーを検出し、エラーを訂正する前に次のフレームを送信する場合
がある。エラーが検出されると、誤りのあるフレームは順序から外れて再送信さ
れる。前に送信されたフレームのエラーを訂正する前に次のフレームを順序通り
送信すれば、検出されたエラーを訂正している間にソース装置は継続的に生産的
な仕事(すなわちデータフレームの送信)を実行できる。他の例では、ソース装
置は適切な順序でフレームを送信できる。しかし、フレームは着局装置まで異な
る経路をとる。こうした異なる経路上で様々な送信遅延の結果、フレームは順序
通りに到着しないことになる。
前に送信されたフレームでのエラーの検出後、それ以後のフレームが送信され
たり異なる経路を介してフレームが送信されると、フレームが順序通りに受信さ
れないので、着局装置がフレームの再順序化の仕事を負うことになるが、こうし
た動作によりソース装置は最上の配送経路を利用し、エラーにより途切れないデ
ータフレームを送信し続けることができる。
フレームを再順列化する従来のメカニズムでは、相互介入またはインテリジェ
ント介入が必要となるのでソース装置の性能が低下し、連続情報が正しい順序で
着局に到着するまで送信元がその連続情報を再送信しなければならないのでシス
テムの性能が低下する。たとえば、TCP(トランスポート制御プロトコル)ト
ランスポート層プロトコルは、インターネットプロトコル(IP)のサービスを
使用して確実な順序付けられたストリームデータを配送するソフトウェアメカニ
ズムである。受信システムでのTCPソフトウェア処理とは、各受信セグメント
を検査して、未着セグメント、重複セグメントまたは順序の異なるセグメントが
ないことを確認することである。このシステムでは、受信側がインテリジェント
式に介入する必要があるので受信側の性能が低下する。
したがって、データ通信の効率と速度に影響を及ぼさないで、ソース装置が意
図した順序に対応するように着局ソースが受信したフレームを再順序化する単純
な手段が必要になる。
発明の要約
本発明は、受信装置のインタフェース装置内でデータフレームを再順序化する
方法と装置である。受信装置が所定の順序でデータを処理できるように再順序付
けされる。本発明によると、ソース装置から送信される各フレームには、データ
の「シーケンス」内の互いのフレームに関してそのフレームの相対的な位置を示
す「シーケンス番号」が割り当てられる。シーケンスは1つまたは複数のフレー
ムから構成される。こうしたフレームは、受信装置が完全とみなすまで所定の順
序に組み合わせられなければならない。各データシーケンスも識別される。本発
明はコンテキストを切り替えて、2つ以上のシーケンスに関連するフレームを並
列に処理できる。「未着フレームウインドウ」が生成され各シーケンスに関連づ
けられる。各未着フレームウインドウは、順序通りに受信されなかった特定のシ
ーケンスのフレームの記録を保持している。特定のシーケンスに関連したデータ
フレームが受信されると、好ましくは、そのシーケンスに関連した未着フレーム
ウインドウは未着フレームラッチにロードされる。未着フレームウインドウは8
ビットワードなのが好ましい。特定のシーケンスに関連したフレームが順序通り
に到着しない時、「未着」フレームを表す未着フレームウインドウ内の1ビット
は、順序から外れたフレームを受信したことを表している。次に、順序から外れ
たフレームを転送する前に転送しなければならないフレームを受信すると、こう
した順序から外れたフレームは、順序通りに上位コンピュータに転送されるよう
記憶される。
未着フレームウインドウの最下位ビット(LSB)は、「次期期待フレーム」
を表している。次期期待フレームは、可能な値の範囲内の最下位の値をもつシー
ケンス番号を保持している、まだ受信されていないフレームとして定義される。
LSBがある(次期期待フレームが受信されたことを示す)場合には、次期期待
フレームのペイロードフィールドに保持されたデータが上位コンピュータに転送
される。各ビットは最下位ビットに向けて1ビットシフトされ、最下位ビットは
再び検査される。この処理は、最下位ビットがなくなるまで繰り返される。
本発明の好適実施例の詳細は添付図面と以下の記載に詳述されている。本発明
の詳細が明らかになると、本技術分野の当業者によりさまざまな改良や変更の追
加が可能なことが明らかに成るであろう。
図面の簡略な説明
図1は、従来技術によるファイバーチャンネルフレーム用のフレームフォーマ
ットの図である。
図2は、本発明によるインタフェース装置の構成図である。
図3は、本発明による状態マシンの状態の状態図である。
様々な図面における同じ参照番号と称呼は同じ要素を示している。
本発明の詳細な説明
本発明を通して、図示の好ましい実施例や例は、本発明を制限するものではな
く好適例として考えるのが好ましい。
概観
本発明は、通信リンクを介してデータフレーム(すなわちマルチバイト送信)
を受信するインタフェース装置である。本発明によるフレームデータは、図1に
示すものや上述のもののような複数の情報フィールドを含むのが好ましい。本発
明の好ましい実施例では、本発明による通信リンクを介して受信された各データ
フレームは、フレームヘッダ103などのフィールドに保持された「シーケンス
番号」に関連している。説明を簡潔にするために、シーケンス番号「X」に関連
するフレームは「フレームX」と呼ぶことにする。たとえば、シーケンス番号「
102」に関連するフレームは「フレーム102」と呼ぶ。
各フレームに関連するシーケンス番号は、フレームが受信されることになって
いる順序を示す。単純化するために、フレーム「000」は本説明におけるシー
ケンスの第1フレームとして考察する。その後のフレームそれぞれは、前のフレ
ームより1つ大きいシーケンス番号を順番にもっている。したがって、フレーム
「102」は、フレーム「101」の直後に受信されることになっている。しか
し、可能なシーケンス番号の範囲は任意の番号から始まり、任意の所定の間隔で
増分できるのは当然である。
本発明は、シーケンス番号から分かるように各フレームが受信されることにな
っている順序で、各フレームのペイロードフィールド105で運ばれた情報を上
位コンピュータに転送する。フレームが順序通りに受信されない場合、ペイロー
ドフィールド105で運ばれたデータが記憶される。順序から外れたフレームデ
ータが転送されるのは、先に受信されるべきデータフレームすべてを転送した後
だけである。本発明の1実施例では、ペイロードフィールド105内のデータが
転送される上位コンピュータは従来のコンピュータであるが、代わりに、上位コ
ンピュータは、通信リンク上の着局ノードとして動作するコンピュータ周辺装置
または任意の他の装置でもかまわない。
本発明によると、「次期期待フレーム」は、可能な値の範囲内の最下位の値を
もつシーケンス番号を保持し、まだ受信されてないフレームとして定義される。
たとえば、可能なシーケンス番号の範囲が0−65535(ファイバーチャンネ
ルフレームにしばしばみられる)である場合、フレーム「000」から「100
」までの各フレームが受信され、フレーム「104」も受信されると、「101
」はまだ受信されてない最小のシーケンス番号であるが可能な範囲内にあるため
に、次期期待フレームはフレーム「101」である。
好ましくは、本発明では、ラッチ出力をもつシフトレジスタ内の8ビット(集
合的に「未着フレームウインドウ」と呼ぶ)が記憶される。各ビットは、期待フ
レームの所定の範囲内で次期フレームの任意のものが受信されたかどうかを示す
。この代わりに、任意のメモリ手段を未着フレームウインドウを記憶するために
使用できる。シフトレジスタの最下位ビット(LSB)は次期期待フレームに関
連するのが好ましい。さらに好ましくは、LSBから最上位ビット(MSB)ま
での各ビットが以後続く次期フレームに順序通りに関連づけられる。たとえば、
フレーム「003」が次期期待フレームである場合には、LSBがフレーム「0
03」に関連づけられる。第2のLSBはフレーム「004」に関連づけられ、
第3のLSBはフレーム「005」に関連づけられる、と続く。他の実施例では
、MSBは次期期待フレームに関連づけられるので、各ビットの順序が逆転され
る。
各ビットは、それに関連するフレームが受信された後で、第1論理状態(非能
動状態)から第2論理状態(能動状態)に状態が変化する。LSBが能動化され
る時は、次期期待フレームが受信されている。したがって、本発明の1実施例に
よると、LSBの遷移時には、最新受信フレームが次期期待フレームである。こ
のため、本発明の目的がフレームを期待された順序で上位コンピュータに転送す
ることであるので、この最新受信フレームは上位コンピュータに転送可能である
。そのフレームが上位コンピュータに転送されると、シフトレジスタは、LSB
寄りに1ビットシフトされた前の値と同じ値に更新される。LSBの新しい値が
能動状態の場合、そのビットに関連づけられたフレームは受信されており、上位
コンピュータに転送可能である。新しいLSBが非能動状態の場合、インタフェ
ース装置は、新LSBに関連付けられたフレームの受信を待つ(すなわち、LS
Bが能動化されるのを待つ)。
本発明の好ましい実施例では、インタフェース装置のパラメータそれぞれは、
特定のシーケンスに関連して記憶され、その特定のシーケンス内のフレームを受
信すると再ロードされる。この動作により複数の情報ストリームがインーターフ
ェース装置により並列に受信および処理可能である。
図2は、本発明によるインタフェース装置の構成図である。インタフェース装
置は、ウインドウ比較器200と、状態マシン202などの制御装置を備えてい
る。状態マシン202はウインドウ比較器200の動作を制御する。ウインドウ
比較器200は、双方向2:1マルチプレクサ206、カウンタ208、第1及
び第2比較器210、212、2進加算器214、3:8デコーダ216、8個
の2入力ORゲート218、減算器220、ビットマスク222、ラッチされた
出力をもつシフトレジスタ224、および読取りバッファ204を含む。以下の
信号は、状態マシン202の次の状態を制御する入力として状態マシン202で
受信される。(1)到来するフレームから受け取られたデータ、(2)MSB出
力信号、(3)WRAP出力信号、(4)BORROW出力信号、(5)ERR
OR出力信号、(6)シフトレジスタ224の各ビットの論理状態を表す8つの
信号。図3は状態マシン202の複数の状態の状態図である。
本発明が起動するのは、通信リンクを介してフレームを受信するときである。
状態マシン202はINITIALIZATION(初期化)状態301に入る
。フレームが受信されると、状態マシン202は、フレーム開始フィールド10
1、フレームヘッダフィールド103、CRCフィールド107、およびフレー
ム終端フィールドに含まれた情報を処理する。フレーム開始フィールドは、この
フレームがシーケンスの第1フレームであるかどうかを示す情報を含むのが好ま
しい。フレームがシーケンスの第1フレームである場合、状態マシン202は第
1フレームフラグ(FFフラグ)を設定する。
フレームヘッダ103の受信を検出すると、状態マシン202は、フレームヘ
ッダ103からシーケンス識別(SEQ−ID)値とシーケンスカウンタ(SE
Q−CNT)値を抽出して、状態マシン202内のメモリ230に値を記憶する
のが好ましい。他の実施例では、メモリ230は状態マシン202の外の置くこ
ともできる。SEQ−CNTはフレームのシーケンス番号である。SEQ−ID
は、フレームが関連する特定のシーケンスを判定する。本発明の他の実施例では
、フレームはSEQ−IDを示してない。こうした他の実施例では、第1シーケ
ンスの全フレームが、第2シーケンスのフレームが受信される前に受信されるよ
うになっている。
さらに、INITIALIZATION(初期化)状態301では、ペイロー
ドフィールド105に保持された情報の各バイトは、フレームの他のフィールド
101、103、107、109に保持されたオーバーヘッド情報から分離され
ている。バイト情報はメモリ230内のデータフィールドバッファに記憶される
のが好ましい。バッファの長さと位置が変数「DATA−LENGTH[x]と
「ADDR−PTR[x]」でメモリ230中に記憶されている。ただし、「x
」は特定のフレームに関連する(好ましくは、フレームに関連づけられたSEQ
−IDとSEQ−CNTに関連して)固有の値である。
状態マシンは回復(RESTORE)状態302に入る。回復状態302では
、状態マシンはカウンタ208とシフトレジスタ224に受信フレームのSEQ
−IDに関連する値をロードする。新しいフレームが受信されるたびにカウンタ
208とシフトレジスタ224のロードが可能になるので、本発明によると、イ
ンタフェース装置が、少なくとも第2シーケンスに関連したフレームと混在する
第1シーケンスのフレームの処理が可能であると確認されている。
FFフラグが能動化されると、状態マシン202はシフトレジスタ224とカ
ウンタ208にシーケンス(好ましくはゼロ)の第1フレームに関連したシーケ
ンス番号の値をロードする。FFフラグが非能動化されると、状態マシン202
はカウンタ208とシフトレジスタ224にSEQ−IDにより識別されたシー
ケンスに関連して以前にセーブされた値をロードする。カウンタ208とシフト
レジスタ224にロードする値はSEQ−IDに基づいた索引により表をみて識
別されるのが好ましい。本発明の他の実施例では、最後の受信フレームのシーケ
ンスと再現する値を適切に関連づけるために、カウンタ208とシフトレジスタ
224にロードされる値は、内容アドレス可能メモリ、変換ルックアサイドバッ
ファまたは任意の他の手段を用いて識別される。
状態マシン202は、信号線207を介してマルチプレクサ206に送られる
読取り/書込み信号を制御して、マルチプレクサ206が信号線209を介して
状態マシン202からの入力を受信する。マルチプレクサ選択信号は、選択信号
線上で状態マシン202からマルチプレクサ206に送られる。選択信号は、マ
ルチプレクサからの出力がカウンタ208に送られるかまたは、ビットマスク2
22を介してシフトレジスタ224に送られるのかを判定する。ビットマスク2
22は、シフトレジスタ224の入力端がマルチプレクサ206またはORゲー
ト218の出力端に接続されているかを判定する2入力マルチプレクサである。
シフトレジスタ224にロードされた値はシフトレジスタ224にラッチされる
。シフトレジスタ224の値は未着フレームウインドウを表し、特定のフレーム
が受信されたかどうかを示す。他の実施例としては、ORゲート218が3状態
出力を備える場合もある。
本発明の好ましい実施例では、カウンタ208とSEQ−CNTはどちらも1
6ビット幅が好ましい。SEQ−CNTの最下位3ビットは減算器220の第1
入力端に接続されている。カウンタ208の出力の最下位3ビットは減算器22
0の第2入力端に接続されている。第1フレームのSEQ−CNTからの最下位
3ビットからカウンタ208からの最下位3ビットを引いて、最新の受信フレー
ムが未着フレームウインドウ内のビットにより表されるかどうかの判定を支援す
る。受入可能な列から外れたフレームの範囲によっては、4つ以上また2つ以下
の最下位ビットを減算することもできることに注意すべきである。たとえば、次
期期待フレームの値に関して、値が16個までのフレームが受入可能な場合には
、カウンタ208とSEQ−CNTからの出力の最下位4ビットが減算器220
に送られることになる。
本実施例では、減算器220からの3つのビットが3:8デコーダ216に送
られる。デコーダ216の出力は8本の信号線であり、その内1つだけがいつで
も能動状態になっている。能動化される特定の信号線は減算器220からの3本
の信号線の状態により判定され、デコーダ216の入力端に接続されている。3
本の入力線上の論理状態の組合せは8つ可能なので、各出力線はこれら3本の入
力線上の可能な8つの論理状態の組合せの1つに対応している。したがって、デ
コーダ216からの各出力線はそれぞれ、SEQ−CNT信号の値とカウンタ2
08の値のモジューロ8の差に対応している。
デコーダ216からの8つの出力信号はそれぞれ、8つの論理和ゲート218
の1つ、ビットマスク222への8つの入力の1つ、ビットマスク222からの
8つの出力の1つ、シフトレジスタ224への8つの入力の1つ、シフトレジス
タ224からの8つの並列出力線の1つに対応している。デコーダ216からの
8つの出力信号はそれぞれ関連する論理和ゲート218の第1入力端に接続され
ている。各論理和ゲート218の出力端は関連するビットマスク入力端に接続さ
れている。シフトレジスタ224の各出力端は関連する論理和ゲート218の第
2入力端に接続されている。ゼロ(すなわち、「ゼロ」出力)の入力値に関連し
た特定のデコーダ出力はビットマスク222のLSBにつながっている。出力「
1」はLSBに隣接するビットマスク222のビットに接続され、「2」から「
7」の各デコーダ出力端は、上記の次のビットマスク入力端に順番に接続されて
いる。回復(RESTORE)状態302では、マルチプレクサ206に接続さ
れたビットマスク入力端がシフトレジスタ224の入力端に接続されていること
に注意すべきである。
デコーダ216の出力は、カウンタの値とSEQ−CNTの値の最下位ビット
だけの状態を表すので、最新の受信フレームが未着フレームウインドウのビット
により表されたフレームの範囲(すなわち、次期期待フレームの値に関して所定
の範囲内)にあるかどうかを判定するのに、カウンタ208とSEQ−CNTか
らのより上位の出力信号(すなわちビット3−15)も考慮しなければならない
。より上位の出力信号は2進加算器214の入力端と第1比較器210に送られ
る。第1比較器210は、カウンタ208からのより高位ビットとSEQ−CN
Tのより高位ビットは、比較器210の出力端のMSB信号が能動状態の場合、
同一になることを示す。
本発明の好ましい実施例では、2進加算器214の出力は、加算器214に入
力される値より1つ大きい2進値を表す13ビット出力である。加算器214の
出力端は第2比較器の入力端に接続されている。第2比較器212は、カウンタ
の出力の最下位より上位のビットが表す値に1を加えた値と、SEQ−CNT値
のより上位のビットが表す値を比較する。どちらの値も同じ場合には、比較器2
12のWRAP信号出力が能動状態になる。WRAP信号は、減算器220から
のBORROW信号と組み合わせて使用され、カウンタ208に記憶された値が
、(1)SEQ−CNT値より小さい場合(すなわち、最新受信フレームのシー
ケンス番号が次期期待フレームのシーケンス番号より大きい)と(2)SEQ−
CNTからの8つの値の範囲内である場合を識別する。
MSB、BORROWおよびWARP信号があつまると、最後の受信フレーム
が次期期待フレームのシーケンス番号より大きいシーケンス番号をもち、次期期
待フレームの値(本例では8)に関して所定の範囲内にあることが確実になる。
したがって、MSB信号がMSB信号線217で能動状態になる場合には、(
次期期待フレームのシーケンス番号を保持する)カウンタ208の最上位13ビ
ットがSEQ−CNTの最上位の13ビット(すなわち、最後の受信フレームの
シーケンス番号)に等しくなる。したがって、MSB信号が能動状態になると、
SEQ−CNTの最下位3信号は、非能動状態のBORROW信号が示している
ように、次期期待フレームのシーケンス番号の最下位3信号(カウンタ208に
記憶された値の最下位ビット)以上でなければならない。BORROW信号が能
動状態になると、SEQ−CNTがエラーになる(すなわち、次期期待フレーム
のシーケンス番号より小さいので、次期期待フレームの値に関して所定の範囲の
値から外れている)。同様にWRAP信号が能動状態になると、能動状態のBO
RROW信号により示されるように、SEQ−CNTの最下位3ビットはカウン
タ208に記憶された値の最下位3ビットより小さくなければならない。そうで
ない場合には、最新の受信フレームは有効フレームの範囲外であり、エラー状態
である。
追加エラー検査回路226は、最後の受信フレームが前に受信したフレームと
同じシーケンス番号ではないことを検査する。この検査は、8つの個別ANDゲ
ート228において、デコーダ216からの各出力とシフトレジスタからの関連
出力を比較することで実行される。MSB信号が能動状態の場合、BORROW
信号は非能動状態であり、デコーダ216の出力とシフトレジスタ224の関連
出力のどちらも能動状態であり、最後の受信フレームが前に受信したフレームと
同じシーケンス番号をもつ。同様に、WRAP信号が能動状態であると、BOR
ROW信号は能動状態であり、デコーダ216の出力とシフトレジスタ224の
関連出力のどちらも能動状態であり、最後の受信フレームは以前に受信したフレ
ームと同じシーケンス番号をもつ。こうした場合のどちらでも、状態マシン20
2はERROR(エラー)状態307に入る。WRAP、MSB、BORROW
およびERRO信号の状態がエラーが発生したことを示している場合、状態マシ
ン202は上位コンピュータ201への割込み要求線を能動化して、エラー状態
の処理の支援を要求する。その代わりに、状態マシン202は、極めて処理能力
が高いので上位コンピュータ201からの援助を要求することなくエラー状態を
処理することもできる。どちらの場合でも、エラー状態の検出後に起こる特定の
動作は本発明の範囲外である。
状態マシン202がSEQ−CNT値が所定の範囲内にあり前の受信フレーム
と等しくないと判定した場合には、状態マシン202はLATCH状態303に
入る。LATCH(ラッチ)状態303では、状態マシン202が、ビットマス
ク222への選択信号を制御することで、ORゲート218の出力信号をビット
マスク222を介してシフトレジスタ224の並列入力に接続させる。シフトレ
ジスタ224の前の値とデコーダ216の出力の論理和を取ることで、前に能動
状態であったシフトレジスタ224のビットは能動状態を維持する。したがって
、RESTORE(回復)状態302のシフトレジスタ224にロードされた値
によりフレームがこれまでに順序通りに受信されなかったことを示すようビット
が能動化されると、こうした情報は保持され、さらにデコーダ216の出力によ
り表された追加ビットを能動化して補足されることになる。次に、状態マシン2
02は、入力信号をシフトレジスタ224にロードさせる。シフトレジスタ22
4の出力は、次期期待フレームの値に関して所定の範囲の値内のどのフレームが
受信されたかを示す。
次に、状態マシン202はADVANCE(進展)状態304に入る。ADV
ANCE状態304では、状態マシン202は、ラッチ204のLSBが能動状
態かどうかを検査する。ラッチ204のLSBが能動状態の場合には、最後の受
信フレームが次期期待フレームである。状態マシン202は変数DATA−LE
NGTHとADDR−PRTを使用して、データバッファの位置を同定して、メ
モリに記憶されカウンタ値に関連するバイト情報(すなわち、最後の受信フレー
ム)を求める。バイト情報が回復されて上位コンピュータ201に転送される。
状態マシン202はカウンタ208を1つ増分し、シフトレジスタ224の内
容をLSB方向に1ビット分シフトさせる。新しいLSBが能動状態の場合、状
態マシンはADVANCE状態304に入り、変数DATA−LENGTHとA
DDR−PTRを使用して、メモリに記憶され新しいカウンタ値に関連するバイ
ト情報の位置を同定する。バイト情報が回復され、上位コンピュータ201に転
送される。カウンタ208は再び増分され、シフトレジスタ224の値が再びL
SB方向に1ビット分シフトする。この処理はLSBがゼロになるまで継続する
。LSBの新しい値がゼロの場合には、状態マシン202はSAVE−CONT
EXT状態305に入る。この状態305では、カウンタ208とシフトレジス
タ224の値がメモリ230にセーブされる。状態マシン202はバッファ20
4とマルチプレクサ206を介してシフトレジスタ224からの値を受信するの
が好ましい。さらに、DATA−LENGTHとADDR−PTRの現在の内容
もセーブされる。
状態マシン202は、次に、INITIALIZATION状態301に戻り
、次期フレームの受信を待つ。次期フレームが受信されると、カウンタ208と
シフトレジスタ224に回復される内容(すなわち、同じシーケンスの最後のフ
レームに関してカウンタ208とシフトレジスタ224に最後に保持された値)
のアドレスを判定するためにSEQ−IDとSEQ−CNTが取り出される。ペ
イロードフィールド105で運ばれるバイト情報が、変数DATA−LENGT
HとADDR−PTR(それぞれはこのフレームのSEQ−CNTに関わってい
る)により同定された位置でメモリにバッファ記憶される。これは、このフレー
ムが次期期待フレームであること(その結果、カウンタの値がこのフレームのS
EQ−CNTに等しいこと)が判定されるまで続く。次に、シフトレジスタ22
4の新しい内容がラッチ204にロードされる。ウインドウ比較器200の比較
器210と212は、SEQ−CNTの値と新しいカウンタの値に基づいて、W
RAP、BORROWおよびMSB信号の論理状態を定める。
こうした信号が、SEQ−CNTが次期期待フレームの値に関する値の範囲内
にあることを示している場合には、状態マシン202は再びADVANCE状態
304に入る。ラッチ204のLSBは再び検査される。新しいLSBが能動状
態になる場合、状態マシン202はカウンタ208の値に関連する変数DATA
−LENGTHとADDR−PTRを使用して、メモリに記憶されたバイト情報
の位置を同定する。バイト情報は回復されて上位コンピュータ201に転送され
る。状態マシン202は再びカウンタ208を増分し、LSBに向かって1ビッ
ト分シフトレジスタ224の内容をシフトする。新しいLSBが能動状態の場合
には、カウンタ208の値に関する変数DATA−LENGTHとADDR−P
TRは、メモリに記憶されたバイト情報の位置を同定する。バイト情報は回復さ
れ上位コンピュータ201に転送される。状態マシン202はADVANCE状
態304に再び入り、カウンタ208を増分し、シフトレジスタ224の内容を
LSBの方向に1ビット分シフトさせる。この処理は、新しいLSBが能動状態
でなくなるまで継続する。
ラッチ204のLSBが能動状態でない場合、最後の受信フレームが次期期待
フレームではなかったことを示している。次に、状態マシン202がSAVEC
ONTEXT状態305に入り、シフトレジスタ224とカウンタ208の値な
らびにDATA−LENGTHとADDR−PTRの値をセーブする。次に、状
態マシン202はINITIALIZATION状態301に入り、次期フレー
ムの受信を待つ。この処理は継続的に繰り返される。
本発明には従来技術と比べて様々な利点がある。本発明は、単純な論理要素を
用いて実施可能であり、ディジタル電子通信システムに埋め込むのに適している
。さらに、本発明は、高レベルの制御機能がインタフェース装置の状態を判定し
他の状態をもたらすことができる単純なメカニズムを備えている。代わりに単純
な状態情報(すなわち、カウンタとシフトレジスタの値)をセーブし回復するこ
とで、「コンテキスト切替え」または比較的複雑なマシンの並列使用が容易にな
る。さらに、フレームが特定のシーケンスを識別するフィールドをもっている場
合、本発明は、カウンタとシフトレジスタの値を最後の受信フレームのシーケン
スに関する値で更新することにより複数のデータストリーム間で多重化動作可能
である。本発明はほんのわずかしかプロセッサの介入を必要としないので、次期
期待フレームの受信とそのフレームのペイロードフィールドで運ばれたデータの
上位コンピュータへの転送の間の待ち時間はきわめて短い。複数のフレームが順
序通りにインタフェース装置により受信される場合、各フレームについてペイロ
ード情報の上位コンピュータへの転送にはほとんど遅延がない。未着フレームウ
インドウが受信可能な事前定義されたフレーム範囲を識別するので、フレームが
範囲外にあることを示すことで、本発明は一時的な記憶が過重であるかまたはそ
うなりそうな時を示すことができる。本発明はさらに、同じフレームが2度受信
され
たときにエラー状態を示す。その上、本発明は、受信情報の長さを各配送間で変
えられ、その変化の特質が受信側により予測できない通信プロトコルを容易に組
み込める。
本発明について多々実施例が記載されてきたが、本発明の精神と範囲から逸脱
しないかぎり様々な修正が可能である。たとえば、本発明は、ウインドウ比較器
の動作を制御する状態マシンの視点から記載されてきた。しかし、個別論理、プ
ログラム式汎用コンピュータやプログラム式論理アレイなどの回路機構を使用し
て、上記の状態マシンの関数を実行することができる。同様に、本発明のウイン
ドウ比較器回路は、プログラム式汎用コンピュータ、プログラム式論理アレイ、
または状態マシンなどどんな手段でも実施可能である。さらに、ビット数(すな
わち、未着フレームウインドウの範囲)は模範例で説明された8ビットから変え
ることができる。したがって、本発明は特定の例示実施例により制限されるもの
ではなく添付の請求の範囲によって制限されることを理解すべきである。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(KE,LS,MW,SD,S
Z,UG),UA(AM,AZ,BY,KG,KZ,MD
,RU,TJ,TM),AL,AM,AT,AU,AZ
,BB,BG,BR,BY,CA,CH,CN,CZ,
DE,DK,EE,ES,FI,GB,GE,HU,I
S,JP,KE,KG,KP,KR,KZ,LK,LR
,LS,LT,LU,LV,MD,MG,MK,MN,
MW,MX,NO,NZ,PL,PT,RO,RU,S
D,SE,SG,SI,SK,TJ,TM,TR,TT
,UA,UG,UZ,VN
Claims (1)
- 【特許請求の範囲】 1. 通信リンクに受信装置を接続し、インタフェース装置により受信された複 数のデータフレームの各フレームが一連のフレーム内に含まれ、前記複数のフレ ームが外部送信装置により定義された所定の順序で前記受信装置に確実に送られ るようにするインタフェース装置であって、 (a)制御装置と、 (b)前記制御装置に接続され制御されて、最後の受信フレームが前記外部送 信装置により定義された順序での次期期待フレームであるかどうかを示す未着フ レームウインドウを記憶する未着フレームウインドウ記憶手段をもつ比較器ウイ ンドウ回路と、を含むことを特徴とする前記インタフェース装置。 2. 受信された複数のフレームは該フレームが含まれているシーケンスを識別 する情報を含み、前記比較器ウインドウはさらに前記未着フレーム記憶手段に接 続されたロード手段を含み、最後の受信フレームのシーケンスに関する未着フレ ームウインドウを前記未着フレームウインドウ記憶手段にロードする、請求項1 に記載のインタフェース装置。 3. 前記制御装置は、選択フレームが次期期待フレームであることが前記未着 フレームウインドウから判定されたときのみ、前記インタフェース装置により受 信された、前記選択フレーム内のデータを転送する、請求項1に記載のインタフ ェース装置。 4. 前記インタフェース装置により受信された各有効フレームは、所定順序内 の前記フレームの相対的な位置を示す値に関連しており、前記比較器ウインドウ はさらに、 (a)次期期待フレームに関わる値を記憶する記憶手段と、 (b)前記記憶手段と前記制御装置に接続され、前記次期期待フレームに関わ る値と最後の受信フレームに関わる値を比較して、前記最後の受信フレームに関 わる値が、次期期待フレームの値の所定の範囲内にあるかどうかを示す比較手段 と、を含む、請求項1に記載のインタフェース装置。 5. 前記制御装置は、選択フレームが現在の次期期待フレームであることと、 前記選択フレームが受信時に予め決められた範囲の値の内の値に関連しているこ とが、前記比較手段と未着ウインドウフレームから判定されるときのみ、前記イ ンタフェース装置により受信された前記選択フレーム内のデータを転送する、請 求項4に記載のインタフェース装置。 6. 前記記憶手段は、前記制御装置に作動的に接続されるカウンタであり、前 記制御装置からのコマンドに基づいて記憶された値を予め決められた値分増分可 能である、請求項5に記載のインタフェース装置。 7. 前記カウンタは前記制御装置により制御され、未着フレームウインドウが 最後の受信フレームが次期期待フレームであることを示すときに、予め決められ た値分増分する、請求項6に記載のインタフェース装置。 8. 前記ウインドウ比較器回路はさらに、前記制御装置と前記未着ウインドウ 記憶手段の入力端に接続されたシフトレジスタを含み、前記未着フレームウイン ドウが最後の受信フレームが次期期待フレームであることを示しているときに前 記未着フレームウインドウ記憶手段に記憶される前に、前記未着フレームウイン ドウ記憶手段への未着フレームウインドウ入力が前記制御装置の制御下でシフト 可能である、請求項7に記載のインタフェース装置。 9. (1)前記制御装置は最後の受信フレームに関連した2進値を出力する値 信号線を備え、(2)前記カウンタはその2進値を出力する出力信号線を備え、 (3)前記比較器ウインドウ回路はさらに、 (a)出力端、第1及び第2入力 端をもち、前記第1入力端は前記カウンタの出力信号線に接続され、前記第2入 力端は前記値信号線に接続され、前記比較器の出力端は前記制御装置に接続され ており、最後の受信フレームに関連する値が前記カウンタの値に関する予め決め られた範囲内にある時を判定する、第1比較器と、 (b)入力端と出力端をもち、前記入力端は前記カウンタの出力信号線に接続 され、前記カウンタの値より大きい値を出力する加算器と、 (c)出力端、第1および第2入力端をもち、前記第1入力端は前記加算器の 出力端に接続され、前記第2入力端は前記カウンタの出力信号線に接続され、前 記第2比較器の出力端は前記制御装置に接続され、前記加算器の出力と前記カウ ンタの値を比較してその比較結果を前記制御装置に送る第2比較器と、 (d)出力端、第1および第2入力端をもち、前記第1入力端は前記カウンタ からの複数の最下位出力線の少なくとも1つに接続され、前記第2入力端は前記 制御装置からの複数の最下位出力線の少なくとも1つに接続され、前記カウンタ の最下位線に表された値と前記制御装置からの最下位線に表された値の間の差を 2進法で表す、減算器と、 (e)入力端と出力端をもち、前記出力端は複数の出力信号線を備え、各出力 信号線は前記減算器から前記デコーダに接続された固有の2進入力値に関連する デコーダと、 (f)それぞれが前記複数のデコーダ出力信号線の特定の1線に接続され、第 1入力端が前記関連したデコーダ出力信号線に接続され、出力端が前記未着フレ ームウインドウ記憶手段の特定の入力端に接続され、前記記憶手段は前記インタ フェース装置により受信されたフレームに関連する値を示す値を記憶する複数の 2入力ORゲートと、を含む、請求項7に記載のインタフェース装置。 10. 前記比較ウインドウ回路はさらに、 (a)最後の受信フレームに関する値の予め決められた数の高位ビットが、次 期期待フレームに関する値の同数の高位ビット以上かどうかを判定する手段と、 (b)最後の受信フレームに関連する値の複数の最下位ビットと次期期待フレ ームに関連する値の同数の最下位ビットの差が、能動化する差信号線に関連した 固有値に等しくなるときに、それぞれ固有の値に関連する複数の差信号線の1つ を能動化する手段と、 (c)複数の2入力ORゲートと、を含み、各ORゲートは前記複数の差信号 線の特定の線に関連し、前記関連する差信号線に接続される第1入力端と、前記 インタフェース装置により受信されたフレームに関連する値を示す値を記憶する 未着フレームウインドウ記憶手段の特定の入力に接続される出力端とをもち、各 値は次に期待フレームに関する値の予め決められた範囲内にあり、前記各ORゲ ートの第2入力端は前記未着フレームウインドウ記憶手段の出力端に接続される 、請求項7に記載のインタフェース装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/410,712 | 1995-03-27 | ||
US08/410,712 US5588000A (en) | 1995-03-27 | 1995-03-27 | Apparatus for reordering data frames within an interface device |
PCT/US1996/003970 WO1996031081A1 (en) | 1995-03-27 | 1996-03-22 | Window comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11503280A true JPH11503280A (ja) | 1999-03-23 |
JP3510631B2 JP3510631B2 (ja) | 2004-03-29 |
Family
ID=23625914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52954496A Expired - Fee Related JP3510631B2 (ja) | 1995-03-27 | 1996-03-22 | ウインドウ比較器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5588000A (ja) |
EP (1) | EP0818118B1 (ja) |
JP (1) | JP3510631B2 (ja) |
KR (1) | KR100364385B1 (ja) |
AU (1) | AU5428496A (ja) |
CA (1) | CA2216642C (ja) |
DE (1) | DE69636280T2 (ja) |
WO (1) | WO1996031081A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2848784B2 (ja) * | 1994-08-02 | 1999-01-20 | 沖電気工業株式会社 | パケット交換方式 |
FI98174C (fi) * | 1995-05-09 | 1997-04-25 | Nokia Telecommunications Oy | Datansiirtojärjestelmä, jossa on liukuvaan ikkunaan perustuva datavuonohjaus |
US6314101B1 (en) * | 1997-06-17 | 2001-11-06 | Qualcomm Incorporated | Method for detecting delayed data frames in a transport function |
US6408003B1 (en) * | 1997-06-17 | 2002-06-18 | Qualcomm Incorporated | Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames |
US6331988B1 (en) * | 1997-07-31 | 2001-12-18 | Agere Systems Guardian Corp. | Multiple line framer engine |
GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
US7593408B2 (en) * | 1998-05-20 | 2009-09-22 | Qualcomm Incorporated | Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames |
US6310884B1 (en) | 1998-05-21 | 2001-10-30 | Lsi Logic Corporation | Data transfer method and apparatus that allocate storage based upon a received relative offset |
US6304553B1 (en) | 1998-09-18 | 2001-10-16 | Lsi Logic Corporation | Method and apparatus for processing data packets |
US6314477B1 (en) * | 1998-10-30 | 2001-11-06 | Agilent Technologies, Inc. | Performance of fibre channel protocol sequence reassembly using expected frame information and buffer list calculations |
US6721320B1 (en) | 1998-12-18 | 2004-04-13 | Lsi Logic Corporation | Method and apparatus for fibre channel identification and retrieval |
US6453357B1 (en) | 1999-01-07 | 2002-09-17 | Cisco Technology, Inc. | Method and system for processing fragments and their out-of-order delivery during address translation |
US6381242B1 (en) * | 2000-08-29 | 2002-04-30 | Netrake Corporation | Content processor |
US7760737B2 (en) * | 2000-11-30 | 2010-07-20 | Audiocodes, Inc. | Method for reordering and reassembling data packets in a network |
US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
EP1554842A4 (en) | 2002-08-30 | 2010-01-27 | Corporation Broadcom | SYSTEM AND METHOD FOR TREATING FRAMES OUTSIDE THE ORDER |
US7051245B2 (en) * | 2002-11-30 | 2006-05-23 | International Business Machines Corporation | System and method for handling out-of-order data supplied by a real-time feed |
EP1460804B1 (en) * | 2003-03-20 | 2008-10-22 | Broadcom Corporation | System and method for handling out-of-order frames (fka reception of out-of-order tcp data with zero copy service) |
US7580354B2 (en) * | 2003-07-21 | 2009-08-25 | Qlogic, Corporation | Multi-speed cut through operation in fibre channel switches |
US7706411B2 (en) * | 2004-03-29 | 2010-04-27 | Hewlett-Packard Development Company, L.P. | Handling oversubscribed mesh ports with re-tagging |
US7930377B2 (en) | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
US7676611B2 (en) * | 2004-10-01 | 2010-03-09 | Qlogic, Corporation | Method and system for processing out of orders frames |
US7643420B2 (en) * | 2005-03-11 | 2010-01-05 | Broadcom Corporation | Method and system for transmission control protocol (TCP) traffic smoothing |
US7797465B2 (en) * | 2005-06-10 | 2010-09-14 | Intel Corporation | Apparatus and methods to reduce frame interrupts in packet-based communication |
US7797463B2 (en) * | 2005-06-30 | 2010-09-14 | Intel Corporation | Hardware assisted receive channel frame handling via data offset comparison in SAS SSP wide port applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0176788B1 (en) * | 1984-09-05 | 1989-12-13 | Hitachi, Ltd. | Multiplex communication system |
JPH0744567B2 (ja) * | 1986-08-27 | 1995-05-15 | 日産自動車株式会社 | 通信インタ−フエイス装置 |
US5054060A (en) * | 1988-06-10 | 1991-10-01 | Adc Telecommunications, Inc. | Circuit for regulating current in a PBX loop |
GB2236930B (en) * | 1989-10-11 | 1994-03-23 | Plessey Co Plc | Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch |
JPH04222049A (ja) * | 1990-03-16 | 1992-08-12 | Hewlett Packard Co <Hp> | 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置 |
ATE149070T1 (de) * | 1990-08-08 | 1997-03-15 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln der güte von über eine atm- vermittlungseinrichtung verlaufenden virtuellen verbindungen |
US5313323A (en) * | 1992-07-10 | 1994-05-17 | Unisys Corporation | Fiber optic bus and tag adapter for block multiplexer channel |
US5371734A (en) * | 1993-01-29 | 1994-12-06 | Digital Ocean, Inc. | Medium access control protocol for wireless network |
-
1995
- 1995-03-27 US US08/410,712 patent/US5588000A/en not_active Expired - Lifetime
-
1996
- 1996-03-22 DE DE69636280T patent/DE69636280T2/de not_active Expired - Fee Related
- 1996-03-22 KR KR1019970706877A patent/KR100364385B1/ko not_active IP Right Cessation
- 1996-03-22 WO PCT/US1996/003970 patent/WO1996031081A1/en active IP Right Grant
- 1996-03-22 CA CA002216642A patent/CA2216642C/en not_active Expired - Fee Related
- 1996-03-22 EP EP96911379A patent/EP0818118B1/en not_active Expired - Lifetime
- 1996-03-22 AU AU54284/96A patent/AU5428496A/en not_active Abandoned
- 1996-03-22 JP JP52954496A patent/JP3510631B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69636280D1 (de) | 2006-08-03 |
WO1996031081A1 (en) | 1996-10-03 |
EP0818118A4 (en) | 2005-04-06 |
US5588000A (en) | 1996-12-24 |
KR19980703473A (ko) | 1998-11-05 |
EP0818118B1 (en) | 2006-06-21 |
EP0818118A1 (en) | 1998-01-14 |
DE69636280T2 (de) | 2007-06-06 |
CA2216642C (en) | 2006-05-30 |
CA2216642A1 (en) | 1996-10-03 |
AU5428496A (en) | 1996-10-16 |
KR100364385B1 (ko) | 2003-02-11 |
JP3510631B2 (ja) | 2004-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11503280A (ja) | ウインドウ比較器 | |
US7616562B1 (en) | Systems and methods for handling packet fragmentation | |
JP2720957B2 (ja) | パケット・バッファ装置 | |
US7773599B1 (en) | Packet fragment handling | |
US8599855B2 (en) | Network protocol header alignment | |
JP4205181B2 (ja) | Atmパケット・ヘッダおよびデータをホスト・コンピュータ・システムにバースト転送するための方法および装置 | |
US6175571B1 (en) | Distributed memory switching hub | |
WO1996031081A9 (en) | Window comparator | |
EP1166520B1 (en) | Method and apparatus for managing a network flow in a high performance network interface | |
US8085780B1 (en) | Optimized buffer loading for packet header processing | |
US7782857B2 (en) | Logical separation and accessing of descriptor memories | |
US8948204B2 (en) | Fabric channel control apparatus and method | |
WO2001015364A1 (en) | Deferrable processing option for fast path forwarding | |
US7054962B2 (en) | Embedded system having broadcast data storing controller | |
US7239630B1 (en) | Dedicated processing resources for packet header generation | |
US7245615B1 (en) | Multi-link protocol reassembly assist in a parallel 1-D systolic array system | |
US7158520B1 (en) | Mailbox registers for synchronizing header processing execution | |
EP0520116A1 (en) | Method and apparatus for performing pattern search functions | |
US7315549B2 (en) | Formatting data for a buffer | |
US20030172176A1 (en) | Embedded system having multiple data receiving channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |