JPH11355134A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 周波数が大きく変わる起動時、もしくは周波
数の変更時に、回路の安定性は損なわずに位相同期回路
の応答を高速化する。 【解決手段】 基準周波数信号と電圧制御発振器（８）
からフィードバックされた出力周波数信号との位相差を
検出する位相比較手段からの出力を順次チャージポンプ
（５、６）およびループフィルタ（７）を介して電圧制
御発振器（８）へ入力するように形成された位相同期回
路（１）において、上記位相比較手段が複数の位相比較
器（２、３、４）によって構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ（Ｐｈａｓ
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）もしくはＤＬＬ（Ｄｅｌ
ａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）等の位相同期回路に関
し、特に周波数の変更時の応答を高速化する位相同期回
路に関する。

【０００２】

【従来の技術】従来より、自動車電話や携帯電話などの
移動体通信装置において、基準周波数信号と位相同期し
た出力信号を発生するための回路としてＰＬＬ回路もし
くはＤＬＬ回路が用いられている。図１３に従来から使
用されているＰＬＬ回路と呼ばれる位相同期回路のブロ
ック図を示す。この位相同期回路９０は、基準周波数信
号ＲｅｆＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相
差を検出する位相比較器９１と、位相比較器９１が出力
する位相進み信号Ｄｎもしくは位相遅れ信号Ｕｐに基づ
きループフィルタ９３の容量を充電または放電するチャ
ージポンプ９２と、チャージポンプ９２から出力された
電流Ｉｐに基づく電荷を容量に蓄積して平滑化して電圧
制御発振器へ制御電圧Ｖｃｎｔを供給するループフィル
タ９３と、ループフィルタ９３からの制御電圧Ｖｃｎｔ
に対応した周波数の信号ＯｕｔＣＬＫを出力する電圧制
御発振器９４とにより構成されている。

【０００３】以下この位相同期回路９０の動作を図１４
のタイミングチャートを用いて説明する。図１４に示す
ように、出力周波数信号ＯｕｔＣＬＫが基準周波数信号
ＲｅｆＣＬＫより遅れている場合には、位相比較器９１
はＲｅｆＣＬＫの立ち上がりからＯｕｔＣＬＫが立ち上
がりまで位相遅れを示す信号ＵｐをＬレベルとしてチャ
ージポンプ９２へ出力する。チャージポンプ９２は通常
はハイインピーダンスであるが、Ｕｐ信号によりＰチャ
ンネルＭＯＳトランジスタ９５がオンしてループフィル
タ９３へ位相差出力電流Ｉｐを出力する。

【０００４】図１５にループフィルタ９３の一構成例を
示す。２つの抵抗９７、９８と容量９９により構成され
る積分回路である。ループフィルタ９３は、パルス状に
出力される位相差出力電流Ｉｐによる電荷を容量９９に
蓄えて積分することにより平滑化し、さらにノイズの影
響を低減する効果を有し、周波数制御電圧Ｖｃｎｔを出
力してこれを電圧制御発振器９４へ供給する。これによ
り位相差に応じた発振周波数が電圧制御発振器９４から
出力され、基準周波数信号ＲｅｆＣＬＫと出力周波数信
号ＯｕｔＣＬＫの位相差をなくすように動作する。

【０００５】また、出力周波数信号ＯｕｔＣＬＫが基準
周波数信号ＲｅｆＣＬＫより進んでいる場合には、位相
比較器９１は位相進み信号Ｄｎを出力し、チャージポン
プ９２はＮチャンネルＭＯＳトランジスタ９６がオンす
るため、容量９９の電荷は放電され周波数制御電圧Ｖｃ
ｎｔが低下して電圧制御発振器９４は周波数を下げる方
向即ち位相を遅らせる方向へ動作する。

【０００６】そして、出力周波数信号ＯｕｔＣＬＫと基
準周波数信号ＲｅｆＣＬＫとの位相が一致する場合に
は、位相比較器ＰＦＤからは位相遅れ信号Ｕｐも位相進
み信号Ｄｎも出力されず、チャージポンプ９２はハイイ
ンピーダンスとなり、周波数制御電圧Ｖｃｎｔは一定の
電圧に保たれ、電圧制御発振器９４はその出力周波数を
基準周波数信号ＲｅｆＣＬＫと同期した状態で維持す
る。

【０００７】ここで、基準周波数信号ＲｅｆＣＬＫと出
力周波数信号ＯｕｔＣＬＫとの位相同期時間を速くする
ため即ち応答を速くするためには、容量９９に対する充
放電時間を短くする必要があり、ループフィルタ９３の
時定数を小さくするか、チャージポンプ９２の電流駆動
能力を大きくする必要がある。そこで、チャージポンプ
９２の電流駆動能力を上げるために、複数のチャージポ
ンプを設ける方法が提案されている。例えば、特開平６
−２７６０９０に記載のＰＬＬ回路は、ループフィルタ
の容量を急速充電するために、追加のチャージポンプを
備えるものであり、特開平９−１７２３７１に記載のＰ
ＬＬ回路は、基準信号と比較信号の位相が一致するまで
時間に応じてチャージポンプの数を増加させるものであ
る。

【０００８】

【発明が解決しようとする課題】しかし、上述のように
ループフィルタの時定数を小さくしたり、チャージポン
プの電流駆動能力を上げることにより位相同期時間の高
速化を図ることはできるが、かかる方法ではロック状態
での安定性が悪くなりノイズ等の影響を受けやすくな
る。つまり応答速度が速いため、微小なノイズにも追従
してしまうためである。

【０００９】このように従来の位相同期回路では応答性
と安定性とは相反する関係にある。このため、応答時間
を高速化するためにループフィルタの時定数を小さくし
たり、チャージポンプの電流駆動能力を大きくしたりす
ると、位相同期回路の安定性が損なわれるという問題が
生じていた。

【００１０】従って、本発明はかかる問題点を解決し、
周波数が大きく変わる起動時もしくは周波数の変更時
に、回路の安定性は損なわずにその応答を高速化するこ
とを目的とする。

【００１１】また本発明の別の目的は、基準周波数信号
ＲｅｆＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相差
が小さい場合における位相同期回路の消費電力を低減す
ることにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
の本発明に係る位相同期回路は、基準周波数信号と電圧
制御発振器の出力信号との位相差を検出する位相比較手
段の出力信号をチャージポンプおよびループフィルタを
介して電圧制御発振器へフィードバックする位相同期回
路であって、特に、上記位相比較手段は複数の位相比較
器により形成されるものである。かかる構成により、基
準周波数信号と出力周波数信号との位相差が大きい場合
は、通常のチャージポンプに加えて追加のチャージポン
プを用いてループフィルタを充放電させ、位相差が小さ
い場合は通常のチャージポンプのみでループフィルタを
充放電させる。かかる方法により応答性の高速化を図る
と共に、安定性をも確保した位相同期回路を得るもので
ある。さらに、かかる構成により基準周波数信号Ｒｅｆ
ＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相差が小さ
い場合における位相同期回路の消費電力を低減すること
ができる。

【００１３】さらに、上記位相同期回路の電圧制御発振
器が出力周波数信号と出力周波数信号より位相の進んだ
信号もしくは出力周波数信号より位相の遅れた信号を出
力し、上記位相の進んだ信号もしくは上記位相の遅れた
信号と基準周波数信号との位相差を上記複数の位相比較
器で検出することにより、また、上記複数の位相比較器
での位相比較結果によりチャージポンプの出力電流を変
化させることにより、より安定な位相同期を行うことが
可能となる。

【００１４】また必要な場合には、電圧制御発振器の出
力周波数信号は分周器を介して位相比較器へ入力するこ
とができる。かかる構成により基準周波数信号に同期し
且つ周波数変換された出力を容易に得ることが可能とな
る。

【００１５】また、上記電圧制御発振器に代えて電圧制
御ディレイラインを使用し、基準周波数信号と電圧制御
ディレイラインの出力周波数信号との位相差を検出する
位相比較手段の出力信号をチャージポンプおよびループ
フィルタを介して電圧制御ディレイラインへフィードバ
ックする位相同期回路とし、ここで該位相比較手段を複
数の位相比較器により構成するものである。この場合も
電圧制御発振器を用いた場合と同様に、電圧制御ディレ
イラインが出力周波数信号と出力周波数信号より位相の
進んだ信号もしくは出力周波数信号より位相の遅れた信
号を出力し、上記位相の進んだ信号もしくは上記位相の
遅れた信号と基準周波数信号との位相差を複数の位相比
較器で検出するような構成とすることができる。そし
て、上記複数の位相比較器での位相比較結果によりチャ
ージポンプの出力電流を変化させる。

【００１６】

【作用】本発明の位相同期回路においては、出力周波数
信号と出力周波数信号よりも位相の進んだ信号と出力周
波数信号よりも位相の遅れた信号とを基準周波数信号と
比較し、位相差が大きいときにのみチャージポンプの電
流駆動能力を増やしてループフィルタへ充放電を行うこ
とで応答時間を速くし、位相差が小さい場合にはチャー
ジポンプを通常の電流駆動能力で動作させることにより
安定な動作を行い、高速応答と安定性とを両立させるも
のである。このように、位相差が大きいときにのみチャ
ージポンプの電流駆動能力を増やすため、位相差が小さ
い場合には位相同期回路の低消費電力化が図れる。

【００１７】

【発明の実施の形態】図１に本発明の第１実施の形態を
示す位相同期回路１を示す。位相同期回路１は、第１の
位相比較器２、第２の位相比較器３、第３の位相比較器
４、第１のチャージポンプ５、第２のチャージポンプ
６、ループフィルタ７、および電圧制御発振器８を具備
する。

【００１８】第１の位相比較器２は基準周波数信号Ｒｅ
ｆＣＬＫと電圧制御発振器８からフィードバックされた
出力周波数信号ＯｕｔＣＬＫとの位相を比較し、第２の
位相比較器３は基準周波数信号と電圧制御発振器８から
の出力周波数信号より位相の進んだ信号ＯｕｔＣＬＫ−
との位相を比較し、第３の位相比較器４は基準周波数信
号と電圧制御発振器８からの出力周波数信号より位相の
遅れた信号ＯｕｔＣＬＫ＋との位相を比較し、位相遅れ
信号Ｕｐ、Ｕｐ２もしくは位相進み信号Ｄｎ、Ｄｎ３を
出力する。

【００１９】第１のチャージポンプ５は第１の位相比較
器２が出力する位相進み信号Ｄｎもしくは位相遅れ信号
Ｕｐに基づきループフィルタ７の容量を充電または放電
する電流を出力し、第２のチャージポンプ６は第１の位
相比較器２が出力する位相進み信号Ｄｎおよび位相遅れ
信号Ｕｐと第２の位相比較器３が出力する位相遅れ信号
Ｕｐ２と第３の位相比較器４が出力する位相進み信号Ｄ
ｎ３に基づきループフィルタ７の容量を充電または放電
する電流を出力する。

【００２０】ループフィルタ７は第１のチャージポンプ
５および第２のチャージポンプ６からの出力電流Ｉｐを
平滑化して電圧制御発振器８を制御するための出力電圧
Ｖｃｎｔを出力する。

【００２１】電圧制御発振器８はループフィルタ７から
の出力電圧Ｖｃｎｔに応じて、出力周波数信号ＯｕｔＣ
ＬＫを出力し、併せて該出力周波数信号より位相の進ん
だ信号ＯｕｔＣＬＫ−と、該出力周波数信号より位相の
遅れた信号ＯｕｔＣＬＫ＋とを出力する。

【００２２】電圧制御発振器８としては例えば図２に示
すように、通常使用される電圧制御遅延素子９をＮ段
（Ｎは自然数）リング状に連結して構成されるリング発
振器１０を使用することができる。電圧制御遅延素子９
の回路構成は特に限定されるものではなく、周波数制御
電圧としての機能を持つループフィルタ７の出力電圧Ｖ
ｃｎｔにより遅延時間が制御されるような構成を有して
いればよい。この電圧制御遅延素子９より電圧制御発振
器８の出力周波数信号ＯｕｔＣＬＫの周波数が制御され
る。

【００２３】ここで、電圧制御発振器８が出力周波数信
号ＯｕｔＣＬＫを出力する端子１１よりＭ段（Ｍ＜Ｎ、
Ｍは自然数、図２ではＭ＝２）手前の端子１２の出力信
号は、出力周波数信号ＯｕｔＣＬＫよりも位相が進んだ
信号（ＯｕｔＣＬＫ−）となる。一方、出力周波数信号
ＯｕｔＣＬＫを出力する端子１１よりＭ段後方の端子１
３の出力信号は、出力周波数信号ＯｕｔＣＬＫよりも位
相が遅れた信号（ＯｕｔＣＬＫ＋）となる。すなわち、
図３に示すようなタイミングを有するＯｕｔＣＬＫ、Ｏ
ｕｔＣＬＫ−、およびＯｕｔＣＬＫ＋が電圧制御発振器
８より出力される。

【００２４】電圧制御発振器８より出力される３つの出
力信号ＯｕｔＣＬＫ、ＯｕｔＣＬＫ−、ＯｕｔＣＬＫ＋
はそれぞれ位相比較器２、３、４によって基準周波数信
号ＲｅｆＣＬＫと位相を比較される。図４に位相比較器
２、３、および４の一構成例を示す。この構成例におい
て位相比較器は２入力ＮＡＮＤゲート、３入力ＮＡＮＤ
ゲート、およびインバータにより形成されている。ただ
し、第２の位相比較器３は位相遅れ信号Ｕｐのみ、第３
の位相比較器４は位相進み信号Ｄｎのみ出力し、図１に
おいてはそれぞれＵｐ２およびＤｎ３として表示されて
いる。

【００２５】次に上記構成の位相同期回路の動作につい
て説明する。基準周波数信号ＲｅｆＣＬＫに対して出力
周波数信号ＯｕｔＣＬＫが大きく遅れている場合即ち位
相差が大きい場合の位相同期回路の動作を図５に示す。
位相差が大きい場合には、基準周波数信号ＲｅｆＣＬＫ
に対して出力周波数信号ＯｕｔＣＬＫが遅れているのみ
でなく、出力周波数信号より位相の進んだ信号ＯｕｔＣ
ＬＫ−も遅れることになり、第１の位相比較器２がＬレ
ベルの位相遅れ信号Ｕｐを出力すると共に、第２の位相
比較器３もＬレベルの位相遅れ信号Ｕｐ２を出力する。
Ｌレベルである信号Ｕｐは第１のチャージポンプ５のＰ
ＭＯＳトランジスタ１４および第２のチャージポンプ６
のＰＭＯＳトランジスタ１５をオン状態にし、同じくＬ
レベルである信号Ｕｐ２は第２のチャージポンプ６のＰ
ＭＯＳトランジスタ１６をオン状態にする。

【００２６】このように図５において基準周波数パルス
の立上がりから時間ｔ1 の区間では、第１のチャージポ
ンプ５および第２のチャージポンプ６の双方によりルー
プフィルタ７が充電されるため、周波数制御電圧Ｖｃｎ
ｔは急速に上昇する。その後の時間（ｔ2 −ｔ1 ）の区
間では、Ｕｐ２はＨレベルへ戻るため第２のチャージポ
ンプ６は充電を停止し、ループフィルタ７を充電するの
はＵｐにより駆動される第１のチャージポンプ５のみと
なる。従って、この区間では周波数制御電圧Ｖｃｎｔは
最初のｔ1 区間よりも緩やかに上昇することになる。

【００２７】また、図６に示すように基準周波数信号Ｒ
ｅｆＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相差が
小さい場合には、出力周波数信号ＯｕｔＣＬＫより位相
の進んだ信号ＯｕｔＣＬＫ−は基準周波数信号ＲｅｆＣ
ＬＫよりも位相が進んでいるため、位相遅れ信号Ｕｐ２
は出力されず、第１のチャージポンプ５のみでループフ
ィルタ７を充電する。

【００２８】また図７に示すように、基準周波数信号Ｒ
ｅｆＣＬＫに対して出力周波数信号ＯｕｔＣＬＫの位相
が進んでいる場合にはチャージポンプ５、６はループフ
ィルタ７の電荷を放電する。ここで、位相が大きく進ん
でいる場合には第１の位相比較器２から位相進み信号Ｄ
ｎが、そして第３の位相比較器４から位相進み信号Ｄｎ
３が出力され、このため第１のチャージポンプ５と第２
のチャージポンプ６が共にループフィルタ７に蓄積され
た電荷を放電するため周波数制御電圧Ｖｃｎｔは急速に
下降する。ここで信号Ｄｎは第１のチャージポンプ５の
ＮＭＯＳトランジスタ１７および第２のチャージポンプ
６のＮＭＯＳトランジスタ１８を、信号Ｄｎ３は第２の
チャージポンプ６のＮＭＯＳトランジスタ１９をオンに
してループフィルタ７の電荷を放電する。

【００２９】また図８に示すすように、出力周波数信号
の位相がそれほど進んでいないとき、即ち基準周波数信
号ＲｅｆＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相
差が小さい場合には、出力周波数信号ＯｕｔＣＬＫより
位相の遅れた信号ＯｕｔＣＬＫ＋は基準周波数信号Ｒｅ
ｆＣＬＫよりも位相が遅れているため位相進み信号Ｄｎ
３は出力されず、第１のチャージポンプ５のみでループ
フィルタ７に蓄積された電荷を放電する。

【００３０】つまり、位相の進んだ信号ＯｕｔＣＬＫ−
と位相の遅れた信号ＯｕｔＣＬＫ＋との間に基準周波数
信号ＲｅｆＣＬＫがある場合には、従来通り第１のチャ
ージポンプ５からループフィルタ７へ充放電を行うが、
ＯｕｔＣＬＫ−とＯｕｔＣＬＫ＋の外側に基準周波数信
号ＲｅｆＣＬＫがある場合には、第１のチャージポンプ
５に加えて第２のチャージポンプＣＰ６からもループフ
ィルタ７へ充放電を行うことにより、位相差が大きい場
合の応答性を高速化するとともに位相差が小さい場合に
は第１のチャージポンプ５による比較的ゆるやかな充放
電により位相同期回路の安定性が確保される。

【００３１】なお、例えば電圧制御発振器８が基準周波
数信号ＲｅｆＣＬＫを逓倍して出力するような場合に
は、電圧制御発振器８の出力周波数信号ＯｕｔＣＬＫ、
ＯｕｔＣＬＫ−、およびＯｕｔＣＬＫ＋をそれぞれ分周
器（図示せず）を介して位相比較器２、３、４へフィー
ドバックすることもできる。

【００３２】図９に本発明の第２の実施の形態である位
相同期回路３１を示す。図９の位相同期回路３１では、
第１の位相比較器３２、第２の位相比較器３３、第３の
位相比較器３４、第１のチャージポンプ３５、ループフ
ィルタ３７、および電圧制御発振器３８については第１
実施の形態の場合と同様であるが、第２のチャージポン
プ６に換えて、位相遅れ信号ＵｐとＵｐ２とを入力とす
る２入力ＯＲゲート３９と、位相進み信号ＤｎとＤｎ３
とを入力とする２入力ＡＮＤゲート４０、および１つの
ＰＭＯＳトランジスタ４１および１つのＮＭＯＳトラン
ジスタ４２からなる第２のチャージポンプ３６を設けて
いる点で相違する。

【００３３】上記構成において、基準周波数信号Ｒｅｆ
ＣＬＫに対して出力周波数信号ＯｕｔＣＬＫおよび出力
周波数信号より位相の進んだ信号ＯｕｔＣＬＫ−の位相
が遅れている場合即ち位相差が大きい場合には、第１の
位相比較器３２と第２の位相比較器３３とからそれぞれ
位相遅れ信号Ｕｐ、Ｕｐ２が出力され、Ｕｐが第１のチ
ャージポンプ３５のＰＭＯＳトランジスタ４２を駆動す
ると共に、ＵｐおよびＵｐ２がＯＲゲート３９を介して
第２のチャージポンプ３６のＰＭＯＳトランジスタ４１
を駆動するため、ループフィルタ３７は急速に充電され
る。

【００３４】基準周波数信号ＲｅｆＣＬＫに対して出力
周波数信号ＯｕｔＣＬＫの位相がそれほど遅れていない
場合には、基準周波数信号ＲｅｆＣＬＫに対して出力周
波数信号ＯｕｔＣＬＫ−の位相は遅れていないので位相
遅れ信号ＵｐのみＬレベル出力となり、Ｕｐ２はＨレベ
ルであるためＯＲゲート３９の出力はＨレベルとなり第
２のチャージポンプ３６は充電動作を行わず、第１のチ
ャージポンプ３５のみでループフィルタ３７を充電す
る。

【００３５】また、基準周波数信号ＲｅｆＣＬＫに対し
て出力周波数信号ＯｕｔＣＬＫの位相が進んでいる場合
も同様で、位相差が大きく第１の位相比較器３２と第３
の位相比較器３４双方から位相進み信号Ｄｎそして位相
進み信号Ｄｎ３が出力されるときは、第１のチャージポ
ンプ３５と第２のチャージポンプ３６の双方から電荷を
放電し、第１の位相比較器３２からの信号Ｄｎのみが出
力されるときは第１のチャージポンプ３５のみでループ
フィルタ３７の電荷を放電する。

【００３６】従って第２の実施の形態においても、位相
の進んだ信号ＯｕｔＣＬＫ−と位相の遅れた信号Ｏｕｔ
ＣＬＫ＋との間に基準周波数信号ＲｅｆＣＬＫがある場
合には第１のチャージポンプ３５のみを用いてループフ
ィルタ３７への充放電が行われるが、ＯｕｔＣＬＫ−と
ＯｕｔＣＬＫ＋の外側にＲｅｆＣＬＫがある場合には第
１のチャージポンプ３５に加えて第２のチャージポンプ
３６を用いてループフィルタ３７へ充放電を行う。かか
る構成により、基準周波数信号ＲｅｆＣＬＫと出力周波
数信号ＯｕｔＣＬＫの位相差が大きい場合の応答性を高
速化するとともに、その位相差が小さい場合にはチャー
ジポンプ３５のみでループフィルタ３７の充放電を行い
位相同期回路３１の安定性が確保される。

【００３７】図１０に本発明の第３の実施の形態である
他の位相同期回路５１の例を示す。図１０の位相同期回
路５１では、第１実施例の電圧制御発振器８に換えて電
圧制御ディレイライン５８を備え、それに伴い電圧制御
ディレイライン５８を構成する各電圧制御遅延素子５９
に基準周波数信号ＲｅｆＣＬＫを入力する。

【００３８】電圧制御ディレイライン５８は図１１に示
すように電圧制御遅延素子５９をＮ段（Ｎは自然数）連
結して構成される。電圧制御遅延素子５９の回路構成は
特に限定しないが、ループフィルタ５７から出力される
遅延制御電圧Ｖｃｎｔによりその遅延時間を制御できる
構成を有する。かかる構成により、電圧制御ディレイラ
イン５８は、入力された基準周波数信号ＲｅｆＣＬＫに
基づき、出力周波数信号ＯｕｔＣＬＫに所定の遅延時間
を与えて出力する。

【００３９】ここで、出力周波数信号ＯｕｔＣＬＫの出
力端子６０よりＭ段（Ｍ＜Ｎ、Ｍは自然数、図１１では
Ｍ＝２）手前の端子６１の出力は出力周波数信号Ｏｕｔ
ＣＬＫよりも位相が進んだ信号ＯｕｔＣＬＫ−となり、
出力周波数信号ＯｕｔＣＬＫの端子よりＭ段後方端子６
２の出力は出力周波数信号ＯｕｔＣＬＫよりも位相が遅
れた信号ＯｕｔＣＬＫ＋となる。つまり、ＯｕｔＣＬ
Ｋ、ＯｕｔＣＬＫ−、ＯｕｔＣＬＫ＋の関係は、第１の
実施の形態、第２の実施の形態の場合と同様に図３に示
すようになる。

【００４０】電圧制御ディレイライン５８へ入力された
基準周波数信号ＲｅｆＣＬＫは、所定の遅延時間の後所
定の端子５０、５１、５２から信号ＯｕｔＣＬＫ−、Ｏ
ｕｔＣＬＫ、ＯｕｔＣＬＫ＋を出力する。そして第１、
第２、第３の位相比較器５２、５３、５４により基準周
波数信号ＲｅｆＣＬＫとそれぞれの位相が比較され、Ｒ
ｅｆＣＬＫとＯｕｔＣＬＫの位相差がちょうど１周期分
となるようにフィードバックされる。その際に、第１の
実施の形態、第２の実施の形態の場合と同様に、位相の
進んだ信号ＯｕｔＣＬＫ−と位相の遅れた信号ＯｕｔＣ
ＬＫ＋との間に基準周波数信号ＲｅｆＣＬＫがある場合
には第１のチャージポンプ５５のみを用いてループフィ
ルタ５７へ充放電を行うが、ＯｕｔＣＬＫ−とＯｕｔＣ
ＬＫ＋の外側にＲｅｆＣＬＫがある場合には、第１のチ
ャージポンプ５５に加えて第２のチャージポンプ５６を
も用いてループフィルタ５７の充放電を行い、基準周波
数信号ＲｅｆＣＬＫと出力周波数信号ＯｕｔＣＬＫの位
相差が大きい場合の応答性を高速化するとともに、位相
差が小さい場合における位相同期回路５１の動作の安定
性を確保する。

【００４１】以上３種類の実施の形態について述べた
が、電圧制御発振器もしくは電圧制御ディレイラインか
ら出力される出力周波数信号より位相の進んだ信号もし
くは遅れた信号はそれぞれ１つである必要はなく、図１
２に示すようにそれぞれ２つ以上を出力してチャージポ
ンプの電流駆動能力の切り替え数を増やすことも可能で
ある。

【００４２】図１２にかかる位相同期回路７１を示す。
位相同期回路７１においては、電圧制御発振器８１がＯ
ｕｔＣＬＫ、ＯｕｔＣＬＫ−、ＯｕｔＣＬＫ＋に加え、
さらに位相の進んだ信号ＯｕｔＣＬＫ−２およびさらに
位相の遅れた信号ＯｕｔＣＬＫ＋２を出力する。

【００４３】この電圧制御発振器８１からの出力数の増
加に対応して位相同期回路７１は、基準周波数信号Ｒｅ
ｆＣＬＫと出力周波数信号ＯｕｔＣＬＫとの位相を検出
する第１の位相比較器７２と、基準周波数信号と位相の
進んだ信号ＯｕｔＣＬＫ−との位相を比較する第２の位
相比較器７３と、基準周波数信号と位相の遅れた信号Ｏ
ｕｔＣＬＫ＋との位相を比較する第３の位相比較器７４
と、基準周波数信号とさらに位相の進んだ信号ＯｕｔＣ
ＬＫ−２との位相を比較する第４の位相比較器７５と、
基準周波数信号とさらに位相の遅れた信号ＯｕｔＣＬＫ
＋２との位相を比較する第５の位相比較器７６とを有す
る。

【００４４】そしてかかる位相比較器の増加に対応し
て、第１の位相比較器７２が出力する位相進み信号Ｄｎ
もしくは位相遅れ信号Ｕｐに基づきループフィルタ８０
の容量に充電または放電電流を供給する第１のチャージ
ポンプ７７と、第１の位相比較器７２が出力する位相進
み信号Ｄｎおよび位相遅れ信号Ｕｐと第２の位相比較器
７３が出力する位相遅れ信号Ｕｐ２と第３の位相比較器
７４が出力する位相進み信号Ｄｎ３を入力としてループ
フィルタ８０の容量を充電または放電する電流を供給す
る第２のチャージポンプ７８と、第１の位相比較器７２
が出力する位相進み信号Ｄｎおよび位相遅れ信号Ｕｐと
第４の位相比較器７５が出力する位相遅れ信号Ｕｐ４と
第５の位相比較器７６が出力する位相進み信号Ｄｎ５を
入力としてループフィルタ８０の容量を充電または放電
する電流を供給する第３のチャージポンプ７９とを有す
る。

【００４５】そして、第１のチャージポンプ７７、第２
のチャージポンプ７８、および第３のチャージポンプ７
９からの出力を平滑化して電圧制御発振器８１へ供給す
る第１の実施の形態と同様のループフィルタ８０により
構成されている。

【００４６】かかる構成により、ループフィルタ８０に
対する充放電の能力がより増大し、基準周波数信号Ｒｅ
ｆＣＬＫと出力周波数信号ＯｕｔＣＬＫの位相差が大き
い場合の応答性をさらに高速化することが可能となると
ともに、位相差が小さい場合の安定性も十分確保でき
る。なお、第３の実施の形態と同様に電圧制御発振器８
１の代りに電圧制御ディレイラインを用いることも可能
である。

【図面の簡単な説明】

【図１】第１の実施の形態の位相同期回路を表すブロッ
ク図である。

【図２】第１の実施の形態の電圧制御発振器を表す回路
図である。

【図３】第１の実施の形態の電圧制御発振器からの出力
信号を表すタイミングチャート図である。

【図４】第１の実施の形態の位相比較器の一構成例を表
す図である。

【図５】第１の実施の形態の動作を表すタイミングチャ
ート図である。

【図６】第１の実施の形態の動作を表すタイミングチャ
ート図である。

【図７】第１の実施の形態の動作を表すタイミングチャ
ート図である。

【図８】第１の実施の形態の動作を表すタイミングチャ
ート図である。

【図９】第２の実施の形態の位相同期回路を表すブロッ
ク図である。

【図１０】第３の実施の形態の位相同期回路を表すブロ
ック図である。

【図１１】第３の実施の形態の電圧制御ディレイライン
を表す図である。

【図１２】第４の実施の形態の位相同期回路を表すブロ
ック図である。

【図１３】従来の位相同期回路を表す図である。

【図１４】従来の位相同期回路の動作を表すタイミング
チャート図である。

【図１５】ループフィルタの一構成例を表す図である。

【符号の説明】

１、３１、５１、７１、９０ … 、位相同期回路 ２、３、４、３２、３３、３４、５２、５３、５４、７
２、７３、７４、７５、７６、９１ … 位相比較器 ５、６、３５、３６、５５、５６、７７、７８、７９、
９２ … チャージポンプ ７、３７、５７、８０、９３ … ループフィルタ ８、３８、８１、９４ … 電圧制御発振器 ９ … 電圧制御遅延素子 １０ … リング発振器 １１、１２、１３ … 電圧制御発振器の出力端子 １４、１５、１６、４１、４３、９５ …ＰＭＯＳトラ
ンジスタ １７、１８、１９、４２、４４、９６ …ＮＭＯＳトラ
ンジスタ ２０ … ２入力ＮＡＮＤゲート ２１ … ３入力ＮＡＮＤゲート ２２ … インバータ ３９ … ２入力ＯＲゲート ４０ … ２入力ＡＮＤゲート ５８ … 電圧制御ディレイライン ５９ … 電圧制御遅延素子 ６０、６１、６２ … 電圧制御遅延素子の出力端子 ９７、９８ … 抵抗 ９９ … 容量

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基準周波数信号と電圧制御発振器からフ
   ィードバックされた出力周波数信号との位相差を検出す
   る位相比較手段からの出力を順次チャージポンプおよび
   ループフィルタを介して前記電圧制御発振器へ入力する
   ように形成された位相同期回路において、 前記位相比較手段は複数の位相比較器により構成されて
   いることを特徴とする位相同期回路。
2. 【請求項２】 前記電圧制御発振器は出力周波数信号と
   該出力周波数信号より位相の進んだ信号もしくは該出力
   周波数信号より位相の遅れた信号を出力し、 前記位相の進んだ信号もしくは前記位相の遅れた信号と
   基準周波数信号との位相差を前記複数の位相比較器で検
   出することを特徴とする請求項１記載の位相同期回路。
3. 【請求項３】 前記位相比較手段は前記複数の位相比較
   器における位相比較結果により前記チャージポンプの出
   力電流を変化させることを特徴とする請求項１または請
   求項２に記載の位相同期回路。
4. 【請求項４】 前記電圧制御発振器の出力周波数信号が
   分周器を介して前記位相比較手段へフィードバックされ
   ることを特徴とする請求項１乃至３のいずれか１項に記
   載の位相同期回路。
5. 【請求項５】 基準周波数信号と電圧制御ディレイライ
   ンからフィードバックされた出力周波数信号との位相差
   を検出する位相比較手段からの出力を順次チャージポン
   プおよびループフィルタを介して電圧制御ディレイライ
   ンへ入力するように形成された位相同期回路において、 前記位相比較手段は複数の位相比較器により構成されて
   いることを特徴とする位相同期回路。
6. 【請求項６】 前記電圧制御ディレイラインは出力周波
   数信号と該出力周波数信号より位相の進んだ信号もしく
   は該出力周波数信号より位相の遅れた信号を出力し、 前記位相の進んだ信号もしくは前記位相の遅れた信号と
   基準周波数信号との位相差を前記複数の位相比較器で検
   出することを特徴とする請求項５記載の位相同期回路。
7. 【請求項７】前記位相比較手段は前記複数の位相比較器
   での位相比較結果により前記チャージポンプの出力電流
   を変化させることを特徴とする請求項５または６に記載
   の位相同期回路。