JPH11345815A - Method and apparatus for electronic component, and the electronic component - Google Patents
Method and apparatus for electronic component, and the electronic componentInfo
- Publication number
- JPH11345815A JPH11345815A JP10152548A JP15254898A JPH11345815A JP H11345815 A JPH11345815 A JP H11345815A JP 10152548 A JP10152548 A JP 10152548A JP 15254898 A JP15254898 A JP 15254898A JP H11345815 A JPH11345815 A JP H11345815A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- mold
- sealing resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、各種電気・電子機
器に使用される半導体パッケージ等の電子部品の製造方
法、電子部品の製造方法、および電子部品に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic component such as a semiconductor package used for various electric and electronic devices, a method for manufacturing an electronic component, and an electronic component.
【0002】[0002]
【従来の技術】半導体パッケージは、情報通信機器、事
務用電子機器、家庭用電子機器、測定装置、組み立てロ
ボット等の産業用電子機器、医療用電子機器、電子玩具
などの小型化に寄与し、かつ半導体素子自身を保護、強
固にした部品である。2. Description of the Related Art Semiconductor packages contribute to the miniaturization of industrial electronic equipment such as information communication equipment, office electronic equipment, home electronic equipment, measuring equipment, assembly robots, medical electronic equipment, and electronic toys. In addition, it is a component that protects and strengthens the semiconductor element itself.
【0003】半導体パッケージを作製するには半導体素
子とそれを搭載する基板とが必要となる。半導体素子を
基板に搭載する技術は、従来はワイヤボンディング法が
主流であったが、最近は半導体素子の実装面積を小さく
できるフリップチップ法が主流となりつつある。フリッ
プチップ法による半導体素子の実装では、半導体素子を
フェイスダウンで基板に実装するため、半導体素子の電
極配置と基板の電極配置とが一対一で対応しなければな
らない。そのため、フリップチップ法で半導体素子を搭
載する基板では、高密度な基板、すなわちファインライ
ンが形成された基板が要望される。さらには半導体パッ
ケージを小型にするためにインナービアにより配線層を
接続した基板が要望される。これらの要望を満足する基
板、すなわち、フリップチップ法に適した基板として
は、セラミック多層配線基板、ガラスエポキシ基板、ア
ラミドエポキシ基板などがある。In order to manufacture a semiconductor package, a semiconductor element and a substrate on which the semiconductor element is mounted are required. Conventionally, a wire bonding method has been mainly used for mounting a semiconductor element on a substrate, but recently, a flip chip method capable of reducing a mounting area of a semiconductor element has become mainstream. In mounting a semiconductor element by the flip-chip method, since the semiconductor element is mounted face down on the substrate, the electrode arrangement of the semiconductor element and the electrode arrangement of the substrate must correspond one to one. Therefore, a high-density substrate, that is, a substrate on which fine lines are formed, is required for a substrate on which a semiconductor element is mounted by a flip-chip method. Further, there is a demand for a substrate in which wiring layers are connected by inner vias in order to reduce the size of the semiconductor package. Substrates satisfying these requirements, that is, substrates suitable for the flip-chip method include a ceramic multilayer wiring substrate, a glass epoxy substrate, and an aramid epoxy substrate.
【0004】このようなフリップチップ法による半導体
素子の実装では、半導体素子をフェイスダウンで実装す
るため、半導体素子の保護とフリップチップ接続部分の
信頼性とを確保するため、半導体素子と基板との間に形
成される微小隙間に封止樹脂を充填することが行われ
る。しかしながら、封止樹脂を注入した構造では、半導
体素子の熱膨張係数と基板のそれとが一致しないことが
多い。そのため、ヒートサイクルなどの熱衝撃試験に際
して、接続部分(バンプ)に応力が集中してクラックが
生じて接続不良となる、などの問題が発生する恐れがあ
る。そこで、フリップチップ法による半導体素子の実装
では、封止樹脂中に添加する無機フィラー材料を選定す
ることにより封止樹脂の熱膨張係数を調整し、これによ
って熱衝撃試験における上記不都合を解消している。す
なわち、熱膨張が小さい溶融SiO2、もしくは熱膨張の
比較的大きい結晶SiO2粉末を、それぞれ適量、封止樹
脂中に添加することで、封止樹脂の熱膨張を半導体素子
の熱膨張と基板の熱膨張との中間程度の値にしている。In the mounting of the semiconductor element by such a flip chip method, the semiconductor element is mounted face down, so that the protection of the semiconductor element and the reliability of the flip chip connection portion are ensured. The sealing resin is filled into the minute gaps formed therebetween. However, in the structure in which the sealing resin is injected, the coefficient of thermal expansion of the semiconductor element often does not match that of the substrate. Therefore, during a thermal shock test such as a heat cycle, stress may be concentrated on a connection portion (bump) and cracks may occur, resulting in a problem such as a connection failure. Therefore, in mounting a semiconductor element by the flip-chip method, the thermal expansion coefficient of the sealing resin is adjusted by selecting an inorganic filler material to be added to the sealing resin, thereby solving the above-mentioned disadvantages in the thermal shock test. I have. That is, by adding a suitable amount of molten SiO 2 having a small thermal expansion or crystalline SiO 2 powder having a relatively large thermal expansion to the sealing resin, the thermal expansion of the sealing resin is reduced by the thermal expansion of the semiconductor element and the substrate. The value is about the middle of the thermal expansion.
【0005】具体的な従来の樹脂注入方法は、次の通り
である。すなわち、図3に示すように、半導体素子30
1をフリップチップ実装した基板303をホットプレー
ト305上に搭載するとともに、封止樹脂がある程度低
粘度になるようホットプレート305により基板303
および半導体素子301を加熱する。そして、ホットプ
レート305とともに、基板303,半導体素子301
を傾けたうえで、注射器306で徐々に半導体素子30
1と基板303との間の微小隙間に封止樹脂を注入す
る。A specific conventional resin injection method is as follows. That is, as shown in FIG.
1 is mounted on a hot plate 305 by flip chip mounting, and the substrate 303 is mounted on the hot plate 305 so that the sealing resin has a low viscosity to some extent.
Then, the semiconductor element 301 is heated. Then, together with the hot plate 305, the substrate 303, the semiconductor element 301
Is tilted, and the semiconductor device 30 is gradually
A sealing resin is injected into a minute gap between the substrate 1 and the substrate 303.
【0006】[0006]
【発明が解決しようとする課題】しかしながら上記した
従来のフリップチップ法による半導体素子の実装では、
封止樹脂中に無機フィラーを含有するために封止樹脂の
粘度が高くならざるを得ないのに対して、半導体素子と
基板との間の微小隙間は約50μm程度とごく小さい。
そのため、樹脂を早く注入し過ぎると微小隙間の奥まで
注入できずに微小隙間の外に溢れてしまう恐れがある。
そのため従来の実装方法では一定間隔で注入を繰り返す
ため樹脂の注入に時間がかかり、そのことが生産性の上
で問題となっていた。低粘度化を図るためには、封止樹
脂において、低粘度化のために行う加熱により逆に封止
樹脂の粘度が上昇しないように、封止樹脂に添加する硬
化剤量を調整(削減)することが考えられるが、そうす
ると、粘度が低下して注入しやすくなるものの、封止後
の硬化に要する時間が長時間化して生産性を悪化させる
ため、問題の解決にはならない。However, in the mounting of the semiconductor element by the above-mentioned conventional flip chip method,
While the viscosity of the sealing resin must be increased due to the inclusion of the inorganic filler in the sealing resin, the minute gap between the semiconductor element and the substrate is as small as about 50 μm.
For this reason, if the resin is poured too early, the resin may not be able to be injected to the inside of the minute gap and may overflow outside the minute gap.
Therefore, in the conventional mounting method, the injection is repeated at regular intervals, so that it takes time to inject the resin, which has been a problem in terms of productivity. In order to reduce the viscosity, the amount of the curing agent added to the sealing resin is adjusted (reduced) so that the heating of the sealing resin does not increase the viscosity of the sealing resin on the contrary. Although it is conceivable to do so, although the viscosity is lowered and the injection becomes easier, the time required for curing after sealing is lengthened and the productivity is deteriorated, and this does not solve the problem.
【0007】また、注入時間の短縮化のためには、半導
体素子(矩形)の複数の辺から同時に微小隙間に樹脂を
注入することが考えられる。しかしながら、そうする
と、微小隙間内に気泡が除去できずに残ってしまって封
止樹脂を確実に微小隙間に注入することが困難となる。In order to shorten the injection time, it is conceivable to inject the resin into the minute gap simultaneously from a plurality of sides of the semiconductor element (rectangle). However, in this case, air bubbles cannot be removed and remain in the minute gap, and it is difficult to reliably inject the sealing resin into the minute gap.
【0008】気泡を取り除く方法としては、微小隙間に
封止樹脂を注入した後、半導体パッケージ(半導体素子
を実装した基板)を真空環境内に載置することで気泡を
取り除くことも考えられるが、これは脱気方法ではある
ものの、比較的大きな気泡を存在している状態ではかえ
って気泡を大きくしてしまうことがあり、十分に気泡を
除去できるとはいえない。As a method of removing bubbles, it is conceivable to remove bubbles by injecting a sealing resin into a minute gap and then placing a semiconductor package (a substrate on which a semiconductor element is mounted) in a vacuum environment. Although this is a deaeration method, the bubbles may be rather large when relatively large bubbles are present, and it cannot be said that the bubbles can be sufficiently removed.
【0009】また、バンプ接続によるフェイスダウン実
装では、前記微小隙間に注入した封止樹脂が硬化一体化
するまで、その接続部分(半導体素子の電極と基板の電
極との間の接続箇所)の機械的強度は低い。そのため、
前記微小隙間に樹脂を注入して硬化させる工程中に加え
られる機械的衝撃や熱衝撃でその接続部分が断線等の接
続不良を起こしてしまう恐れがある。Further, in face-down mounting by bump connection, mechanical connection of the connection portion (connection portion between the electrode of the semiconductor element and the electrode of the substrate) is performed until the sealing resin injected into the minute gap is cured and integrated. Target strength is low. for that reason,
There is a possibility that a connection failure may occur due to a mechanical shock or a thermal shock applied during the step of injecting a resin into the minute gap and curing the resin, such as disconnection.
【0010】さらに、従来の製造方法では、封止樹脂を
硬化させるまで半導体パッケージの電気検査を行うこと
ができないため、接続が不十分なパッケージまで生産し
てしまうので歩留まりが低下してしまうという課題もあ
った。Further, in the conventional manufacturing method, since the electrical inspection of the semiconductor package cannot be performed until the sealing resin is cured, a package with insufficient connection is produced, so that the yield is reduced. There was also.
【0011】さらにまた、従来のフェイスダウン実装で
は、基板と半導体素子との間の微小隙間に対して、封止
樹脂に圧力を印加することなく自然注入により封止樹脂
を充填している。そのため、微小隙間から溢れる封止樹
脂の形状が一定化せず、半導体パッケージの形状寸法、
重量が均一にならないという不都合があった。このよう
な不都合はチップサイズパッケージ(以下、CSPと称
す)において顕著もものとなっていた。すなわち、CS
Pはパッケージサイズを半導体素子と同程度のサイズに
まで小型化することができるものであるため、パッケー
ジの全体体積・容量に対して封止樹脂が占める体積・重
量の割合が大きい。このような特徴を有するCSPにお
いて微小隙間から溢れる封止樹脂の形状の不安定化によ
って封止樹脂の形状や重量が変動すると、その影響が半
導体パッケージ全体の形状寸法、重量に大きく影響して
しまう。Furthermore, in the conventional face-down mounting, the sealing resin is filled into the minute gap between the substrate and the semiconductor element by natural injection without applying pressure to the sealing resin. Therefore, the shape of the sealing resin overflowing from the minute gap is not constant, and the shape and dimensions of the semiconductor package,
There is a disadvantage that the weight is not uniform. Such an inconvenience has been remarkable in a chip size package (hereinafter referred to as a CSP). That is, CS
Since P can reduce the package size to the same size as the semiconductor element, the ratio of the volume and weight occupied by the sealing resin to the total volume and capacity of the package is large. When the shape and weight of the sealing resin fluctuate due to the instability of the shape of the sealing resin overflowing from the minute gap in the CSP having such characteristics, the influence greatly affects the shape dimensions and weight of the entire semiconductor package. .
【0012】ところで、一般的な半導体パッケージに利
用される樹脂成形方法として、トランスファー成型法が
ある。この成形法はリードフレームにワイヤーボンディ
ング法で半導体素子を実装したQFPなどの実装構造に
おいて利用されている。トランスファー成形法の概略は
次の通りである。すなわち、室温で固形となる性質を有
するエポキシなどの熱硬化樹脂を高温で溶解したうえで
無機フィラーと混練して再度粉砕、粉末成型して顆粒を
作製する。そして、作製した顆粒を高温に加熱して液状
にしたうえで金型の注入し、さらにそれ以上に加熱する
ことで硬化させる方法である。As a resin molding method used for a general semiconductor package, there is a transfer molding method. This molding method is used in a mounting structure such as a QFP in which a semiconductor element is mounted on a lead frame by a wire bonding method. The outline of the transfer molding method is as follows. That is, a thermosetting resin such as epoxy having a property of being solid at room temperature is melted at a high temperature, kneaded with an inorganic filler, pulverized again, and powder-molded to produce granules. In this method, the produced granules are heated to a high temperature to be in a liquid state, injected into a mold, and further heated to be cured.
【0013】しかしながら、このトランスファー成型で
は、顆粒を低粘度に溶解させるために高温高圧力が必要
であり、そのために接続バンプや導電性接着剤を破壊し
てしまうことがあり、フェイスダウン実装によるごく薄
い微小隙間に封止樹脂を埋めることは困難であった。こ
のような理由により、トランスファー成形法はフリップ
チップ用封止方法として利用されていない。However, in this transfer molding, a high temperature and a high pressure are required to dissolve the granules to a low viscosity, which may break the connection bumps and the conductive adhesive. It was difficult to fill the sealing resin in the thin minute gap. For this reason, the transfer molding method has not been used as a flip chip sealing method.
【0014】本発明は上記のような従来の問題点を解消
するためになされたものであり、フェイスダウン実装さ
れた半導体素子と基板との微小隙間に短時間で気泡が入
らない様に注入し、かつ短時間で硬化を行うことのでき
る半導体パッケージの製造方法を提供することを目的と
する。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and the present invention is directed to injecting air into a small gap between a semiconductor element mounted face-down and a substrate in a short time so that air bubbles do not enter. It is another object of the present invention to provide a method of manufacturing a semiconductor package which can be cured in a short time.
【0015】[0015]
【課題を解決するための手段】本発明は、少なくとも2
つの構成要素からなり、これら構成要素を面着するとと
もに、面着させた構成要素の対向面間に形成された微小
隙間に封止樹脂を充填してなる電子部品の製造方法であ
って、面着させた構成要素を封止樹脂充填用の型内に位
置決め収納する工程と、前記型の内部を減圧する工程
と、減圧した型内に液状樹脂を注入する工程と、注入し
た液状樹脂を硬化させる工程とを、含むことに特徴を有
している。SUMMARY OF THE INVENTION The present invention provides at least two
A method for manufacturing an electronic component, comprising: a plurality of components; surface-attaching these components; and filling a small gap formed between opposing surfaces of the surface-attached components with a sealing resin. Positioning the housed components in a mold for filling the sealing resin, depressurizing the inside of the mold, injecting the liquid resin into the depressurized mold, and curing the injected liquid resin. And a step of causing it to be performed.
【0016】[0016]
【発明の実施の形態】本発明の請求項1に記載の発明
は、少なくとも2つの構成要素からなり、これら構成要
素を面着するとともに、面着させた構成要素の対向面間
に形成された微小隙間に封止樹脂を充填してなる電子部
品の製造方法であって、面着させた構成要素を封止樹脂
充填用の型内に位置決め収納する工程と、前記型の内部
を減圧する工程と、減圧した型内に液状樹脂を注入する
工程と、注入した液状樹脂を硬化させる工程とを、含む
ことに特徴を有しており、これにより次のような作用を
有する。すなわち、封止樹脂を減圧状態にした型に注入
するため、短時間に確実に注入することができる。その
ため、封止樹脂に無機フィラーを含有させて粘度が高く
なった場合であっても確実に封止樹脂の注入を行うこと
ができる。これにより、封止樹脂に含有させる無機フィ
ラーの選定の自由度が増す。無機フィラーは、熱膨張係
数や熱伝導性の調整のために封止樹脂に添加されるもの
であるので、無機フィラーの選定の自由度が増す分、熱
膨張係数や熱伝導性の良好な電子部品を作成することが
できる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention comprises at least two components, and these components are surfaced and formed between opposing surfaces of the surfaced components. A method for manufacturing an electronic component in which a sealing resin is filled in a minute gap, wherein a step of positioning and accommodating a surface-attached component in a mold for filling a sealing resin and a step of depressurizing the inside of the mold And a step of injecting the liquid resin into the depressurized mold, and a step of curing the injected liquid resin, thereby having the following effects. That is, since the sealing resin is injected into the mold in a reduced pressure state, the injection can be reliably performed in a short time. Therefore, even if the viscosity increases due to the inclusion of the inorganic filler in the sealing resin, the sealing resin can be reliably injected. This increases the degree of freedom in selecting an inorganic filler to be contained in the sealing resin. Since the inorganic filler is added to the sealing resin for the purpose of adjusting the thermal expansion coefficient and the thermal conductivity, the degree of freedom in selecting the inorganic filler is increased, so that the electron having a good thermal expansion coefficient and a good thermal conductivity can be obtained. Parts can be created.
【0017】本発明の請求項2の記載の発明は、請求項
1に係る電子部品の製造方法であって、前記構成要素の
うちの一方は基板であり、他方は、その基板対向面に設
けられた電極部を介して前記基板に搭載された素子であ
り、前記微小隙間は、前記電極部を介在させることによ
り基板と素子との間に形成されるものであることに特徴
を有しており、これにより次のような作用を有する。す
なわち、本発明の電子部品に形成される微小隙間はごく
小さいものであって、そのような微小隙間に封止樹脂を
確実に充填することは容易なことではない。このような
特徴を備えた電子部品に本発明を実施すれば、微小隙間
に気泡を生じせさることなく短時間に確実に封止樹脂を
注入することができる。According to a second aspect of the present invention, there is provided a method of manufacturing an electronic component according to the first aspect, wherein one of the constituent elements is a substrate and the other is provided on a surface facing the substrate. An element mounted on the substrate via the provided electrode part, wherein the minute gap is formed between the substrate and the element by interposing the electrode part. This has the following effects. That is, the minute gap formed in the electronic component of the present invention is very small, and it is not easy to reliably fill such a minute gap with the sealing resin. When the present invention is applied to an electronic component having such features, the sealing resin can be reliably injected in a short time without generating bubbles in the minute gap.
【0018】本発明の請求項3に記載の発明は、請求項
2に係る電子部品の製造方法であって、前記基板と前記
素子とを前記型内に位置決め収納する際に、これら基板
と素子とを互いに圧接した状態で前記型に収納すること
に特徴を有しており、これにより次のような作用を有す
る。すなわち、微小隙間に樹脂を注入して硬化させる工
程中に加えられる機械的衝撃や熱衝撃で基板と素子との
間の接続部分が断線してしまう恐れがあるが、基板と素
子とを互いに圧接した状態で前記型に収納するので、基
板と素子との間の接続箇所の機械的な接着強度は高まる
ことになる。そのため、上記機械的衝撃や熱衝撃が生じ
た場合であっても、基板と素子との間の接続部分に接続
不良が生じることはなくなる。According to a third aspect of the present invention, there is provided a method of manufacturing an electronic component according to the second aspect, wherein the substrate and the element are positioned and housed in the mold. Are housed in the mold in a state where they are pressed against each other, thereby having the following operation. In other words, the mechanical and thermal shocks applied during the process of injecting and curing the resin into the minute gaps may break the connection between the substrate and the element, but the substrate and the element are pressed against each other. Since it is housed in the mold in the above state, the mechanical bonding strength of the connection between the substrate and the element is increased. Therefore, even when the mechanical shock or the thermal shock occurs, a connection failure between the substrate and the element does not occur.
【0019】本発明の請求項4に記載の発明は、請求項
2に係る電子部品の製造方法であって、前記型内に位置
決め収納された前記基板もしくは素子のいずれかから、
検査用端子を型の外部に引き出し、引き出した検査用端
子を介して電気検査を実施しながら封止樹脂の注入硬化
を行うことに特徴を有しており、これにより次のような
作用を有する。すなわち、それぞれの封止樹脂の充填工
程において素子と基板との間の接続を確認しながら各工
程を行うことができる。そのため、各工程中での接続不
良をその都度発見するできるので、歩留まりの向上に寄
与できる。また、封止硬化後であっても電子部品を型か
ら取り出し際に、不良品として取り除くことができるの
で、不良品に対する後工程での無駄な処理を行わなくて
すむ。According to a fourth aspect of the present invention, there is provided a method of manufacturing an electronic component according to the second aspect, wherein any one of the substrate or the element positioned and accommodated in the mold is provided.
It is characterized in that the inspection terminal is pulled out of the mold and the sealing resin is injected and hardened while performing an electrical inspection through the pulled-out inspection terminal, thereby having the following effects. . That is, in each filling step of the sealing resin, each step can be performed while confirming the connection between the element and the substrate. Therefore, a connection failure in each process can be found each time, which can contribute to an improvement in yield. Further, even after the sealing and curing, the electronic component can be removed as a defective product when the electronic component is taken out of the mold, so that there is no need to perform unnecessary processing on the defective product in a post-process.
【0020】本発明の請求項5に記載の発明は、半導体
素子を基板にフェイスダウン実装したうえで、半導体素
子と基板との間の対向面間に形成された微小隙間に封止
樹脂を充填してなる電子部品の製造方法であって、フェ
イスダウン実装した半導体素子と基板とを、互いに圧接
した状態で封止樹脂充填用の型内に位置決め収納する工
程と、前記型の内部を減圧する工程と、減圧した型内に
封止樹脂を注入する工程と、注入した封止樹脂を硬化さ
せる工程とを、含むことに特徴を有しており、これによ
り、次のような作用を有する。すなわち、基板に半導体
素子をフェイスダウン実装した電子部品においては、基
板と半導体素子との間の微小隙間がごく小さいものとな
るうえ、微小隙間に樹脂を注入して硬化させる工程中に
加えられる機械的衝撃や熱衝撃で基板と半導体素子との
間の接続部分に接続不良が生じる恐れがあるが、このよ
うな特徴を備えた電子部品において、本発明を実施すれ
ば、請求項1〜3に記載した各作用と同様の作用がより
顕著なものとして得られることになる。According to a fifth aspect of the present invention, after a semiconductor element is mounted face down on a substrate, a sealing resin is filled in a minute gap formed between opposing surfaces between the semiconductor element and the substrate. A method of positioning and housing a face-down mounted semiconductor element and a substrate in a mold for filling sealing resin in a state where they are pressed against each other, and depressurizing the inside of the mold. The method is characterized by including a step, a step of injecting the sealing resin into the depressurized mold, and a step of curing the injected sealing resin, and thereby has the following operation. That is, in an electronic component in which a semiconductor element is mounted face-down on a substrate, a minute gap between the substrate and the semiconductor element becomes very small, and a machine added during a process of injecting a resin into the minute gap and curing the resin. There is a possibility that a connection failure may occur at a connection portion between the substrate and the semiconductor element due to a thermal shock or a thermal shock. However, if the present invention is implemented in an electronic component having such characteristics, Actions similar to the described actions will be obtained as more prominent ones.
【0021】本発明の請求項6の記載の電子部品の製造
方法は、請求項5に係る電子部品の製造方法であって、
前記型内に位置決め収納された前記基板から検査用端子
を型の外部に引き出し、引き出した検査用端子を介して
半導体素子の電気検査を実施しながら封止樹脂の注入硬
化を行うことに特徴を有しており、これにより次のよう
な作用を有する。すなわち、本発明では、上述した請求
項4と同様の作用が得られるが、半導体素子と基板との
間の接続は極めて微細なものであって、樹脂充填工程中
の機械的衝撃や熱衝撃に起因する基板と半導体素子との
間の接続部分の接続不良が極めて生じやすいという特徴
がある。そのため、このような特徴を有する電子部品に
本発明を実施すれば、各工程中での接続不良をその都度
発見するできて歩留まりの向上に寄与できるという本発
明の作用がより顕著なものとなる。According to a sixth aspect of the present invention, there is provided a method of manufacturing an electronic component, comprising the steps of:
It is characterized in that an inspection terminal is drawn out of the mold from the substrate positioned and housed in the mold, and an injection test of the sealing resin is performed while performing an electrical inspection of the semiconductor element through the pulled-out inspection terminal. This has the following effects. That is, in the present invention, the same operation as the above-described claim 4 can be obtained, but the connection between the semiconductor element and the substrate is extremely fine, and the connection between the semiconductor element and the substrate is not affected by mechanical shock or thermal shock during the resin filling step. There is a characteristic that a connection failure at a connection portion between the substrate and the semiconductor element is extremely likely to occur. Therefore, if the present invention is applied to an electronic component having such characteristics, the effect of the present invention that a connection failure in each process can be found each time and the yield can be improved can be more remarkable. .
【0022】本発明の請求項7,8に記載の発明は、請
求項5に係る電子部品の製造方法であって、請求項7で
は、前記半導体素子は、接続電極に金バンプを形成した
うえで、導電性接着剤を介して基板に実装されたもので
あることに特徴を有しており、請求項8では、前記半導
体素子は、接続電極に形成した半田バンプの溶融により
基板に実装されたものであることに特徴を有している。
このような構成を有することで、本発明の請求項7,8
は、次のような作用を有する。すなわち、半導体素子と
基板の接続構造が請求項7,8のごとく構成された電子
部品では、樹脂充填工程中の機械的衝撃や熱衝撃に起因
する基板と半導体素子との間の接続部分に接続不良が特
に生じやすいという特徴がある。そのため、このような
特徴を有する電子部品に本発明を実施すれば、各工程中
での接続不良をその都度発見できて歩留まりの向上に寄
与できる、という本発明の作用がさらに顕著なものとな
る。According to a seventh aspect of the present invention, there is provided a method of manufacturing an electronic component according to the fifth aspect, wherein the semiconductor element comprises a gold bump formed on a connection electrode. The semiconductor device is characterized in that it is mounted on a substrate via a conductive adhesive, and the semiconductor element is mounted on the substrate by melting solder bumps formed on connection electrodes. It has the characteristic that it is.
By having such a configuration, claims 7 and 8 of the present invention are provided.
Has the following effects. That is, in the electronic component having the connection structure between the semiconductor element and the substrate as set forth in claims 7 and 8, the connection between the semiconductor element and the substrate is caused by a mechanical shock or a thermal shock during the resin filling step. There is a feature that defects are particularly likely to occur. Therefore, if the present invention is applied to an electronic component having such characteristics, the effect of the present invention that a connection failure in each process can be found each time and the yield can be improved can be further remarkable. .
【0023】本発明の請求項9に記載の発明は、基板に
フェイスダウン実装された半導体素子と前記基板との間
の対向面間に形成された微小隙間に封止樹脂を充填する
際に用いられる電子部品の製造装置であって、フェース
ダウン実装した半導体素子と基板とを、互いに圧接した
状態で位置決め収納する型と、前記型の内部を減圧する
減圧手段と、減圧した型内に封止樹脂を注入する手段
と、注入した封止樹脂を加熱硬化させる手段とを有する
ことに特徴を有しており、これにより次のような作用を
有する。すなわち、本発明の電子部品の製造装置を用い
れば、上述した請求項5の電子部品の製造方法を容易に
実施することができる。According to a ninth aspect of the present invention, a sealing resin is filled in a minute gap formed between a facing surface between a semiconductor element mounted face down on a substrate and the substrate. A mold for positioning and housing a semiconductor element and a substrate mounted face-down in a state where they are pressed against each other, a decompression means for depressurizing the inside of the die, and sealing in the depressurized mold. It is characterized by having means for injecting a resin and means for heating and curing the injected sealing resin, thereby having the following effects. That is, by using the electronic component manufacturing apparatus of the present invention, the above-described electronic component manufacturing method of claim 5 can be easily implemented.
【0024】本発明の請求項10の記載の発明は、請求
項9記載の電子部品の製造装置であって、前記型は、型
内部に位置決め収納された前記基板から検査用端子を型
の外部まで引き出す端子引き出し手段を有することに特
徴を有しており、これにより、次のような作用を有す
る。すなわち、本発明の電子部品の製造装置を用いれ
ば、上述した請求項6の電子部品の製造方法を容易に実
施することができる。According to a tenth aspect of the present invention, there is provided the electronic component manufacturing apparatus according to the ninth aspect, wherein the mold is configured such that an inspection terminal is formed from the substrate positioned and housed inside the mold. It is characterized in that it has a terminal drawing means for drawing out to the maximum, thereby having the following operation. That is, by using the electronic component manufacturing apparatus of the present invention, the above-described electronic component manufacturing method according to claim 6 can be easily implemented.
【0025】本発明の請求項11に記載の発明は、半導
体素子を基板にフェイスダウン実装したうえで、半導体
素子と基板との間の対向面間に形成された微小隙間に封
止樹脂を充填してなる電子部品であって、前記基板に
は、前記半導体素子の周囲に沿って基板延出端を形成
し、この基板延出端にチップ部品を搭載したうえで、こ
のチップ部品を前記封止樹脂により封止したことに特徴
を有している。すなわち、基板延出端にチップ部品を搭
載できるので、その分、実装効率が向上する。According to an eleventh aspect of the present invention, after a semiconductor element is mounted face down on a substrate, a sealing resin is filled in a minute gap formed between opposing surfaces between the semiconductor element and the substrate. An electronic component comprising: a substrate extending end formed on the substrate along the periphery of the semiconductor element; a chip component mounted on the substrate extending end; It is characterized by being sealed with a resin. That is, since chip components can be mounted on the extending end of the substrate, mounting efficiency is improved accordingly.
【0026】[0026]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。Embodiments of the present invention will be described below.
【0027】実施の形態1 図1(a)〜(e)は、本発明の実施の形態1による電
子部品の製造工程を示す断面図である。この実施の形態
では、半導体パッケージの一例であるCSP(チップサ
イズパッケージ)において、本発明を実施している。 Embodiment 1 FIGS. 1A to 1E are cross-sectional views showing steps of manufacturing an electronic component according to Embodiment 1 of the present invention. In this embodiment, the present invention is implemented in a CSP (chip size package) which is an example of a semiconductor package.
【0028】まず、図1(a)に示すように、基板10
1と半導体素子103とを用意する。基板101は、エ
ポキシ樹脂を主成分としアラミド繊維がエポキシ樹脂中
に分散された構造であって、その両面に配線層102
a,102bを有しており、これら配線層102a,1
02bは基板内部に設けられたインナービア(図示省
略)により互いに電気的に接続されている。なお、アラ
ミド繊維の代わりにガラス繊維を用いてもかまわない。
基板101のサイズは12mm×12mm×0.4mm
で、12mm×12mmの領域での平坦性が約30ミク
ロンのものを用いている。First, as shown in FIG.
1 and a semiconductor element 103 are prepared. The substrate 101 has a structure in which an aramid fiber is mainly composed of an epoxy resin and is dispersed in the epoxy resin.
a, 102b, and these wiring layers 102a, 1
02b are electrically connected to each other by inner vias (not shown) provided inside the substrate. In addition, glass fiber may be used instead of aramid fiber.
The size of the substrate 101 is 12 mm × 12 mm × 0.4 mm
And has a flatness of about 30 microns in an area of 12 mm × 12 mm.
【0029】このように構成された基板101上に半導
体素子103をフェイスダウンで搭載する。搭載方法は
例えば、次のようにする。すなわち、半導体素子103
の電極(図示省略)に金バンプ104を形成し、さらに
金バンプ104上に導電性接着剤(図示省略)を塗布す
る。そして、電極の金バンプ104と基板101上の配
線層102aとを導電性接着剤で接合する。導電性接着
剤としては銀粉と熱硬化性樹脂とからなり、硬化温度が
120℃のものが好ましい。この半導体素子103で
は、電極と金バンプ104とから請求項2で記載した電
極部が構成されている。The semiconductor element 103 is mounted face-down on the substrate 101 thus configured. The mounting method is, for example, as follows. That is, the semiconductor element 103
A gold bump 104 is formed on the electrode (not shown), and a conductive adhesive (not shown) is applied on the gold bump 104. Then, the gold bump 104 of the electrode and the wiring layer 102a on the substrate 101 are joined with a conductive adhesive. The conductive adhesive is preferably made of silver powder and a thermosetting resin, and has a curing temperature of 120 ° C. In the semiconductor element 103, the electrode portion and the gold bump 104 constitute the electrode portion described in claim 2.
【0030】半導体素子103の(縦×横)の大きさ
は、基板101の(縦×横)の大きさ(12mm×12
mm)より一回り小さくなっている。そのため、半導体
素子103が搭載された基板101の周端は、半導体素
子103の周端からはみ出して延出端101aを構成し
ている。延出端101a上には、図示はしないが、チッ
プ抵抗等のチップ部品を予め搭載しておく。The (vertical × horizontal) size of the semiconductor element 103 is the (vertical × horizontal) size of the substrate 101 (12 mm × 12 mm).
mm). Therefore, the peripheral end of the substrate 101 on which the semiconductor element 103 is mounted protrudes from the peripheral end of the semiconductor element 103 to form an extended end 101a. Although not shown, a chip component such as a chip resistor is mounted on the extension end 101a in advance.
【0031】また、電極に設けた金バンプ104は、金
線をワイヤボンディング法で半導体素子103表面にボ
ンディングしたうえで引きちぎり、さらに、半導体素子
103を押さえつけてバンプの高さを一定にしたものが
適当である。なお、バンプとしては、この他、電極10
4上に半田線をボンディングして、熱処理による溶融の
表面張力で半田線をボール状に形成したものでもよい。The gold bump 104 provided on the electrode is obtained by bonding a gold wire to the surface of the semiconductor element 103 by a wire bonding method and tearing the gold wire, and further pressing down the semiconductor element 103 to make the height of the bump constant. Is appropriate. In addition, as the bump, the electrode 10
The solder wire may be formed in a ball shape by bonding the solder wire on the surface 4 and melting the surface tension by heat treatment.
【0032】このようにして半導体素子103を実装し
た基板101では、基板上面101bと半導体素子10
3の実装面103aとの間に、電極(金バンプ104を
含む)の厚みに応じた微小隙間αが形成される。In the substrate 101 on which the semiconductor element 103 is mounted as described above, the upper surface 101b of the substrate
A small gap α corresponding to the thickness of the electrode (including the gold bump 104) is formed between the third mounting surface 103a and the third mounting surface 103a.
【0033】そして、半導体素子103を実装した基板
101を図1(b)に示すように、下金型105の収納
凹部105a内に設置する。収納凹部105aの大きさ
(縦×横×深さ)は次のように設定されている。すなわ
ち、(縦×横)の大きさは基板101が位置ずれするこ
となく収納できるように、半導体素子103と同等の大
きさに形成されている。さらには、半導体素子102を
実装した基板101が収納された状態において、下金型
105の上面105bが基板101の上面101bと同
一平面となるように、収納凹部105aの深さ寸法は、
配線層102bの底部から基板101の上面101bに
至る寸法と同等に設定されている。Then, as shown in FIG. 1B, the substrate 101 on which the semiconductor element 103 is mounted is placed in the recess 105a of the lower mold 105. The size (length x width x depth) of the storage recess 105a is set as follows. That is, the size of (vertical × horizontal) is formed to be the same size as the semiconductor element 103 so that the substrate 101 can be accommodated without displacement. Further, in a state where the substrate 101 on which the semiconductor element 102 is mounted is housed, the depth dimension of the housing recess 105a is set such that the upper surface 105b of the lower mold 105 is flush with the upper surface 101b of the substrate 101.
The dimension is set to be equal to the dimension from the bottom of the wiring layer 102b to the upper surface 101b of the substrate 101.
【0034】基板101および半導体素子102を下金
型105内に位置決め収納したのち、図1(c)に示す
ように、下金型105上に上金型106を重ね合わせ配
置する。上金型106には、樹脂注入用のノズル107
と減圧ポンプ108とがそれぞれ連結されている。さら
には、上金型106の収納凹部106aの形状は次のよ
うに設定されている。すなわち、収納凹部106aの大
きさ(縦×横×深さ)のうち、(縦×横)の大きさは、
収納凹部105aの(縦×横)の大きさよりも若干小さ
く、かつ、半導体素子103の(縦×横)の大きさより
大きく設定されている。さらには、収納凹部106aの
深さ寸法は、半導体素子103の高さ寸法(半導体素子
上面から電極(バンプを含む)底部に至る寸法)よりほ
んの少しだけ小さく設定されている。After the substrate 101 and the semiconductor element 102 are positioned and accommodated in the lower die 105, the upper die 106 is placed on the lower die 105 as shown in FIG. The upper mold 106 has a nozzle 107 for resin injection.
And the decompression pump 108 are connected to each other. Further, the shape of the storage recess 106a of the upper mold 106 is set as follows. That is, of the size (length × width × depth) of the storage recess 106a, the size of (length × width) is
The size is set to be slightly smaller than the (vertical × horizontal) size of the storage recess 105 a and larger than the (vertical × horizontal) size of the semiconductor element 103. Further, the depth dimension of the storage recess 106a is set to be slightly smaller than the height dimension (dimension from the upper surface of the semiconductor element to the bottom of the electrode (including the bump)) of the semiconductor element 103.
【0035】このように構成された上金型106を、下
金型105(基板101と半導体素子103とが収納さ
れている)にはめ込むと次のようになる。すなわち、ま
ず、収納凹部106aの底部が半導体素子103の上面
に当接する。このとき、半導体素子103の側面と収納
凹部106aの周壁との間には、延出端101aをほぼ
収納する空間βが形成される。また、このとき、収納凹
部106aの肩部は基板101に当接しない。When the upper mold 106 thus configured is fitted into the lower mold 105 (containing the substrate 101 and the semiconductor element 103), the following is obtained. That is, first, the bottom of the housing recess 106 a contacts the upper surface of the semiconductor element 103. At this time, a space β for substantially storing the extension end 101a is formed between the side surface of the semiconductor element 103 and the peripheral wall of the storage recess 106a. At this time, the shoulder of the storage recess 106 a does not abut on the substrate 101.
【0036】この状態で、上金型106を下金型105
に対するはめ込みのためにさらに移動させる。すると、
収納凹部106aの底部が半導体素子103の上面を押
さえ込む。この押さえ込みは、収納凹部106aの肩部
が基板101の周縁に当接するまで行う。そうすると、
基板101は上下金型105,106内で固定されて、
比較的そりが大きく形成された薄板からなる基板101
であっても樹脂による封止が可能となる。さらには、空
間βおよび微小隙間αは、上金型106および基板10
1の上面に囲まれて密封され、上下金型105,106
から封止樹脂が流れ出るのを抑えることができる。さら
にまた、上金型106の押圧により、電極104と配線
層102aとの機械的接着強度は高い状態になり、次に
行う樹脂封止工程において加えられる機械的衝撃や熱衝
撃によっても、基板101と半導体素子103との間の
接続部分に接続不良が生じることはなくなる。In this state, the upper mold 106 is moved to the lower mold 105.
Move further to fit in. Then
The bottom of the storage recess 106 a presses the upper surface of the semiconductor element 103. This pressing is performed until the shoulder of the storage recess 106a contacts the peripheral edge of the substrate 101. Then,
The substrate 101 is fixed in upper and lower molds 105 and 106,
Substrate 101 made of a thin plate having a relatively large warp
Even with this, sealing with resin becomes possible. Further, the space β and the minute gap α are formed by the upper mold 106 and the substrate 10.
1, the upper and lower molds 105 and 106
It is possible to prevent the sealing resin from flowing out of the device. Further, the mechanical bonding strength between the electrode 104 and the wiring layer 102a becomes high due to the pressing of the upper mold 106, and the substrate 101 is also subjected to a mechanical shock or a thermal shock applied in a subsequent resin sealing step. No connection failure occurs at the connection between the semiconductor device 103 and the semiconductor device 103.
【0037】この状態で、図1(c)に示すように、真
空ポンプ108で減圧し、さらには、上下金型106,
105を加熱手段(例えば、パネルヒーター)112に
より所定温度(100℃〜150℃)に加熱したうえ
で、図1(d)に示すように、ノズル107を介して金
型内に液体状の封止樹脂109を所定の低射出圧力
(0.3MPa)でもって注入して、微小隙間αと空間
βとを封止樹脂109により充填する。金型内に注入さ
れた封止樹脂109は、金型の加熱温度により硬化す
る。この金型の場合には、注入から硬化まで約5分間と
いう短時間で済む。このとき、減圧状態で封止樹脂10
9を注入するので、あまり大きな射出圧力をかけなくと
も、封止樹脂109は微小隙間αの奥まで確実に注入さ
れ、微小隙間αの内部に気泡を生じさせることはない。In this state, the pressure is reduced by a vacuum pump 108 as shown in FIG.
105 is heated to a predetermined temperature (100 ° C. to 150 ° C.) by a heating means (for example, a panel heater) 112, and then, as shown in FIG. The sealing resin 109 is injected at a predetermined low injection pressure (0.3 MPa), and the minute gap α and the space β are filled with the sealing resin 109. The sealing resin 109 injected into the mold is cured by the heating temperature of the mold. In the case of this mold, it takes only about 5 minutes from injection to curing. At this time, the sealing resin 10 is
9 is injected, the sealing resin 109 is surely injected to the depth of the minute gap α without applying an excessively large injection pressure, and does not generate air bubbles inside the minute gap α.
【0038】封止樹脂109としては、室温(0℃〜3
5℃程度)で液状の熱硬化性樹脂であるエポキシ樹脂、
フェノール樹脂、シアネート樹脂が利用でき、これにカ
ーボン着色剤(熱放散性をよくする)、溶融シリカ(熱
膨張係数を小さくする)、植物性ワックス(離型性を改
善する)などを配合する。なお、封止樹脂109とし
て、室温で液状となる熱硬化性樹脂を用いるのは、室温
で液状であり取り扱いが簡単でかつ金型に注入し易い、
という利点があるためである。Room temperature (0 ° C. to 3 ° C.)
Epoxy resin which is a liquid thermosetting resin at about 5 ° C.)
A phenol resin and a cyanate resin can be used, and a carbon colorant (to improve heat dissipation), fused silica (to reduce the coefficient of thermal expansion), a vegetable wax (to improve mold release), and the like are blended with the resin. Note that the use of a thermosetting resin that becomes liquid at room temperature as the sealing resin 109 is liquid at room temperature, easy to handle, and easily injected into a mold.
This is because there is an advantage.
【0039】このような封止樹脂109は、有る程度粘
度は上昇するが、液状樹脂である封止樹脂109を減圧
状態で注入するため、100℃〜150℃程度に金型を
加熱すれば、微小隙間αまで確実に注入して硬化させる
ことができる。したがって、本実施の形態では、トラン
スファー成型のように高温でしかも高圧力で注入する必
要がなく、約1MPa以下、具体的には、0.3MPa
といった低圧力で確実に微小隙間αに注入することが可
能となる。Although the viscosity of the sealing resin 109 rises to a certain extent, since the sealing resin 109, which is a liquid resin, is injected under reduced pressure, if the mold is heated to about 100 ° C. to 150 ° C., It is possible to reliably inject and cure the fine gap α. Therefore, in the present embodiment, it is not necessary to perform injection at a high temperature and high pressure as in transfer molding, and it is not more than about 1 MPa, specifically, 0.3 MPa.
It is possible to reliably inject into the minute gap α with such a low pressure.
【0040】また、封止樹脂109を金型に注入する直
前に樹脂、無機フィラー、硬化剤などを混合するように
すれば、封止樹脂109の保存安定性や工程中の粘度上
昇を極力抑えることができる。If a resin, an inorganic filler, a curing agent, and the like are mixed immediately before the sealing resin 109 is injected into the mold, storage stability of the sealing resin 109 and an increase in viscosity during the process are suppressed as much as possible. be able to.
【0041】封止樹脂109は、例えば、次のような材
料を混合させて構成することができる。The sealing resin 109 can be formed, for example, by mixing the following materials.
【0042】・ノボラック型、ビスフェノールA型、脂
環型などの難燃化エポキシ樹脂からなる注入樹脂本体
(主剤):14〜18wt% ・酸無水、フェノールノボラック、アミン類などからな
る硬化剤:8〜10wt% ・潜在性促進剤、イミダゾールなどからなる硬化促進
剤:0.3〜0.6wt% ・溶融シリカ、結晶シリカなどからなり、硬化収縮、熱
膨張率、熱伝導度、機械性能の制御を行う無機フィラ
ー:68〜76wt% ・高級脂肪酸、ワックスなどからなる離型剤:0.4w
t%程度 ・特殊可撓化剤、シリコン樹脂などからなり、低応力
(低弾性率化)を図る改質剤:2wt%程度 ・カーボンなどの着色剤:0.1wt%程度 なお、この他、カップリング剤や難燃剤を添加する場合
もある。Injectable resin body (main component) made of flame-retardant epoxy resin such as novolak type, bisphenol A type, alicyclic type, etc .: 14 to 18 wt% Curing agent made of acid anhydride, phenol novolak, amines, etc .: 8 Curing accelerator consisting of a latent accelerator, imidazole, etc .: 0.3 to 0.6 wt%. It consists of fused silica, crystalline silica, etc. and controls curing shrinkage, coefficient of thermal expansion, thermal conductivity, and mechanical performance. Filler: 68-76 wt% Release agent composed of higher fatty acid, wax, etc .: 0.4 w
About t%-Modifier made of special flexibilizer, silicone resin, etc. to reduce stress (low elastic modulus): About 2 wt%-Colorant such as carbon: about 0.1 wt% In some cases, a coupling agent or a flame retardant is added.
【0043】無機フィラーは、熱膨張を小さくすること
が要求される場合には、溶融シリカが多く添加され、熱
膨張を大ききすることが要求される場合には、結晶シリ
カが多く添加され、高い熱伝導を要求される場合には、
窒化アルミ、窒化珪素が多く添加される。When the thermal expansion is required to be small, a large amount of fused silica is added to the inorganic filler, and when the thermal expansion is required to be large, a large amount of crystalline silica is added. When high heat conduction is required,
Aluminum nitride and silicon nitride are often added.
【0044】このような封止樹脂109の一例として、
例えば、長瀬チバ社製の(主剤:XNR8200FR、
硬化剤:XNH8200−1、粘度:50Pa・s、比
重:1.8)がある。この樹脂を用いる場合には、樹脂
加熱温度140℃、射出圧力は0.3MPa、真空減圧
時間20秒とすると、5分間の加熱で樹脂の硬化が完了
する。As an example of such a sealing resin 109,
For example, Nagase Ciba (main agent: XNR8200FR,
Curing agent: XNH8200-1, viscosity: 50 Pa · s, specific gravity: 1.8). In the case of using this resin, if the resin heating temperature is 140 ° C., the injection pressure is 0.3 MPa, and the vacuum decompression time is 20 seconds, the curing of the resin is completed by heating for 5 minutes.
【0045】この製造方法では、金型内を減圧状態にし
たうえで封止樹脂109を注入するので、多少とも粘度
の高い封止樹脂109であっても、微小隙間αのすみず
みまで確実に注入することができる。また、ある程度粘
度の高い封止樹脂109であっても確実に注入すること
がができるので、封止樹脂109に無機フィラーを多量
に含有させて粘度が高くなった場合であっても注入を行
うことができる。無機フィラーは、熱膨張係数や熱伝導
性の調整のために封止樹脂109に添加されるものであ
るので、封止樹脂109に対する無機フィラーの含有を
十分に許容できる分、この製造方法では、熱膨張係数や
熱伝導性の良好な半導体パッケージを作製することがで
きる。しかも、半導体素子103と基板101とを金型
によって押さえ付けた状態で、封止樹脂109を注入す
るので、樹脂の注入によっても、配線層102aと電極
104との間の接続箇所が接続不良を起こすことがな
く、良好な接続状態を保つことができる。In this manufacturing method, since the sealing resin 109 is injected after the inside of the mold is depressurized, even if the sealing resin 109 has a somewhat high viscosity, it is ensured to reach every corner of the minute gap α. Can be injected. In addition, even if the sealing resin 109 has a relatively high viscosity to some extent, it can be reliably injected. Therefore, even if the sealing resin 109 contains a large amount of an inorganic filler and the viscosity increases, the injection is performed. be able to. Since the inorganic filler is added to the sealing resin 109 for the purpose of adjusting the coefficient of thermal expansion and thermal conductivity, the content of the inorganic filler in the sealing resin 109 can be sufficiently tolerated, so that in this manufacturing method, A semiconductor package having good thermal expansion coefficient and thermal conductivity can be manufactured. In addition, since the sealing resin 109 is injected in a state where the semiconductor element 103 and the substrate 101 are pressed by the mold, the connection between the wiring layer 102a and the electrode 104 may cause poor connection even by the injection of the resin. A good connection state can be maintained without causing the connection.
【0046】このようにして作製した半導体パッケージ
に対して、脱型後150℃で2時間放置し内部の応力緩
和を行ったのち、パッケージ検査、信頼性評価を行っ
た。ここでは、半田リフロー試験、温度サイクル試験を
行った。半田リフロー試験は、最高温度が260℃で1
0秒のベルト式リフロー試験機を用いて10回通すこと
で実施した。また、温度サイクル試験は、高温側が12
5℃、低温側が−60℃の温度で各30分間保持する温
度サイクルを200サイクル繰り返すことで実施した。
また、85℃,85%の高温高湿中に120時間保持し
たものを、上記リフロー試験で熱衝撃試験を行う吸湿リ
フロー試験も行った。このとき半導体パッケージは形状
的にもクラックが発生せず、超音波探傷装置でも特に異
常は認められなかった。また、フリップチップ接続部分
も抵抗変化がなく安定であった。これによりこの方法で
作製した半導体パッケージは、封止樹脂との間に強固な
密着を得ていることがわかる。The semiconductor package thus manufactured was left at 150 ° C. for 2 hours after demolding to relax internal stress, and then subjected to package inspection and reliability evaluation. Here, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed at a maximum temperature of 260 ° C and 1
It carried out by passing 10 times using a belt type reflow tester of 0 second. In the temperature cycle test, the high temperature side was 12
The test was carried out by repeating a temperature cycle in which the temperature was maintained at 5 ° C. and the low temperature side at −60 ° C. for 30 minutes for each 200 cycles.
In addition, a sample held at 85 ° C. and 85% high temperature and high humidity for 120 hours was subjected to a moisture absorption reflow test for performing a thermal shock test in the above reflow test. At this time, no crack was generated in the semiconductor package in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. Also, the flip chip connection portion was stable with no change in resistance. This indicates that the semiconductor package manufactured by this method has strong adhesion with the sealing resin.
【0047】このようにして作製された半導体パッケー
ジ111を、図1(e)に示す。この半導体パッケージ
111は、微小隙間αが封止樹脂109により充填され
るとともに、金型内で空間βとなっていた半導体素子1
03の側面外側も封止樹脂109により充填されて環状
樹脂層110を形成している。環状樹脂層110は、基
板101の延出端101aを覆って設けられるので、延
出端101a上にチップ部品(図示省略)を搭載した場
合であっても環状樹脂層110によって被覆されて保護
される。このように半導体パッケージ111は、外観上
も垂直な安定した形状が得られるばかりか、半導体素子
103の側面も環状樹脂層110により保護されるため
信頼性の上でも良好である。さらには、基板101に設
けた延出端101aにチップ部品を搭載したうえで、そ
のチップ部品を環状樹脂層110により被覆することが
できるので、部品の搭載効率を向上させることもでき
る。そのうえ、半導体素子103の上面は露出してお
り、この上面から半導体素子の放熱を行えるので、環状
樹脂層110を設けたにもかかわらず、半導体素子10
3の放熱の妨げにはなっていない。FIG. 1E shows the semiconductor package 111 thus manufactured. In the semiconductor package 111, the minute gap α is filled with the sealing resin 109, and the semiconductor element 1 which has become the space β in the mold.
03 is filled with the sealing resin 109 to form an annular resin layer 110. Since the annular resin layer 110 is provided to cover the extending end 101a of the substrate 101, even when a chip component (not shown) is mounted on the extending end 101a, the annular resin layer 110 is covered and protected by the annular resin layer 110. You. As described above, the semiconductor package 111 not only has a stable vertical shape in appearance but also has good reliability because the side surface of the semiconductor element 103 is protected by the annular resin layer 110. Furthermore, after mounting the chip component on the extension end 101a provided on the substrate 101, the chip component can be covered with the annular resin layer 110, so that the mounting efficiency of the component can be improved. In addition, the upper surface of the semiconductor element 103 is exposed, and the semiconductor element can be radiated from the upper surface.
3 does not hinder the heat radiation.
【0048】本実施の形態の製造方法によれば、同時に
20個封止できる多数個取り金型を使用することで、従
来法に比べ飛躍的に早いプロセススピードで半導体パッ
ケージが製造できる。また、反りの大きい基板でも平坦
に固定でき、安定に半導体素子のフリップチップ実装が
できる。According to the manufacturing method of this embodiment, a semiconductor package can be manufactured at a significantly higher process speed than the conventional method by using a multi-cavity mold capable of simultaneously sealing 20 pieces. Further, even a substrate having a large warp can be fixed flat, and the flip-chip mounting of the semiconductor element can be stably performed.
【0049】実施の形態2 図2に本実施の形態で用いる金型の断面図を示してい
る。本実施の形態は、基本的には、実施の形態1と同様
の方法で、半導体パッケージを作製するのであり、図
中、同一ないし同様の部分には図1と同一の符号を付
し、それらに付いての説明は省略する。 Embodiment 2 FIG. 2 is a sectional view of a mold used in the present embodiment. In this embodiment, a semiconductor package is manufactured basically in the same manner as in the first embodiment. In the drawings, the same or similar parts are denoted by the same reference numerals as those in FIG. The description of is omitted.
【0050】本実施の形態の半導体パッケージの製造は
次の点で実施の形態1と相違している。すなわち、下金
型201には、検査用端子202が設けられている。検
査用端子202は収納凹部201aの底部から下金型2
01の外部にわたって配設されている。検査用端子20
2は、検査が必要な半導体素子103の電極103a毎
に設けられている。具体的には、基板101の下面にあ
る配線層102bのうち、検査が必要な電極103aに
接続されている配線層102b毎に検査用端子202は
設けられている。各検査用端子202は次のように構成
されている。すなわち、収納凹部201aの底部側に位
置する検査用端子202の端子端202aは、収納凹部
201a内に露出しており、下金型201の外部側に位
置する検査用端子202bは下金型201外部に突出し
ている。そして、各検査用端子202は、下金型201
との間に絶縁体203を介装することで検査用端子20
2どうしの間の電気的絶縁を保っている。また、収納凹
部201の内面に露出する絶縁体203の端部は、収納
凹部201に基板101が収納された状態で各配線層1
02bの裏面全体を受け止める大きさを備えている。し
たがって、基板101が収納凹部201に収納される
と、各配線層102bは絶縁体203により受け止めら
れて、配線層102bどうしの間の電気的絶縁が保たれ
る。なお、本実施の形態では、押圧配置される上下金型
106,201と、絶縁体203と、検査用端子203
とから、請求項10における端子引き出し手段が構成さ
れている。The manufacturing of the semiconductor package of the present embodiment is different from that of the first embodiment in the following points. That is, the lower mold 201 is provided with the inspection terminal 202. The inspection terminal 202 is connected to the lower mold 2 from the bottom of the storage recess 201a.
01 outside. Inspection terminal 20
2 is provided for each electrode 103a of the semiconductor element 103 that needs to be inspected. Specifically, among the wiring layers 102b on the lower surface of the substrate 101, the inspection terminal 202 is provided for each wiring layer 102b connected to the electrode 103a that needs to be inspected. Each inspection terminal 202 is configured as follows. That is, the terminal end 202a of the test terminal 202 located on the bottom side of the storage recess 201a is exposed in the storage recess 201a, and the test terminal 202b located outside the lower mold 201 is connected to the lower mold 201. It protrudes outside. Each inspection terminal 202 is connected to the lower mold 201.
The inspection terminal 20 is provided by interposing an insulator 203 between
Electrical insulation between the two is maintained. The end of the insulator 203 exposed on the inner surface of the storage recess 201 is connected to each wiring layer 1 in a state where the substrate 101 is stored in the storage recess 201.
02b to receive the entire back surface. Therefore, when the substrate 101 is stored in the storage recess 201, each wiring layer 102b is received by the insulator 203, and electrical insulation between the wiring layers 102b is maintained. In the present embodiment, the upper and lower molds 106 and 201 to be pressed and arranged, the insulator 203, and the inspection terminal 203
Thus, the terminal lead-out means in claim 10 is constituted.
【0051】以下、この上下金型106,201を用い
た半導体パッケージ(ここでは、その例としてCSP)
の製造方法を説明する。Hereinafter, a semiconductor package using the upper and lower molds 106 and 201 (here, CSP as an example).
Will be described.
【0052】半導体素子103をフェイスダウン実装し
た基板101を上下金型201,106内に位置決め収
納し、さらに、この状態で、金型内を減圧ポンプ108
で減圧しながら、ノズル107を介して封止樹脂109
を注入して硬化させることは、実施の形態1と同様であ
るので説明は省略する。The substrate 101 on which the semiconductor element 103 is mounted face-down is positioned and accommodated in upper and lower molds 201 and 106, and in this state, the inside of the mold is subjected to a decompression pump 108
While the pressure is reduced by using the sealing resin 109 through the nozzle 107.
Injecting and curing is the same as in the first embodiment, and a description thereof will be omitted.
【0053】本実施の形態の特徴は、封止樹脂109の
注入硬化を行いながら、半導体素子103と基板101
との電気検査を行うことである。すなわち、図2に示す
ように、半導体素子103をフェイスダウンで実装した
基板101を上下金型106,201に保持した状態を
示している。このとき、上金型106によって基板10
1は、下金型201の収納凹部201aの底面に押し付
けられて固定している。そのため、各配線層102bは
検査用端子202に強固に接続されることになる。この
状態で、検査用端子202の端子端202bに、抵抗測
定器204を接続することで、半導体素子103のフリ
ップチップ接続状態を検査することができ、この検査に
基づいて、不良品を検出できる。具体的には、次のよう
にして検査する。すなわち、実装しただけで、封止樹脂
109を注入していない状態での電極104と配線層1
02aとの間の接続抵抗は、1バンプ当たりおおよそ4
0mΩである。この接続抵抗は減圧時では変化が無く、
封止樹脂109を注入して硬化する際には、50mΩ程
度に上昇するものもあるが、その場合でも断線等の接続
不良には至らない。しかしながら、封止樹脂109の注
入硬化の際に接続抵抗が100mΩを超えると、接続不
良が生じる箇所がでてくる。これは、導電性接着剤の塗
布量が少ない場合、導電性接着剤と配線層102bとの
間の隙間に封止樹脂109が流れ込んで、両者の電気的
接続を阻害したものと考えられる。また、接続不良に至
る接続抵抗の上昇(100mΩ以上)は起きないもの
の、封止樹脂注入時に異常な抵抗挙動を起こすものは、
その後の信頼性評価(温度85℃、湿度85%の高温高
湿中に120時間保持したものを、上記リフロー試験で
熱衝撃試験を行う吸湿リフロー試験)において、接続抵
抗の劣化が発生することが確認できた。このことから、
封止樹脂注入時の異常な抵抗挙動を観察することで、製
造段階でパッケージの信頼性を予測できる。This embodiment is characterized in that the semiconductor element 103 and the substrate 101 are formed while the sealing resin 109 is injected and cured.
And electrical testing. That is, as shown in FIG. 2, a state in which the substrate 101 on which the semiconductor element 103 is mounted face down is held by the upper and lower dies 106 and 201 is shown. At this time, the substrate 10 is
1 is pressed and fixed to the bottom surface of the storage recess 201a of the lower mold 201. Therefore, each wiring layer 102b is firmly connected to the inspection terminal 202. In this state, by connecting the resistance measuring device 204 to the terminal end 202b of the inspection terminal 202, the flip-chip connection state of the semiconductor element 103 can be inspected, and a defective product can be detected based on this inspection. . Specifically, the inspection is performed as follows. That is, the electrode 104 and the wiring layer 1 in a state where the sealing resin 109 is not injected but only after mounting.
02a is approximately 4 per bump.
0 mΩ. This connection resistance does not change during pressure reduction,
When the sealing resin 109 is injected and cured, there is a case where the resistance rises to about 50 mΩ, but even in such a case, connection failure such as disconnection does not occur. However, if the connection resistance exceeds 100 mΩ at the time of injection curing of the sealing resin 109, there are places where connection failure occurs. This is presumably because when the amount of the conductive adhesive applied was small, the sealing resin 109 flowed into the gap between the conductive adhesive and the wiring layer 102b, and the electrical connection between the two was hindered. In addition, although a rise in connection resistance (100 mΩ or more) leading to poor connection does not occur, one that causes abnormal resistance behavior when the sealing resin is injected is:
In the subsequent reliability evaluation (moisture absorption reflow test in which a sample held in high temperature and high humidity of 85 ° C. and 85% humidity for 120 hours is subjected to a thermal shock test in the above reflow test), deterioration of connection resistance may occur. It could be confirmed. From this,
By observing the abnormal resistance behavior when the sealing resin is injected, the reliability of the package can be predicted at the manufacturing stage.
【0054】上記した各実施の形態では、CSP等の半
導体パッケージにおいて、本発明を実施していたが、本
発明はこのような電子部品に実施が限定されるものでは
なく、基板にチップ部品を実装したものや他の混成集積
回路等の電子部品に実施することができる。要は、少な
くとも2つの構成要素からなり、これら構成要素を面着
するとともに、面着させた構成要素の対向面間に形成さ
れた微小隙間に封止樹脂を充填してなる電子部品であれ
ば本発明を実施することができる。In each of the above-described embodiments, the present invention is implemented in a semiconductor package such as a CSP. However, the present invention is not limited to such electronic components, and the present invention is not limited to such electronic components. The present invention can be applied to an electronic component such as a mounted one or another hybrid integrated circuit. The point is that the electronic component is composed of at least two components, and is a component in which these components are surfaced and a sealing resin is filled in a minute gap formed between the facing surfaces of the surfaced components. The present invention can be implemented.
【0055】[0055]
【発明の効果】本発明の請求項1,2,5,7,8,1
0によれば、封止樹脂を減圧状態にした型に注入するた
め、短時間に確実に注入することができ、これにより、
信頼性の高い電子部品を作製することができる。また、
熱膨張係数や熱伝導性の調整のために封止樹脂に無機フ
ィラーを含有させて粘度が高くなった場合であっても確
実に封止樹脂の注入を行うことができるので、熱膨張係
数や熱伝導性の良好な電子部品を精度高く作製すること
もできる。According to the present invention, claims 1, 2, 5, 7, 8, 1
According to 0, since the sealing resin is injected into the mold in a reduced pressure state, it can be reliably injected in a short time.
A highly reliable electronic component can be manufactured. Also,
Even if the viscosity increases due to the inclusion of an inorganic filler in the sealing resin for the purpose of adjusting the thermal expansion coefficient and thermal conductivity, the sealing resin can be reliably injected. An electronic component having good thermal conductivity can be manufactured with high accuracy.
【0056】本発明の請求項3によれば、機械的衝撃や
熱衝撃が生じた場合であっても、基板と素子との間の接
続部分に接続不良が生じることはなくなり、その分、さ
らに、精度の高い電子部品を作製することができる。ま
た、反りの大きい基板であっても、平坦にしたうえで型
に固定できるので、封止樹脂の充填をさらに確実に行う
ことができ、その分、さらに精度の高い電子部品を作製
することができる。According to the third aspect of the present invention, even when a mechanical shock or a thermal shock occurs, a connection failure between the substrate and the element does not occur. Thus, a highly accurate electronic component can be manufactured. In addition, even a substrate having a large warp can be flattened and fixed to a mold, so that the sealing resin can be more reliably filled, and accordingly, a more accurate electronic component can be manufactured. it can.
【0057】本発明の請求項4,6,10によれば、各
工程中での接続不良をその都度発見できるので、歩留ま
りの向上に寄与できる。また、封止硬化後であっても電
子部品を型から取り出し際に、不良品として取り除くこ
とができるので、不良品に対する後工程での無駄な処理
を行わなくてすみ、さらに歩留まりの向上に寄与でき
る。According to the fourth, sixth and tenth aspects of the present invention, a connection failure in each process can be found each time, which can contribute to an improvement in yield. In addition, since the electronic component can be removed as a defective product when the electronic component is removed from the mold even after sealing and hardening, unnecessary processing in the post-process for the defective product is not required, which further contributes to an improvement in yield. it can.
【0058】本発明の請求項11によれば、基板延出端
にチップ部品を搭載できるので、その分、実装効率が向
上して、電子部品の小型化に寄与できる。According to the eleventh aspect of the present invention, since the chip component can be mounted on the extending end of the substrate, the mounting efficiency is improved and the electronic component can be reduced in size.
【図1】本発明の実施の形態1による半導体パッケージ
の製造方法の各工程をそれぞれ示す断面図である。FIG. 1 is a sectional view showing each step of a method for manufacturing a semiconductor package according to a first embodiment of the present invention;
【図2】本発明の実施の形態2による半導体パッケージ
の製造方法に用いられる金型の構造を示す断面図であ
る。FIG. 2 is a sectional view showing a structure of a mold used in a method of manufacturing a semiconductor package according to a second embodiment of the present invention.
【図3】従来法による半導体パッケージの封止方法を示
す断面図である。FIG. 3 is a cross-sectional view illustrating a conventional method of sealing a semiconductor package.
101 基板 101a 延出端 102a 配線層(基板上面) 102b 配線層
(基板下面) 103 半導体素子 104 電極(半
導体素子) 105 下金型 106 上金型 107 ノズル 108 減圧ポン
プ 109 封止樹脂 110 環状樹脂
層 111 半導体パッケージ 201 下金型 202 検査用端子 α 微小隙間 β 空間DESCRIPTION OF SYMBOLS 101 Substrate 101a Extension end 102a Wiring layer (substrate upper surface) 102b Wiring layer (substrate lower surface) 103 Semiconductor element 104 Electrode (semiconductor element) 105 Lower mold 106 Upper mold 107 Nozzle 108 Decompression pump 109 Sealing resin 110 Ring resin layer 111 semiconductor package 201 lower mold 202 inspection terminal α minute gap β space
Claims (11)
れら構成要素を面着するとともに、面着させた構成要素
の対向面間に形成された微小隙間に封止樹脂を充填して
なる電子部品の製造方法であって、 面着させた構成要素を封止樹脂充填用の型内に位置決め
収納する工程と、前記型の内部を減圧する工程と、減圧
した型内に封止樹脂を注入する工程と、注入した封止樹
脂を硬化させる工程とを、含むことを特徴とする電子部
品の製造方法。An electronic component comprising at least two components, wherein said components are surfaced, and a sealing resin is filled in a minute gap formed between opposing surfaces of the surfaced components. A manufacturing method, comprising the steps of: positioning and accommodating a surface-attached component in a sealing resin filling mold; depressurizing the inside of the mold; and injecting sealing resin into the depressurized mold. And a step of curing the injected sealing resin.
って、 前記構成要素のうちの一方は基板であり、他方は、その
基板対向面に設けられた電極部を介して前記基板に搭載
された素子であり、前記微小隙間は、前記電極部を介在
させることにより基板と素子との間に形成されるもので
あることを特徴とする電子部品の製造方法。2. The method for manufacturing an electronic component according to claim 1, wherein one of the constituent elements is a substrate, and the other is connected to the substrate via an electrode portion provided on the substrate facing surface. A method for manufacturing an electronic component, wherein the element is a mounted element, and the minute gap is formed between the substrate and the element by interposing the electrode portion.
って、 前記基板と前記素子とを前記型内に位置決め収納する際
に、これら基板と素子とを互いに圧接した状態で前記型
に収納することを特徴とする電子部品の製造方法。3. The method of manufacturing an electronic component according to claim 2, wherein when positioning and housing the substrate and the element in the mold, the substrate and the element are pressed into contact with the mold. A method for manufacturing an electronic component, comprising storing the electronic component.
って、 前記型内に位置決め収納された前記基板もしくは素子の
いずれかから、検査用端子を型の外部に引き出し、引き
出した検査用端子を介して電気検査を実施しながら樹脂
の注入硬化を行うことを特徴とする電子部品の製造方
法。4. The method for manufacturing an electronic component according to claim 2, wherein an inspection terminal is drawn out of the mold from one of the substrate and the element positioned and stored in the mold, and the inspection terminal is drawn out. A method for manufacturing an electronic component, comprising: performing resin injection and curing while performing an electrical test via a terminal.
したうえで、半導体素子と基板との間の対向面間に形成
された微小隙間に封止樹脂を充填してなる電子部品の製
造方法であって、 フェイスダウン実装した半導体素子と基板とを、互いに
圧接した状態で封止樹脂充填用の型内に位置決め収納す
る工程と、前記型の内部を減圧する工程と、減圧した型
内に封止樹脂を注入する工程と、注入した封止樹脂を硬
化させる工程とを、含むことを特徴とする電子部品の製
造方法。5. A method for manufacturing an electronic component, comprising: mounting a semiconductor element face down on a substrate; and filling a minute gap formed between opposing surfaces between the semiconductor element and the substrate with a sealing resin. A step of positioning and housing the face-down mounted semiconductor element and the substrate in a mold for sealing resin filling in a state of being pressed against each other, a step of depressurizing the inside of the mold, and sealing in the depressurized mold. A method for manufacturing an electronic component, comprising: a step of injecting a resin; and a step of curing the injected sealing resin.
って、 前記型内に位置決め収納された前記基板から検査用端子
を型の外部に引き出し、引き出した検査用端子を介して
半導体素子の電気検査を実施しながら封止樹脂の注入硬
化を行うことを特徴とする電子部品の製造方法。6. The method for manufacturing an electronic component according to claim 5, wherein an inspection terminal is drawn out of the mold from the substrate positioned and housed in the mold, and the semiconductor element is passed through the pulled-out inspection terminal. A method for manufacturing an electronic component, comprising: performing injection hardening of a sealing resin while performing an electrical inspection.
って、 前記半導体素子は、接続電極に金バンプを形成したうえ
で、導電性接着剤を介して基板に実装されたものである
ことを特徴とする電子部品製造方法。7. The method for manufacturing an electronic component according to claim 5, wherein the semiconductor element is formed on a substrate via a conductive adhesive after forming a gold bump on a connection electrode. An electronic component manufacturing method characterized by the above-mentioned.
って、 前記半導体素子は、接続電極に形成した半田バンプの溶
融により基板に実装されたものであることを特徴とする
電子部品製造方法。8. The method of manufacturing an electronic component according to claim 5, wherein the semiconductor element is mounted on a substrate by melting a solder bump formed on a connection electrode. Method.
素子と前記基板との間の対向面間に形成された微小隙間
に封止樹脂を充填する際に用いられる電子部品の製造装
置であって、 フェイスダウン実装した半導体素子と基板とを、互いに
圧接した状態で位置決め収納する型と、前記型の内部を
減圧する減圧手段と、減圧した型内に封止樹脂を注入す
る手段と、注入した封止樹脂を加熱硬化させる手段とを
有することを特徴とする電子部品の製造装置。9. An electronic component manufacturing apparatus used for filling a sealing resin into a minute gap formed between an opposing surface between a semiconductor element face-down mounted on a substrate and the substrate, A mold for positioning and housing the face-down mounted semiconductor element and the substrate in pressure contact with each other, a decompression means for depressurizing the inside of the mold, a means for injecting a sealing resin into the depressurized mold, A device for heating and curing the anti-static resin.
あって、 前記型は、型内部に位置決め収納された前記基板から検
査用端子を型の外部まで引き出す端子引き出し手段を有
することを特徴とする電子部品の製造装置。10. The apparatus for manufacturing an electronic component according to claim 9, wherein the mold has terminal extracting means for extracting an inspection terminal from the substrate positioned and stored inside the mold to the outside of the mold. Electronic component manufacturing equipment.
装し、半導体素子と基板との間の対向面間に形成された
微小隙間に封止樹脂を充填してなる電子部品であって、 前記基板には、前記半導体素子の周囲に沿って基板延出
端を形成し、この基板延出端にチップ部品を搭載し、こ
のチップ部品を前記封止樹脂により封止したことを特徴
とする電子部品。11. An electronic component in which a semiconductor element is mounted face down on a substrate and a sealing resin is filled in a minute gap formed between opposing surfaces between the semiconductor element and the substrate. An electronic component comprising: a substrate extending end formed along the periphery of the semiconductor element; a chip component mounted on the substrate extending end; and the chip component sealed with the sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15254898A JP3990814B2 (en) | 1998-06-02 | 1998-06-02 | Electronic component manufacturing method and electronic component manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15254898A JP3990814B2 (en) | 1998-06-02 | 1998-06-02 | Electronic component manufacturing method and electronic component manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11345815A true JPH11345815A (en) | 1999-12-14 |
JP3990814B2 JP3990814B2 (en) | 2007-10-17 |
Family
ID=15542880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15254898A Expired - Lifetime JP3990814B2 (en) | 1998-06-02 | 1998-06-02 | Electronic component manufacturing method and electronic component manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3990814B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272381A (en) * | 2008-05-01 | 2009-11-19 | Nikon Corp | Injector |
US7989707B2 (en) | 2005-12-14 | 2011-08-02 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
-
1998
- 1998-06-02 JP JP15254898A patent/JP3990814B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7989707B2 (en) | 2005-12-14 | 2011-08-02 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
US8793868B2 (en) | 2005-12-14 | 2014-08-05 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
US9451702B2 (en) | 2005-12-14 | 2016-09-20 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
US9768122B2 (en) | 2005-12-14 | 2017-09-19 | Shinko Electric Industries Co., Ltd. | Electronic part embedded substrate and method of producing an electronic part embedded substrate |
US10134680B2 (en) | 2005-12-14 | 2018-11-20 | Shinko Electric Industries Co., Ltd. | Electronic part embedded substrate and method of producing an electronic part embedded substrate |
JP2009272381A (en) * | 2008-05-01 | 2009-11-19 | Nikon Corp | Injector |
Also Published As
Publication number | Publication date |
---|---|
JP3990814B2 (en) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101387706B1 (en) | Semiconductor Package, Method of Fabricating the Same and Electronic Device Including the Same | |
US6038136A (en) | Chip package with molded underfill | |
US6157086A (en) | Chip package with transfer mold underfill | |
US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
US20060284319A1 (en) | Chip-on-board assemblies | |
JPH11312712A (en) | Semiconductor device and its manufacture | |
US8084301B2 (en) | Resin sheet, circuit device and method of manufacturing the same | |
US20050110168A1 (en) | Low coefficient of thermal expansion (CTE) semiconductor packaging materials | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
KR20040030659A (en) | Chip lead frames | |
KR101158139B1 (en) | Semiconductor device | |
JP4283588B2 (en) | Semiconductor device | |
JPH10335527A (en) | Semiconductor device, mounting method of semiconductor device and manufacture thereof | |
JP3205686B2 (en) | Semiconductor device for mounting and its mounting method | |
KR100674501B1 (en) | Method for attaching semiconductor chip using flip chip bonding technic | |
JP3558576B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP3666576B2 (en) | Multilayer module and manufacturing method thereof | |
JP3990814B2 (en) | Electronic component manufacturing method and electronic component manufacturing apparatus | |
JP3539528B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003197680A (en) | Method of manufacturing semiconductor device | |
JP3763962B2 (en) | Mounting method of chip parts on printed circuit board | |
JPH09260433A (en) | Manufacture of semiconductor device and semiconductor device provided thereby | |
JP2004327554A (en) | Semiconductor device and its manufacturing process | |
JP2002237566A (en) | Three-dimensional mounting structure of semiconductor device, and method of manufacturing the same | |
KR20060134602A (en) | Compression molding method of semiconductor package using substitute for chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |