[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1131828A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH1131828A
JPH1131828A JP9186653A JP18665397A JPH1131828A JP H1131828 A JPH1131828 A JP H1131828A JP 9186653 A JP9186653 A JP 9186653A JP 18665397 A JP18665397 A JP 18665397A JP H1131828 A JPH1131828 A JP H1131828A
Authority
JP
Japan
Prior art keywords
substrate
layer
crystal silicon
silicon layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9186653A
Other languages
English (en)
Other versions
JP4035862B2 (ja
Inventor
Takeshi Matsushita
孟史 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18665397A priority Critical patent/JP4035862B2/ja
Publication of JPH1131828A publication Critical patent/JPH1131828A/ja
Application granted granted Critical
Publication of JP4035862B2 publication Critical patent/JP4035862B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 ポーラスシリコン層の均一性を向上させるこ
とができ、且つ半導体素子の製造コストを下げることが
できる半導体基板の製造方法を提供する。 【解決手段】 本発明は、大面積薄膜単結晶シリコン半
導体素子形成用の半導体基板の製造方法に関するもので
ある。ここで、接着層は、ポリシリコン層12からな
り、接着を可能にするためそのポリシリコン層12を表
面研磨する。単結晶シリコン基板14から薄膜単結晶シ
リコン層13を剥離するため、その単結晶シリコン基板
14に剥離用のポーラスシリコン層2を形成し、そのポ
ーラスシリコン層2の上に薄膜単結晶シリコン層13を
エピタキシャル成長させる。ポーラスシリコン層2は陽
極化成により形成される。薄膜単結晶シリコン層13の
支持基板11への転写は、支持基板11と単結晶シリコ
ン基板14とを低温で張り合わせた後、高温に昇温する
際、または高温でのアニール時に支持基板11と単結晶
シリコン基板14の熱膨張率の差により剪断応力が加え
られて剥離、転写が起こることにより行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ポーラスシリコン
の不均一分布を避けて基板の再利用化を容易にし、且つ
半導体素子の製造コストを下げる半導体基板の製造方法
に関する。
【0002】
【従来の技術】薄膜結晶半導体素子を製造する方法とし
て、単結晶シリコン基板上にポーラスシリコン層を形成
し、その層上に半導体素子となる半導体層を成長し、そ
の半導体層上にプラスチックフィルム等を接着剤を用い
て接着し、引っ張り応力により単結晶基板から半導体層
とプラスチックフィルム等を剥離し、薄膜単結晶半導体
素子とする発明がすでに出願されている(特開平8−2
13645)。これにより、シリコン基板を再利用し、
省資源および低コスト化を図ることができる。
【0003】また、基板から半導体層を容易に剥離でき
るように、ポーラスシリコン層内の多孔率を深さ方向で
変化させ、剥離が容易で且つ多孔質層上の半導体層の品
質を向上させる発明もすでに出願されている(特願平9
−53354)。特にシリコン基板に最初1mA/cm
2 、次いで7mA/cm2 、更に200mA/cm
陽極化成電流を流し、ポーラスシリコン層を形成する
時、その層上にシリコンをエピタキシャル成長させる
と、ポーラスシリコン層内に引っ張り強度の弱い剥離層
が形成できることが判明している。
【0004】上記製造方法において、ポーラスシリコン
を形成するため、陽極化成法によるシリコンエッチング
を行うが、そのシリコンエッチング速度はシリコン基板
中の不純物濃度に強く依存する。シリコン基板にはもと
もと不純物濃度の不均一な分布が存在し、その結果シリ
コン基板内に形成されたポーラスシリコン層は不純物濃
度の不均一性に依存した不均一分布を示す。この不均一
分布により剥離層が不均一に形成され、剥離される部分
と剥離できない部分とが形成されてしまうので、この不
均一分布を除去する必要がある。またシリコン基板の再
利用化を図るためにもこの不均一分布を除去する必要が
ある。
【0005】一方、太陽電池のコストを下げるには、シ
リコン基板をシリコンインゴットの長さ方向に切り出し
て長尺化した大面積基板上に形成することが有効であ
り、すでに特許出願されている(特願平8−6155
1)。この長尺単結晶シリコン基板を薄膜化することが
できれば、シリコン基板の材料費を節約できる。
【0006】ここで、太陽電池を例として、従来の薄膜
結晶半導体素子の製造方法を、図4を参照しながら説明
する。
【0007】まず、図4に示すように、単結晶シリコン
基板(p型、0.01〜0.02Ω・cm)にポーラス
シリコン層を陽極化成により形成する。
【0008】次に、ポーラスシリコン膜上に結晶性のよ
いエピタキシャル層が形成できるように、まず多孔率の
小さなポーラスシリコンを形成し、次いで多孔率が中程
度のポーラスシリコンを形成し、次いで多孔率が大きな
ポーラスシリコンを形成する。 第三のポーラスシリコ
ン形成時にポーラスシリコン層内に分離層の元となる多
孔率の非常に大きい層が発生する。
【0009】次に、水素アニールを行い、ポーラスシリ
コン表面に存在する穴を塞いだ後、ポーラスシリコン層
上にSiH等のガスを用いてエピタキシャル成長さ
せる。
【0010】この水素アニールとエピタキシャル成長を
している間に、ポーラスシリコン膜中のシリコン原子が
移動し再配列される結果、ポーラスシリコン膜中の多孔
率が大きかった部分が大きく変化し、引っ張り強度が著
しく弱い層即ち剥離層になる。
【0011】次いでエピタキシャル膜中にn型拡散層や
反射防止膜、電極を形成して太陽電池を作製し、プラス
チックフィルム等の基板を接着剤で太陽電池の表面に接
着する。尚、図4には省略してあるが、太陽電池の裏面
に形成されたポーラスシリコン層を高効率のため除去す
るのが望ましく、この層を除去した後裏面に電極を形成
し、別のプラスチックフィルムを接着剤で接着し、太陽
電池が完成する。又、シリコン基板は、表面に形成され
たポーラスシリコン層を除去した後に、再利用に回すこ
とができる。
【0012】
【発明が解決しようとする課題】しかし、陽極化成によ
るシリコンエッチングでは、そのエッチング速度がシリ
コン基板中の不純物濃度に強く依存するので、シリコン
基板の不均一な不純物濃度分布の影響を受け、不均一な
ポーラスシリコン層が形成されてしまう。特に0.01
〜0.02Ω・cmのように不純物濃度が高い場合にこ
の不均一性が大になり、シリコンウエーハではSwir
lとして知られている。
【0013】このシリコン基板の濃度分布による影響を
避けるには、シリコン基板にシリコンをエピタキシャル
層を成長させ、この層内にポーラスシリコンを形成すれ
ば、エピタキシャル層内の不純物分布がシリコン基板よ
りも均一性が著しく高いため、均一なポーラスシリコン
層が形成され、均一な剥離層が形成されると共に再利用
化が容易になる。
【0014】但し、この方法を採用すると、エピタキシ
ャル成長の回数が2倍になるので、太陽電池のコストが
高くなるという問題があった。
【0015】本発明はこのような課題に鑑みてなされた
ものであり、ポーラスシリコン層の均一性を向上させる
ことができ、且つ半導体素子の製造コストを下げること
ができる半導体基板の製造方法を提供することを目的と
する。
【0016】
【課題を解決するための手段】本発明の半導体基板の製
造方法は、大面積薄膜単結晶シリコン半導体素子形成用
の半導体基板の製造方法において、単結晶シリコン基板
から薄膜単結晶シリコン層を剥離し、接着層を形成させ
た導電性のある支持基板上に転写する工程を有するもの
である。
【0017】また、本発明の半導体基板の製造方法は、
支持基板が、SiC基板あるいはグラファイトにSiC
薄膜をコーティングした基板からなる上述構成のもので
ある。
【0018】また、本発明の半導体基板の製造方法は、
接着層が、ポリシリコン層からなり、接着を可能にする
ためそのポリシリコン層を表面研磨した上述構成のもの
である。
【0019】また、本発明の半導体基板の製造方法は、
単結晶シリコン基板から薄膜単結晶シリコン層を剥離す
るため、その単結晶シリコン基板に剥離用のポーラスシ
リコン層を形成し、そのポーラスシリコン層の上に薄膜
単結晶シリコン層をエピタキシャル成長させた上述構成
のものである。
【0020】また、本発明の半導体基板の製造方法は、
薄膜単結晶シリコン層の支持基板への転写が、支持基板
と単結晶シリコン基板とを低温で張り合わせた後、高温
に昇温する際、または高温でのアニール時に支持基板と
単結晶シリコン基板の熱膨張率の差により剪断応力が加
えられて剥離、転写が起こることにより行う上述構成の
ものである。
【0021】また、本発明の半導体基板の製造方法は、
薄膜単結晶シリコン層が、単結晶シリコン基板にエピタ
キシャル成長膜を形成しその膜中にポーラスシリコン層
を形成した後に、そのポーラスシリコン層の上に、エピ
タキシャル成長させて形成させた上述構成のものであ
る。
【0022】また、本発明の半導体基板の製造方法は、
薄膜単結晶シリコン層が、一枚の支持基板上に複数枚転
写された上述構成のものである。
【0023】本発明の半導体基板の製造方法によれば、
単結晶シリコン基板から薄膜単結晶シリコン層を剥離
し、接着層を形成させた導電性のある支持基板上に転写
することにより、半導体素子を剥離するのに必要なポー
ラスシリコン層の均一性を向上させることができる。
【0024】
【発明の実施の形態】以下、本発明に係る半導体基板の
製造方法の実施例について図1〜図3を参照しながら説
明する。
【0025】上述したように、陽極化成によるシリコン
エッチングでは、そのエッチング速度がシリコン基板中
の不純物濃度に強く依存するので、シリコン基板の不均
一な不純物濃度分布の影響を受け、不均一なポーラスシ
リコン層が形成されてしまう。このシリコン基板の濃度
分布による影響を避けるには、シリコン基板にシリコン
をエピタキシャル層を成長させ、この層内にポーラスシ
リコンを形成すれば、エピタキシャル層内の不純物分布
がシリコン基板よりも均一性が著しく高いため、均一な
ポーラスシリコン層が形成され、剥離層が均一化される
と共に再利用化が容易になる。
【0026】また、この方法を採用すると、エピタキシ
ャル成長の回数が2倍になるので、太陽電池のコストが
高くなるという欠点があるが、太陽電池のコストを下げ
る手段としては、一つはシリコン基板をシリコンインゴ
ットの長さ方向に切り出した長尺単結晶シリコン基板を
使用すること、他の一つはシリコン基板の厚さを薄くす
ることにより、シリコン基板の材料コストを下げること
ができる可能性がある。
【0027】ここで、シリコン基板を薄くすると機械的
強度が弱くなるので、他の基板例えば、SiC基板ある
いはグラファイトにSiCコーティングした基板等にシ
リコン基板を張り合わせて基板とすることができる。以
下に、実施例の具体的内容について説明する。
【0028】実施例1 本実施例は、大面積薄膜単結晶シリコン半導体素子形成
用の半導体基板の製造方法において、単結晶シリコン基
板から薄膜単結晶シリコン層を剥離し、接着層を形成さ
せた導電性のある支持基板上に転写する工程を有するこ
とを特徴とするものである。
【0029】図2に上記基板を作製する方法を示す。ま
ず、単結晶シリコン基板から薄膜単結晶シリコン層を剥
離するため、その単結晶シリコン基板に剥離用のポーラ
スシリコン層を形成し、そのポーラスシリコン層の上に
薄膜単結晶シリコン層をエピタキシャル成長させる。す
なわち、図2右上に示すように、長尺のシリコン基板1
4に、図1で説明したような剥離用のポーラスシリコン
層2を形成し、さらに数μmから数十μmの厚さの単結
晶シリコン層13をエピタキシャル成長させる。ここ
で、ポーラスシリコン層は陽極化成により形成される。
【0030】一方、図2左上に示すように、SiC基板
またはグラファイトにSiCコーティングした基板で
は、シリコンとボイドが無い状態で張り合わせするため
には、その表面を研磨しなくてはならない。しかしその
表面にはかなりの凹凸が存在するので、SiC表面に高
濃度ボロンをドープしたポリシリコン層(接着層)を5
μm程度成長させる。なお、ここでボロンをドープした
のは、後のプロセスで陽極化成するが、その際に化成電
流が容易に流れるようにするためである。
【0031】次に、接着層であるポリシリコン層は、接
着を可能にするためそのポリシリコン層を表面研磨す
る。すなわち、ハードクロスで研磨してポリシリコンの
表面の凹凸を除去した後、ソフトクロスで研磨して張り
合わせに十分な平坦化を実現し、シリコン基板と室温
(低温)にて張り合わせる。
【0032】次に、機械的に強固な張り合わせを得るた
め、酸素雰囲気中で1100℃に昇温しアニールを開始
する。
【0033】この昇温中あるいは1100℃でアニール
中、シリコン基板とSiC基板(支持基板)との熱膨張
率の差によりシリコン基板とSiC基板との間に剪断応
力がかかり、ポーラスシリコン膜中に形成されている剥
離層が剥離する。
【0034】1100℃で約2時間アニールすると、シ
リコンエピタキシャル層とSiC上のポリシリコンが機
械的に強固に張り合わされ、結局SiC上に薄膜単結晶
シリコン膜が形成された基板が完成する。
【0035】次に、薄膜単結晶シリコン層上のポーラス
シリコン層およびシリコン基板上のポーラスシリコン層
は、エッチングおよび/または研磨により除去する。
【0036】なお、ポーラスシリコン層を除去したシリ
コン基板は、図2右上に示すシリコン基板として再利用
することができる。
【0037】このようにして形成されたシリコンエピタ
キシャル層13付きSiC基板11(支持基板)を、図
1に示すように使用して薄膜単結晶シリコン太陽電池を
作製することができた。すなわち、図1の一番上に示す
ように、シリコンエピタキシャル層13付きSiC基板
11(支持基板)を従来のシリコン基板に代えて用い
る。
【0038】次に、シリコンエピタキシャル層13にポ
ーラスシリコン層2を陽極化成により形成する。まずポ
ーラスシリコン層2上に結晶性のよいエピタキシャル層
が形成できるように、例えば0.5〜3mA/cm2
度の電流密度で8分間第一の陽極化成を行うことによ
り、多孔率の小さなポーラスシリコンを形成し、次いで
3〜20mA/cm2 程度の電流密度で8分間第二の陽
極化成により、多孔率が中程度のポーラスシリコンを形
成し、40〜300mA/cm2 の電流密度で数秒間第
三の陽極化成により、多孔率が大きなポーラスシリコン
を形成する。第三のポーラスシリコン形成時にポーラス
シリコン層内に分離層の元となる多孔率の非常に大きい
層が発生する。尚、陽極化成する際の溶液はHF:C2
5 OH=1:1を用いた。
【0039】次に、1100℃で30分間水素アニール
を行い、ポーラスシリコン表面に存在する穴を塞いだ
後、ポーラスシリコン層2上にSiH4 等のガスを用い
て1070℃でエピタキシャル成長させた。単結晶シリ
コン太陽電池の場合、膜厚は1〜50μm程度成長せる
のがよい。この水素アニールとエピタキシャル成長をし
ている間に、ポーラスシリコン膜中のシリコン原子が移
動し再配列される結果、ポーラスシリコン膜中の多孔率
が大きかった部分が大きく変化し、引っ張り強度が著し
く弱い層即ち剥離層になる。
【0040】次に、エピタキシャル膜中にn型拡散層や
反射防止膜、電極を形成して太陽電池を作製し、プラス
チックフィルム等の基板を接着剤で太陽電池の表面に接
着する。尚、図1には省略してあるが、太陽電池の裏面
に形成されたポーラスシリコン層を除去後、裏面に電極
を形成し、別のプラスチックフィルムを接着剤で接着
し、太陽電池が完成する。
【0041】また、SiC基板11に残っているポーラ
スシリコン層を除去する。ただし、SiC基板との界面
に残っているエピタキシャル層は再利用化のため必ず残
るようにする。また必要ならば、このエピタキシャル層
にさらに一定厚さのエピタキシャル層を形成してもよ
い。このようにSiC基板はエピタキシャル層を形成す
ることにより再利用することができる。
【0042】このように、従来は陽極化成によるシリコ
ンエッチングでは、そのエッチング速度がシリコン基板
中の不純物濃度に強く依存するので、シリコン基板の不
均一な不純物濃度分布の影響を受け、不均一なポーラス
シリコン層が形成されてしまうこと、すなわち、シリコ
ンウエーハではSwirlとして知られていた問題点を
解消することができる。
【0043】本実施例では、このシリコン基板の濃度分
布による影響を避けるため、シリコン基板にシリコンを
エピタキシャル層を成長させ、この層内にポーラスシリ
コンを形成させているので、エピタキシャル層内の不純
物分布がシリコン基板よりも均一性が著しく高く、その
結果、均一なポーラスシリコン層が形成され、再利用化
が容易になる。
【0044】尚、SiC基板の抵抗率は10000Ω・
cmと高いため陽極化成溶液との界面抵抗が高くなり、
陽極化成電流が流れにくい。この場合、SiC基板の裏
面に高濃度ポリシリコンを形成して、界面抵抗を下げる
ことが望ましい。
【0045】実施例2 実施例1においては、図2右上に示すように、長尺のシ
リコン基板に剥離用のポーラスシリコン層2を形成し、
さらに数μmの厚さの単結晶シリコン層をエピタキシャ
ル成長させたが、本実施例では、長尺単結晶シリコン基
板に直接ポーラスシリコンを形成するのでなく、一旦シ
リコンエピタキシャル層を10μm程度成長させた後、
そのエピタキシャル層内にポーラスシリコン層2を形成
した。このほかは、実施例1と同じである。
【0046】この方法を採用すると、長尺シリコン基板
に形成するポーラスシリコン層が均一になり、その上に
形成するエピタキシャル層の結晶性が向上するという利
点がある。
【0047】実施例3 上述した実施例1および実施例2では、一枚のSiC基
板に一枚のシリコン基板を張り合わせたが、SiC基板
(例えばCVD法で形成された基板)は単結晶シリコン
基板のようにサイズが制限されず、大面積基板が可能で
ある。
【0048】そこで、本実施例では、図3に示すように
一枚のSiC基板に複数の単結晶シリコン基板を張り合
わせたSiC基板を、太陽電池製造用大面積基板とし
た。この方法を採用すると、再利用する基板のサイズが
単結晶シリコンインゴットのサイズよりも大きくでき、
太陽電池製造コストを低減することができる。
【0049】以上の如く、本実施例によれば、SiCの
ような機械的強度が強い基板を使用することにより、従
来のシリコン基板を用いる時よりも再利用回数を増加さ
せることが可能になった。また、SiC上のシリコン層
は薄膜であり、一枚の約1mm厚のシリコン基板から、
十枚以上の薄膜シリコン付きSiC基板を形成すること
が可能であり、太陽電池コストは著しく低減できる。
【0050】なお、本発明を薄膜単結晶シリコン太陽電
池の例で説明したが、本発明を大面積の集積回路、発光
素子、液晶ディスプレイ素子等へ応用することは容易で
ある。また、これらの半導体素子を支持基板から剥離
し、ガラス、プラスチック等の絶縁物、SUS等の金
属、あるいはシリコン等の半導体に転写することができ
る。
【0051】また、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【0052】
【発明の効果】以上説明したように、本発明によれば、
太陽電池を製造する際のシリコン材料のコストを低減で
きる。また、基板の機械的強度が強いため、再利用する
回数が増加する。また、再利用する基板のサイズが単結
晶シリコンインゴットのサイズよりも大きくでき、太陽
電池製造コストを低減できる。また、太陽電池を剥離す
るのに必要なポーラスシリコン層の均一性が向上し、太
陽電池の効率を上げることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体基板の製造方法の実施例に
おける、半導体素子の製造工程を示す図である。
【図2】本発明に係る半導体基板の製造方法の実施例に
おける、半導体基板の製造工程を示す図である。
【図3】本発明に係る半導体基板の製造方法の実施例に
おける、大面積基板を示す図である。
【図4】従来の半導体素子の製造工程を示す図である。
【符号の説明】
1 シリコン基板、2 ポーラスシリコン層、3 剥離
層、4 太陽電池、5 接着剤、6 プラスチックフィ
ルム、7 薄層単結晶シリコン太陽電池、11 SiC
基板、12 ポリシリコン層、13 シリコンエピタキ
シャル層、14 シリコン基板、15 薄層シリコン

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 大面積薄膜単結晶シリコン半導体素子形
    成用の半導体基板の製造方法において、 単結晶シリコン基板から薄膜単結晶シリコン層を剥離
    し、接着層を形成させた導電性のある支持基板上に転写
    する工程を有することを特徴とする半導体基板の製造方
    法。
  2. 【請求項2】 前記支持基板は、SiC基板あるいはグ
    ラファイトにSiC薄膜をコーティングした基板からな
    ることを特徴とする請求項1記載の半導体基板の製造方
    法。
  3. 【請求項3】 前記接着層は、ポリシリコン層からな
    り、接着を可能にするためそのポリシリコン層を表面研
    磨したことを特徴とする請求項1記載の半導体基板の製
    造方法。
  4. 【請求項4】 前記単結晶シリコン基板から薄膜単結晶
    シリコン層を剥離するため、その単結晶シリコン基板に
    剥離用のポーラスシリコン層を形成し、そのポーラスシ
    リコン層の上に薄膜単結晶シリコン層をエピタキシャル
    成長させたことを特徴とする請求項1記載の半導体基板
    の製造方法。
  5. 【請求項5】 前記ポーラスシリコン層は陽極化成によ
    り形成されることを特徴とする請求項4記載の半導体基
    板の製造方法。
  6. 【請求項6】 前記薄膜単結晶シリコン層の支持基板へ
    の転写は、支持基板と単結晶シリコン基板とを低温で張
    り合わせた後、高温に昇温する際、または高温でのアニ
    ール時に支持基板と単結晶シリコン基板の熱膨張率の差
    により剪断応力が加えられて剥離、転写が起こることに
    より行うことを特徴とする請求項1記載の半導体基板の
    製造方法。
  7. 【請求項7】 前記薄膜単結晶シリコン層は、単結晶シ
    リコン基板にエピタキシャル成長膜を形成しその膜中に
    ポーラスシリコン層を形成した後に、そのポーラスシリ
    コン層の上に、エピタキシャル成長させて形成させたこ
    とを特徴とする請求項1記載の半導体基板の製造方法。
  8. 【請求項8】 前記薄膜単結晶シリコン層は、一枚の支
    持基板上に複数枚転写されたことを特徴とする請求項1
    記載の半導体基板の製造方法。
  9. 【請求項9】 前記半導体基板上には、太陽電池等の受
    光素子、発光素子、液晶ディスプレイ素子、集積回路等
    の半導体素子を形成させることを特徴とする請求項1記
    載の半導体素子の製造方法。
  10. 【請求項10】 前記半導体素子を支持基板から剥離
    し、ガラス、プラスチック等の絶縁物、SUS等の金
    属、あるいはシリコン等の半導体に転写することを特徴
    とする請求項9記載の半導体素子の製造方法。
  11. 【請求項11】 前記半導体基板上には、太陽電池等の
    受光素子、発光素子、液晶ディスプレイ素子、集積回路
    等の半導体素子を形成させることを特徴とする請求項7
    記載の半導体素子の製造方法。
JP18665397A 1997-07-11 1997-07-11 半導体基板の製造方法 Expired - Fee Related JP4035862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18665397A JP4035862B2 (ja) 1997-07-11 1997-07-11 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18665397A JP4035862B2 (ja) 1997-07-11 1997-07-11 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1131828A true JPH1131828A (ja) 1999-02-02
JP4035862B2 JP4035862B2 (ja) 2008-01-23

Family

ID=16192346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18665397A Expired - Fee Related JP4035862B2 (ja) 1997-07-11 1997-07-11 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4035862B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332270A (ja) * 1999-05-21 2000-11-30 Canon Inc 光電変換装置の製造方法及び該方法により製造された光電変換装置
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
JP2003318195A (ja) * 2002-04-24 2003-11-07 Ricoh Co Ltd 薄膜デバイス装置とその製造方法
JP2004072050A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
WO2011161976A1 (ja) * 2010-06-21 2011-12-29 住友電気工業株式会社 炭化珪素基板の製造方法および製造装置
US8975098B2 (en) 2012-07-18 2015-03-10 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
WO2019103168A1 (ko) * 2017-11-21 2019-05-31 한국에너지기술연구원 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
CN112967992A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 外延结构的转移方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332270A (ja) * 1999-05-21 2000-11-30 Canon Inc 光電変換装置の製造方法及び該方法により製造された光電変換装置
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
JP2003318195A (ja) * 2002-04-24 2003-11-07 Ricoh Co Ltd 薄膜デバイス装置とその製造方法
JP2004072050A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
WO2011161976A1 (ja) * 2010-06-21 2011-12-29 住友電気工業株式会社 炭化珪素基板の製造方法および製造装置
US8975098B2 (en) 2012-07-18 2015-03-10 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
WO2019103168A1 (ko) * 2017-11-21 2019-05-31 한국에너지기술연구원 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
US11367647B2 (en) 2019-09-20 2022-06-21 Daegu Gyeongbuk Institute Of Science And Technology Method of manufacturing electronic device
CN112967992A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 外延结构的转移方法
CN112967992B (zh) * 2020-12-07 2022-09-23 重庆康佳光电技术研究院有限公司 外延结构的转移方法

Also Published As

Publication number Publication date
JP4035862B2 (ja) 2008-01-23

Similar Documents

Publication Publication Date Title
US6246068B1 (en) Semiconductor article with porous structure
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
CA2225131C (en) Process for producing semiconductor article
US6140209A (en) Process for forming an SOI substrate
US6294478B1 (en) Fabrication process for a semiconductor substrate
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US20030087503A1 (en) Process for production of semiconductor substrate
JP3962465B2 (ja) 半導体部材の製造方法
JP3453544B2 (ja) 半導体部材の作製方法
JPH11195775A (ja) 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
US20030190794A1 (en) Semiconductor substrate and process for producing the same using a composite member having porous layers and varying thickness and porosity
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
JP4035862B2 (ja) 半導体基板の製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3472197B2 (ja) 半導体基材及び太陽電池の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3927977B2 (ja) 半導体部材の製造方法
JP3963030B2 (ja) 薄膜半導体の製造方法
JP2002118242A (ja) 半導体部材の製造方法
JPH10326882A (ja) 半導体基板及びその作製方法
JP2000277403A (ja) 半導体基体の作製方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2001077335A (ja) 半導体層の分離方法,半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees