[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11282745A - Queue management system - Google Patents

Queue management system

Info

Publication number
JPH11282745A
JPH11282745A JP10100475A JP10047598A JPH11282745A JP H11282745 A JPH11282745 A JP H11282745A JP 10100475 A JP10100475 A JP 10100475A JP 10047598 A JP10047598 A JP 10047598A JP H11282745 A JPH11282745 A JP H11282745A
Authority
JP
Japan
Prior art keywords
memory
queue
address
pointer
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10100475A
Other languages
Japanese (ja)
Other versions
JP3183250B2 (en
Inventor
Hirohisa Kouchi
博久 光地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10047598A priority Critical patent/JP3183250B2/en
Publication of JPH11282745A publication Critical patent/JPH11282745A/en
Application granted granted Critical
Publication of JP3183250B2 publication Critical patent/JP3183250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To instantly respond to the request/return of a queue address without accessing to a memory and further to simultaneously respond to the request and return of the queue address by providing a buffer. SOLUTION: A memory is read with a current pointer 5 as a read address. An address value that points the next memory area among read addresses 12 that are read is fetched to the next pointer 6, after that, the pointer 6 is transferred as a new current painter 5 and at the same time, an old current pointer is transferred to a buffer 1'. Similarly, an address is transferred to a buffer 2, too, and the two buffers 1 and 2 maintain a state in which two pieces of addresses are stored. When a request queue arrives in this state, a request queue address 7 is transferred from the buffer 1 in turn, and when two pieces are reduced in the buffer, memory read is performed in the same manner as some time ago and the buffer is replenished by transferring the content of the pointer 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理装置のメ
モリ領域管理方式に関し、特にメモリアクセスのキュー
管理システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory area management system for an information processing apparatus, and more particularly, to a memory access queue management system.

【0002】[0002]

【従来の技術】メモリ領域の要求に応じてメモリからメ
モリ領域(メモリエリア)を獲得し、処理終了後、メモ
リ領域を解放すべくメモリに返却するための方式として
キュー管理システムが用いられている。図3は、従来の
キュー管理システムの一例を説明するための図である。
図3を参照すると、カレントポインタ5はメモリ上の現
在のポインタを保持する。
2. Description of the Related Art A queue management system is used as a method for acquiring a memory area (memory area) from a memory in response to a request for the memory area, and returning the memory area to the memory after the processing is completed to release the memory area. . FIG. 3 is a diagram for explaining an example of a conventional queue management system.
Referring to FIG. 3, the current pointer 5 holds the current pointer on the memory.

【0003】ネクストポインタ6は、返却されたキュー
をメモリに戻すときは、転送された返却キューアドレス
8を格納し、カレントポインタ5をメモリライトデータ
10とし、ネクストポインタ6をメモリライトアドレス
11として、メモリに書き込み、メモリ内のキューに接
続して、その後、ネクストポインタ6の値をカレントポ
インタ5に転送する。
When returning the returned queue to the memory, the next pointer 6 stores the transferred return queue address 8, the current pointer 5 is used as the memory write data 10, and the next pointer 6 is used as the memory write address 11. The data is written to the memory, connected to the queue in the memory, and then the value of the next pointer 6 is transferred to the current pointer 5.

【0004】また、メモリ内のキューを取り出すとき
は、カレントポインタ5をリードアドレス9としてメモ
リからデータを読み出し、読み出したメモリリードデー
タ12に含まれる次のメモリデータ領域のポインタアド
レスをネクストポインタ6に取り込み、その後、カレン
トポインタ5を要求キューアドレス7として渡し、ネク
ストポインタ6の値をカレントポインタ5に新しい値と
して転送する。
When a queue in the memory is taken out, data is read from the memory using the current pointer 5 as a read address 9 and the pointer address of the next memory data area included in the read memory read data 12 is stored in the next pointer 6. Then, the current pointer 5 is passed as the request queue address 7, and the value of the next pointer 6 is transferred to the current pointer 5 as a new value.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
キュー管理システムにおいては、次のような問題点を有
している。
However, the conventional queue management system has the following problems.

【0006】第1の問題点は、キューの返却と要求を同
時に受け付けることができない、ということである。そ
の理由は、バッファを備えていないためである。
The first problem is that it is impossible to return a queue and accept a request at the same time. The reason is that there is no buffer.

【0007】第2の問題点は、連続して到来した、返却
や要求を受け付けることができず、メモリのリード、ラ
イトが完了するのを待たなければならない、ということ
である。
[0007] The second problem is that it is impossible to accept a return or request that has arrived continuously, and it is necessary to wait for completion of reading and writing of the memory.

【0008】その理由は、上記第1の問題点と同様の理
由による。
The reason is the same as the above-mentioned first problem.

【0009】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、キューアドレス
の要求/返却に対して、メモリへのアクセス無しに即座
に応答することと、キューアドレスの要求と返却に、同
時に応答可能とする、キュー管理システムを提供するこ
とにある。
SUMMARY OF THE INVENTION Therefore, the present invention has been made in view of the above-mentioned problems, and has as its object to provide an immediate response to a request / return of a queue address without access to a memory; An object of the present invention is to provide a queue management system capable of simultaneously responding to a request and return of an address.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するた
め、メモリ上の現在のアドレスポインタを保持するカレ
ントポインタと、返却キューアドレスを取り込み、要求
キューアドレスを渡すための複数のバッファと、キュー
要求時のメモリ読み出し時メモリリードデータに含まれ
る次のキューのメモリアドレス、及び、返却されたキュ
ーをメモリに戻すときに、バッファより、返却キューの
アドレスが転送されるネクストポインタと、を備え、キ
ュー返却時、前記カレントポインタをメモリライトデー
タとし、前記ネクストポインタをメモリライトアドレス
として、メモリに書き込むことで、メモリ内のキューに
リンクして返却し、その後、前記ネクストポインタの値
をカレントポインタに転送し、キュー要求時、前記カレ
ントポインタをリードアドレスとして、メモリを読み出
し、読み出したメモリリードデータに含まれる次のキュ
ーのアドレスを前記ネクストポインタに取り込み、その
後、ネクストポインタを新しいカレントポインタとして
転送する。
In order to achieve the above object, a current pointer for holding a current address pointer on a memory, a plurality of buffers for fetching a return queue address and passing a request queue address, The memory address of the next queue included in the memory read data at the time of reading the memory, and a next pointer to which the address of the return queue is transferred from the buffer when returning the returned queue to the memory. At the time of return, the current pointer is used as memory write data, and the next pointer is used as a memory write address, and is written to the memory, thereby returning the current pointer by linking to the queue in the memory and then transferring the value of the next pointer to the current pointer. When a queue is requested, the current pointer is read. As an address, reads the memory, fetches the address of the next queue included in the read memory read data to the next pointer, then transfers the next pointer as the new current pointer.

【0011】[0011]

【発明の実施の形態】本発明は、メモリ上のメモリ領域
をアドレス等にてキュー構造で管理するシステムにおい
て、バッファを備えたことにより、キューアドレスの要
求/返却に対して、メモリへのアクセス無しに即座に応
答可能とし、さらに、キューアドレスの要求と返却に、
同時に応答することができるようにしたものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a system for managing a memory area on a memory in a queue structure by using an address or the like. Response immediately without any request, and in addition to requesting and returning queue addresses,
It is possible to respond at the same time.

【0012】本発明のキュー管理システムは、その好ま
しい実施の形態において、図1を参照すると、メモリ上
の現在のアドレスポインタを保持するカレントポインタ
(5)と、返却キューアドレス(8)を取り込み、要求
キューアドレス(7)を渡すための複数のバッファ
(1、2、3、4)と、キュー要求の際に、メモリ読み
出し時のメモリリードデータ内に含まれる次のキューの
メモリエリアのアドレス、と、返却されたキューを前記
メモリに戻すときに、前記バッファ(3)より、返却キ
ューアドレスと、が転送されるネクストポインタ(6)
と、を備え、メモリに対するキュー返却時、カレントポ
インタ(5)をメモリライトデータとし、ネクストポイ
ンタ(6)をメモリライトアドレスとして、メモリに書
き込むことでメモリ内のキューにリンクして返却し、そ
の後、ネクストポインタ(6)の値をカレントポインタ
(5)に転送し、メモリに対するキュー要求時、カレン
トポインタ(5)をリードアドレスとしてメモリを読み
出し、読み出したメモリリードデータ(12)に含まれ
る次のキューのアドレスをネクストポインタ(6)に取
り込み、その後、ネクストポインタ(6)の値をカレン
トポインタ(5)に転送する。
In a preferred embodiment, referring to FIG. 1, the queue management system of the present invention takes in a current pointer (5) holding a current address pointer on a memory and a return queue address (8). A plurality of buffers (1, 2, 3, 4) for passing a request queue address (7), and an address of a memory area of a next queue included in memory read data at the time of reading a memory when a queue request is made; And a next pointer to which a return queue address is transferred from the buffer (3) when returning the returned queue to the memory.
When the queue is returned to the memory, the current pointer (5) is used as the memory write data, and the next pointer (6) is used as the memory write address. , The value of the next pointer (6) is transferred to the current pointer (5), and at the time of a queue request for the memory, the memory is read using the current pointer (5) as a read address, and the next memory read data (12) included in the read memory read data (12) is read. The address of the queue is taken into the next pointer (6), and then the value of the next pointer (6) is transferred to the current pointer (5).

【0013】ネクストポインタ(6)は、不図示のCP
Uから返却されたキューを、メモリに戻すときは、バッ
ファ(3)より、返却キューのアドレスが転送され、カ
レントポインタ(5)をメモリライトデータ(10)と
し、ネクストポインタ(6)をメモリライトアドレス
(11)として、メモリに書き込むことで、メモリ内の
キューにリンクして返却する。その後、ネクストポイン
タ(6)を新しいカレントポインタ(5)として転送す
る。
The next pointer (6) is a CP (not shown).
When returning the queue returned from U to the memory, the address of the return queue is transferred from the buffer (3), the current pointer (5) is used as the memory write data (10), and the next pointer (6) is written into the memory. By writing to the memory as the address (11), it is linked to the queue in the memory and returned. Then, the next pointer (6) is transferred as a new current pointer (5).

【0014】一方、メモリからキューを取り出すとき
は、カレントポインタ(5)をリードアドレス(9)と
して、メモリを読み出し、読み出したメモリリードデー
タ(12)に含まれる次のキューのアドレスをネクスト
ポインタ(6)に取り込み、その後、ネクストポインタ
(6)を新しいカレントポインタ(5)として転送す
る。
On the other hand, when a queue is taken out from the memory, the memory is read using the current pointer (5) as a read address (9), and the address of the next queue included in the read memory read data (12) is taken as the next pointer ( Then, the next pointer (6) is transferred as a new current pointer (5).

【0015】バッファ(1)からバッファ(4)は、返
却キューアドレス(8)を取り込み、また、要求キュー
アドレス(7)を渡すための4個のバッファであり、バ
ッファが2個を超えたときは、キューをメモリに戻すた
めに、ネクストポインタ(6)に転送し、バッファが2
個未満になったときは、メモリからキューを取り出し
て、カレントポインタ(5)から、バッファ(1)かバ
ッファ(2)に転送する。なお、バッファ(4)からバ
ッファ(1)は、返却キューアドレス取り込み側からみ
て、前段のバッファの出力は、後段のバッファの入力に
設けられたセレクタ回路に供経される。
The buffers (1) to (4) are four buffers for taking in the return queue address (8) and passing the request queue address (7). Transfers the queue to the next pointer (6) to return the queue to memory,
When the number is less than the number, the queue is taken out of the memory and transferred from the current pointer (5) to the buffer (1) or the buffer (2). From the buffer (4) to the buffer (1), the output of the buffer in the preceding stage is passed to the selector circuit provided at the input of the buffer in the subsequent stage, as viewed from the side of fetching the return queue address.

【0016】このようにして、本発明の実施の形態で
は、バッファを複数備え、キューアドレスを2個保持し
ているので、連続して、キューアドレスの返却や要求が
あっても、バッファの値をすぐ使うことができ、その間
にメモリリード/ライトを行い、バッファに補充でき
る。また、バッファを複数持っているので、キューアド
レスの返却と要求を同時に受け付けることができる。
As described above, according to the embodiment of the present invention, since a plurality of buffers are provided and two queue addresses are held, even if there is a continuous return or request of the queue address, Can be used immediately, during which time memory read / write can be performed and the buffer can be refilled. Also, since there are a plurality of buffers, the return of the queue address and the request can be received simultaneously.

【0017】[0017]

【実施例】本発明の実施例について図面を参照して説明
する。図2は、本発明の一実施例のキューの構造を説明
するための図である。図2を参照すると、カレントポイ
ンタが、メモリエリア#1の先頭アドレスを指してお
り、メモリエリア#1の先頭にあるネクストポインタが
メモリエリア#2の先頭を指し、更に、メモリエリア#
2の先頭にあるネクストポインタがメモリエリア#3の
先頭を指している。このように次々とメモリエリア(キ
ュー)を繋いでいって(リンクする)、メモリの先頭ア
ドレスで管理する方式をキュー管理方式と呼ぶ。なお、
リンクの最後尾のエントリのネクストポインタは通常ヌ
ル値が設定される。
Embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a diagram illustrating the structure of a queue according to an embodiment of the present invention. Referring to FIG. 2, the current pointer points to the head address of memory area # 1, the next pointer at the head of memory area # 1 points to the head of memory area # 2, and
The next pointer at the head of No. 2 points to the head of memory area # 3. A method of connecting (linking) the memory areas (queues) one after another in this way and managing the memory areas with the head address of the memory is called a queue management method. In addition,
The next pointer of the last entry of the link is usually set to a null value.

【0018】図1は、本発明の一実施例のキュー管理シ
ステムの構成を示す図である。
FIG. 1 is a diagram showing a configuration of a queue management system according to one embodiment of the present invention.

【0019】図1を参照すると、カレントポインタ5は
メモリ上の現在のポインタを保持している。
Referring to FIG. 1, a current pointer 5 holds a current pointer on a memory.

【0020】ネクストポインタ6は、返却されたキュー
をメモリに戻すときは、バッファ3より返却キューのア
ドレスが転送され、カレントポインタ5をメモリライト
データ10とし、ネクストポインタ6をメモリライトア
ドレス11として、メモリに書き込み、メモリ内のキュ
ーに接続し、その後、ネクストポインタ6を新しいカレ
ントポインタ5として転送する。
When returning the returned queue to the memory, the address of the return queue is transferred from the buffer 3, and the next pointer 6 is used as the memory write data 10 and the next pointer 6 is used as the memory write address 11. Write to the memory, connect to the queue in the memory, and then transfer the next pointer 6 as the new current pointer 5.

【0021】また、メモリ内のキューを取り出すとき
は、カレントポインタ5をリードアドレス9として、メ
モリを読み出し、読み出したメモリリードデータ12を
ネクストポインタ6に取り込み、その後、ネクストポイ
ンタ6を新しいカレントポインタ5として転送する。
When the queue in the memory is taken out, the memory is read out using the current pointer 5 as the read address 9, the read memory read data 12 is taken in the next pointer 6, and then the next pointer 6 is replaced with the new current pointer 5 Transfer as

【0022】バッファ1からバッファ4は、返却キュー
アドレス8を取り込み、また、要求キューアドレス7を
渡すための4個のバッファである。そしてバッファが2
個を超えたときは、キューをメモリに戻すためにネクス
トポインタ6に転送し、バッファが2個以下になったと
きは、メモリからキューを取り出して、カレントポイン
タ5からバッファ1もしくはバッファ2に転送する。図
1の構成では(バッファ4個)、返却キューアドレス8
を取り込むバッファ4と、バッファ4の出力又は返却キ
ューアドレス8をセレクタを介して取り込むバッファ3
と、返却キューアドレス8、バッファ3の出力、及びカ
レントポインタ5の出力のいずれかをセレクタを介して
取り込むバッファ2と、返却キューアドレス8、バッフ
ァ2の出力、及びカレントポインタ5の出力のいずれか
をセレクタを介して取り込むバッファ1とを備え、バッ
ファ1の出力は要求キューアドレス7として出力され、
バッファ3の出力はネクストポインタ6に供給される。
The buffers 1 to 4 are four buffers for receiving the return queue address 8 and passing the request queue address 7. And the buffer is 2
When the number exceeds the number, the queue is transferred to the next pointer 6 to return to the memory. When the number of buffers becomes two or less, the queue is taken out from the memory and transferred from the current pointer 5 to the buffer 1 or the buffer 2. I do. In the configuration of FIG. 1 (4 buffers), the return queue address 8
Buffer 4 that captures an output or return queue address 8 of buffer 4 via a selector.
And the buffer 2 that takes in one of the return queue address 8, the output of the buffer 3, and the output of the current pointer 5 via the selector, and one of the return queue address 8, the output of the buffer 2, and the output of the current pointer 5. And a buffer 1 that takes in the data via a selector. The output of the buffer 1 is output as a request queue address 7,
The output of the buffer 3 is supplied to a next pointer 6.

【0023】次に図1を参照して、本発明の一実施例の
動作について説明する。
Next, the operation of the embodiment of the present invention will be described with reference to FIG.

【0024】図1おいて、カレントポインタ5をリード
アドレス9として、メモリを読み出す。
In FIG. 1, the memory is read using the current pointer 5 as a read address 9.

【0025】そして読み出したメモリリードデータ12
のうち次のメモリエリアをポイントするアドレス値をネ
クストポインタ6に取り込み、その後、ネクストポイン
タ6を新しいカレントポインタ5として転送し、同時
に、旧カレントポインタをバッファ1に転送する。同様
に、バッファ2にも、アドレスを転送する。この2つの
バッファ1、2に2個アドレスが貯まってる状態を保
つ。
The read memory read data 12
Then, the address value pointing to the next memory area is fetched into the next pointer 6, and then the next pointer 6 is transferred as the new current pointer 5, and at the same time, the old current pointer is transferred to the buffer 1. Similarly, the address is transferred to the buffer 2. The state where two addresses are stored in the two buffers 1 and 2 is maintained.

【0026】この状態で、要求キューが到来したときに
は(メモリエリアのデータ取得要求時)、バッファ1か
ら要求キューアドレス7を順番に渡していき、バッファ
が2個より減ったら、先ほどと同様にして、メモリリー
ドを行い、カレントポインタ5の内容をバッファに転送
することで、バッファを補充する。
In this state, when the request queue arrives (at the time of requesting data acquisition in the memory area), the request queue address 7 is sequentially passed from the buffer 1, and when the number of buffers is reduced to less than two, the same operation as above is performed. The memory is read, and the contents of the current pointer 5 are transferred to the buffer to replenish the buffer.

【0027】返却キューが到来したときは(使用済みメ
モリエリアのメモリへの返却要求時)、その時点で、バ
ッファの空いている一番下から入れていき、バッファ
が、3個以上に貯まったときは、バッファ3より、ネク
ストポインタ6に転送し、カレントポインタ5をメモリ
ライトデータ10とし、ネクストポインタ6をメモリラ
イトアドレス11として、メモリに書き込み、その後、
ネクストポインタ6の値を新しいカレントポインタ5の
値として転送する。
When the return queue arrives (when a request to return the used memory area to the memory is made), at that time, the buffer is put into the empty bottom of the buffer, and three or more buffers are stored. At this time, the data is transferred from the buffer 3 to the next pointer 6, the current pointer 5 is written to the memory as the memory write data 10, the next pointer 6 is written to the memory as the memory write address 11, and then,
The value of the next pointer 6 is transferred as a new value of the current pointer 5.

【0028】[0028]

【発明の効果】以上説明したように、本発明において
は、以下に記載するような効果を奏する。
As described above, the present invention has the following effects.

【0029】本発明の第1の効果はバッファを持ち、キ
ューアドレスを2個保持しているので、連続して、キュ
ーアドレスの返却や要求があっても、バッファの値をす
ぐ使うことができ、その間にメモリリード/ライトを行
い、バッファに補充することができる、ということであ
る。
The first effect of the present invention is that a buffer is used and two queue addresses are held. Therefore, even if a queue address is continuously returned or requested, the buffer value can be used immediately. Meanwhile, a memory read / write can be performed during that time to replenish the buffer.

【0030】本発明の第2の効果はバッファを複数持っ
ているので、キューアドレスの返却と要求を同時に受け
付けることができることである。
A second effect of the present invention is that since a plurality of buffers are provided, a queue address return and a request can be simultaneously received.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【図2】本発明の一実施例におけるキューの構成を示す
図である。
FIG. 2 is a diagram showing a configuration of a queue in one embodiment of the present invention.

【図3】従来のキュー管理システムを説明するための図
である。
FIG. 3 is a diagram for explaining a conventional queue management system.

【符号の説明】[Explanation of symbols]

1、2、3、4 バッファ 5 カレントポインタ 6 ネクストポインタ 7 要求キューアドレス 8 返却キューアドレス 9 メモリリードアドレス 10 メモリライトデータ 11 メモリライトアドレス 1, 2, 3, 4 Buffer 5 Current pointer 6 Next pointer 7 Request queue address 8 Return queue address 9 Memory read address 10 Memory write data 11 Memory write address

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】メモリ上に格納されるメモリエリアをその
要求及び返却に応じてメモリエリア単位にキューとして
取り出し及び挿入して管理するキュー管理システムにお
いて、 前記メモリに返却されるキューのアドレス(「返却キュ
ーアドレス」という)と、前記メモリから取り出すキュ
ーのアドレス(「要求キューアドレス」という)と、を
一時的に蓄積保持するための複数のバッファを備え、 前記メモリに対するキューの要求及び返却を同時に受付
可能としたことを特徴とするキュー管理システム。
1. A queue management system for taking out and inserting a memory area stored in a memory as a queue in units of a memory area in response to a request and a return thereof, and managing the queue. A plurality of buffers for temporarily storing and holding queue addresses to be retrieved from the memory (referred to as “request queue addresses”), and simultaneously perform queue requests and returns to the memory. A queue management system characterized by being able to accept.
【請求項2】メモリ上の現在のアドレスポインタを保持
するカレントポインタと、 前記メモリに返却されるキューのアドレス(「返却キュ
ーアドレス」という)を取り込み保持し、前記メモリか
ら取り出すキューのアドレス(「要求キューアドレス」
という)を保持出力する複数のバッファと、 キュー要求の際にメモリ読み出し時のメモリリードデー
タ内に含まれる次のキューのメモリアドレスが書き込ま
れ、且つ、返却されたキューを前記メモリに戻すときに
前記バッファより返却キューアドレスが転送されるネク
ストポインタと、 を備え、 前記メモリに対するキュー返却時には、前記カレントポ
インタをメモリライトデータとし、前記ネクストポイン
タをメモリライトアドレスとして、前記メモリに書き込
むことで、前記メモリ内のキューに接続して返却し、そ
の後、前記ネクストポインタの値を前記カレントポイン
タに転送し、 前記メモリに対するキュー要求時には、前記カレントポ
インタをリードアドレスとして、前記メモリを読み出
し、読み出したメモリリードデータに含まれる次のキュ
ーのアドレスを前記ネクストポインタに取り込み、その
後、前記ネクストポインタの値を前記カレントポインタ
として転送する、 ことを特徴とするキュー管理システム。
2. A current pointer for holding a current address pointer on a memory, and an address of a queue to be returned to the memory (referred to as a "return queue address"). Request Queue Address "
When a queue request is issued, the memory address of the next queue included in the memory read data at the time of memory read at the time of a queue request is written, and the returned queue is returned to the memory. A next pointer to which a return queue address is transferred from the buffer; andwhen returning the queue to the memory, the current pointer is used as memory write data, and the next pointer is used as a memory write address, and written into the memory. A connection is returned to a queue in the memory, and then the value of the next pointer is transferred to the current pointer. When a queue request for the memory is made, the memory is read using the current pointer as a read address, and the read memory read is performed. Included in the data The next pointer address to the next pointer, and then transfer the value of the next pointer as the current pointer.
【請求項3】前記バッファが2個を超えたときは、キュ
ーを前記メモリに戻すために前記ネクストポインタに転
送し、前記バッファが2個以下の場合、前記メモリから
キューを取り出して、前記カレントポインタから、第1
又は第2バッファに転送する、ことを特徴とする請求項
1又は2記載のキュー管理システム。
3. When the number of buffers exceeds two, the queue is transferred to the next pointer to return the queue to the memory. When the number of buffers is two or less, the queue is taken out of the memory and From the pointer, the first
3. The queue management system according to claim 1, wherein the data is transferred to a second buffer.
【請求項4】メモリ上の現在のアドレスポインタを保持
するカレントポインタと、 前記メモリに返却されるキューのアドレス(「返却キュ
ーアドレス」という)を取り込み保持し、前記メモリか
ら取り出すキューのアドレス(「要求キューアドレス」
という)を保持出力する複数のバッファであって、要求
キューアドレスの送出側から返却キューアドレスの取り
込み側に順に設けられた第1乃至第4のバッファと、 キュー要求の際にメモリ読み出し時のメモリリードデー
タ内に含まれる次のキューのメモリアドレスが書き込ま
れ、且つ、返却されたキューを前記メモリに戻すときに
前記第3のバッファより返却キューアドレスが転送され
るネクストポインタと、 を備え、 前記カレントポインタをリードアドレスとして前記メモ
リを読み出し、前記読み出したメモリリードデータのう
ち次のメモリエリアをポイントするリードアドレス値を
前記ネクストポインタに取り込み、その後、前記ネクス
トポインタの値(すなわちリードアドレス)を前記カレ
ントポインタに転送すると共に、前記カレントポインタ
の旧値を前記第1バッファ、前記カレントポインタの現
在値を前記第2のバッファに転送して前記第1、第2の
バッファに2個アドレスが貯まってる状態を保ち、 この状態で、要求キューが到来したときには、前記第1
バッファから要求キューアドレスを順番にメモり側に渡
していき、前記バッファが2個よりも減少した場合、再
びメモリリードを行うことで前記バッファの補充を行
い、 一方、返却キューが到来したときは、返却キューアドレ
スをその時点でバッファの空いている側から順に入れて
いき、バッファが3個以上に貯まったときは、第3のバ
ッファより、前記ネクストポインタに転送し、前記カレ
ントポインタをメモリライトデータとし、前記ネクスト
ポインタをメモリライトアドレスとして前記メモリに書
き込むことで前記メモリ内のキューに接続して返却し、
その後、前記ネクストポインタの値を前記カレントポイ
ンタに転送して前記カレントポインタの値を更新する、
ことを特徴とするキュー管理システム。
4. A current pointer for holding a current address pointer on a memory, and an address of a queue to be returned to the memory (referred to as a "return queue address"). Request Queue Address "
A first buffer to a fourth buffer provided in order from the sending side of the request queue address to the receiving side of the return queue address; and a memory for reading the memory when the queue request is made. And a next pointer to which a memory address of a next queue included in the read data is written, and a return queue address is transferred from the third buffer when returning the returned queue to the memory. The memory is read using the current pointer as a read address, a read address value pointing to the next memory area in the read memory read data is fetched into the next pointer, and the value of the next pointer (that is, the read address) is read into the next pointer. While transferring to the current pointer, The old value of the pointer is transferred to the first buffer, the current value of the current pointer is transferred to the second buffer, and the state where two addresses are stored in the first and second buffers is maintained. When the request queue arrives, the first
The request queue address is sequentially passed from the buffer to the memory side, and when the number of buffers is reduced below two, the memory is read again to replenish the buffer, and when the return queue arrives, Then, the return queue address is sequentially entered from the empty side of the buffer at that time, and when three or more buffers are stored, the buffer is transferred from the third buffer to the next pointer, and the current pointer is written to the memory. As data, the next pointer is connected to a queue in the memory by writing the next pointer to the memory as a memory write address and returned,
After that, the value of the current pointer is updated by transferring the value of the next pointer to the current pointer,
A queue management system, characterized in that:
【請求項5】前記メモリが複数のメモリエリアに区分さ
れ、前記各メモリエリアの所定の位置に次のメモリエリ
アのアドレスをポイントするネクストポインタ領域を備
えたことを特徴とする請求項1、2、4のいずれか一に
記載のキュー管理システム。
5. The memory according to claim 1, wherein said memory is divided into a plurality of memory areas, and a next pointer area is provided at a predetermined position of each of said memory areas to point to an address of a next memory area. 5. The queue management system according to any one of 4.
JP10047598A 1998-03-27 1998-03-27 Queue management system Expired - Fee Related JP3183250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10047598A JP3183250B2 (en) 1998-03-27 1998-03-27 Queue management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10047598A JP3183250B2 (en) 1998-03-27 1998-03-27 Queue management system

Publications (2)

Publication Number Publication Date
JPH11282745A true JPH11282745A (en) 1999-10-15
JP3183250B2 JP3183250B2 (en) 2001-07-09

Family

ID=14274950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10047598A Expired - Fee Related JP3183250B2 (en) 1998-03-27 1998-03-27 Queue management system

Country Status (1)

Country Link
JP (1) JP3183250B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007205A (en) * 2000-06-20 2002-01-11 Nec Eng Ltd Queue-generating device
JP2002014717A (en) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp Remote supervisory control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007205A (en) * 2000-06-20 2002-01-11 Nec Eng Ltd Queue-generating device
JP2002014717A (en) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp Remote supervisory control system

Also Published As

Publication number Publication date
JP3183250B2 (en) 2001-07-09

Similar Documents

Publication Publication Date Title
US5535361A (en) Cache block replacement scheme based on directory control bit set/reset and hit/miss basis in a multiheading multiprocessor environment
US6971098B2 (en) Method and apparatus for managing transaction requests in a multi-node architecture
US7047370B1 (en) Full access to memory interfaces via remote request
US6115761A (en) First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
US5140682A (en) Storage control apparatus
CN1010619B (en) Cache invalidation protocol for digital data processing system
JP2003504757A (en) Buffering system bus for external memory access
JPS6217876Y2 (en)
US8261023B2 (en) Data processor
US20010047439A1 (en) Efficient implementation of first-in-first-out memories for multi-processor systems
JPS5897944A (en) Data transfer system among microprocessors
JPH11282745A (en) Queue management system
JP2002514818A (en) Cache memory for two-dimensional data fields
US6643756B1 (en) System and method for accessing video data using a translation client
EP0483250B1 (en) Non-busy-waiting resource control
JP3162459B2 (en) Data processing device
JP2000259488A (en) Queue management system
JPH0589027A (en) Light buffer with monitoring function
JP3011044B2 (en) Input/Output Control Unit
US7840757B2 (en) Method and apparatus for providing high speed memory for a processing unit
JPH0546565A (en) Data processor
JP2553128B2 (en) Data buffer device
JP2527066B2 (en) Reception queue processor
JP3063501B2 (en) Memory access control method
EP0597296A2 (en) Cache architecture for high speed memory-to-I/0 data transfers

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees