[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11271806A - Active matrix substrate, liquid crystal device and electronic equipment, and method for inspecting the same active matrix substrate - Google Patents

Active matrix substrate, liquid crystal device and electronic equipment, and method for inspecting the same active matrix substrate

Info

Publication number
JPH11271806A
JPH11271806A JP7633798A JP7633798A JPH11271806A JP H11271806 A JPH11271806 A JP H11271806A JP 7633798 A JP7633798 A JP 7633798A JP 7633798 A JP7633798 A JP 7633798A JP H11271806 A JPH11271806 A JP H11271806A
Authority
JP
Japan
Prior art keywords
precharge
circuit
signal
inspection
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7633798A
Other languages
Japanese (ja)
Other versions
JP3648976B2 (en
Inventor
Masao Murade
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7633798A priority Critical patent/JP3648976B2/en
Publication of JPH11271806A publication Critical patent/JPH11271806A/en
Application granted granted Critical
Publication of JP3648976B2 publication Critical patent/JP3648976B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To actualize an inspecting function and a precharging function in a narrow area on an active matrix substrate prepared by forming scanning lines, data lines, TFTs, etc., thereon to constitute a liquid crystal device. SOLUTION: An active matrix substrate is equipped with a data line driving circuit 101 provided on one end side of data lines 35, and an inspecting and precharging circuit 201 which is provided on the other end side and supplies an inspection signal to the data lines at the time of inspection performed before the liquid crystal device is assembled and a precharge signal to the data lines during normal operation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に走査線や
データ線などの各種配線、薄膜トランジスタ(以下適
宜、TFTと称する)などの駆動素子等が形成されてお
り、対向基板との間に液晶を挟持することにより、アク
ティブマトリクス駆動方式の液晶装置等を構成するアク
ティブマトリクス基板、これを備えた液晶装置及び電子
機器、並びにこのようなアクティブマトリクス基板にお
ける各種の電気特性検査方法の技術分野に属し、特に、
プリチャージ回路及び検査回路などの周辺回路が基板上
に形成される形式のアクティブマトリクス基板等の技術
分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method in which various wirings such as scanning lines and data lines, and driving elements such as thin film transistors (hereinafter referred to as TFTs) are formed on a substrate. An active matrix substrate which constitutes an active matrix driving type liquid crystal device or the like by sandwiching liquid crystal, a liquid crystal device and an electronic device having the same, and various kinds of electrical characteristics inspection methods for such an active matrix substrate. Belong, in particular,
It belongs to the technical field such as an active matrix substrate in which peripheral circuits such as a precharge circuit and an inspection circuit are formed on the substrate.

【0002】[0002]

【従来の技術】従来、TFT駆動によるアクティブマト
リクス駆動方式の液晶装置用のアクティブマトリクス基
板においては、縦横に夫々配列された多数の走査線及び
データ線並びにこれらの各交点に対応して多数の画素電
極やTFTがガラス基板上に設けられるのが一般的であ
る。このようなアクティブマトリクス基板は、対向基板
とシール材により貼り合わされ且つ両基板間に液晶が封
入されることにより、液晶装置を構成する。ここで特
に、基板上に形成された各種配線等が断線や短絡してい
たり、或いはTFTがリーク電流を生じていたりする不
良なアクティブマトリクス基板は、当該アクティブマト
リクス基板を液晶装置に組み立てる組み立て工程の前
や、マザー基板上に複数形成された当該アクティブマト
リクス基板を相互に切り離すスクライブ工程等の前に発
見して、次工程に持ち込まないことが製造の効率化や低
コスト化等の観点から望ましい。そこで、この種のアク
ティブマトリクス基板には、走査線駆動回路、データ線
駆動回路、サンプリング回路、プリチャージ回路等に加
えて、画面表示領域の周辺領域に形成される周辺回路の
一つとして、液晶装置に組み立てられる前における当該
アクティブマトリクス基板の電気特性検査を実行可能に
構成された検査回路が設けられる場合がある。
2. Description of the Related Art Conventionally, in an active matrix substrate for a liquid crystal device of an active matrix driving system by TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally, and a large number of pixels corresponding to their intersections. In general, electrodes and TFTs are provided on a glass substrate. Such an active matrix substrate is bonded to a counter substrate with a sealant, and a liquid crystal is sealed between the two substrates to form a liquid crystal device. In particular, a defective active matrix substrate in which various wirings and the like formed on the substrate are disconnected or short-circuited, or in which a TFT generates a leak current, is used in an assembly process for assembling the active matrix substrate into a liquid crystal device. It is desirable from the viewpoint of manufacturing efficiency and cost reduction to discover before and before the scribing step or the like for separating the plurality of active matrix substrates formed on the mother substrate from each other and bring them to the next step. Therefore, this type of active matrix substrate includes a scanning line driving circuit, a data line driving circuit, a sampling circuit, a precharge circuit, and the like, and a liquid crystal as one of the peripheral circuits formed in the peripheral area of the screen display area. In some cases, an inspection circuit configured to be able to execute an electrical characteristic inspection of the active matrix substrate before being assembled into the device is provided.

【0003】このような検査回路は例えば、複数のデー
タ線に夫々接続された複数のTFT等のスイッチング素
子を備えており、また、これらのスイッチング素子を駆
動するための検査用駆動信号やこれらのスイッチング素
子等を介してデータ線に供給される検査信号を入力した
り測定したりするための複数の検査用端子が基板上に専
用に設けられ、更にこれらの検査用端子から検査回路ま
でを結ぶ検査用配線が専用に設けられる。そして、例え
ば検査用端子にプローブを当てて所定電圧の検査用信号
を入力しつつ検査用駆動信号を所定のタイミングで入力
することにより、複数のデータ線の開放検査、断線検
査、更にはサンプリングスイッチのリーク検査などの電
気特性検査を各データ線の単位で或いは複数のデータ線
のグループの単位で行えるように構成されている。
[0003] Such an inspection circuit includes, for example, a plurality of switching elements such as TFTs connected to a plurality of data lines, respectively. Also, an inspection drive signal for driving these switching elements and an inspection drive signal for driving these switching elements are provided. A plurality of test terminals for inputting and measuring a test signal supplied to the data line via a switching element or the like are provided exclusively on the substrate, and further connect these test terminals to the test circuit. Inspection wiring is provided exclusively. Then, by inputting a test drive signal at a predetermined timing while applying a test signal at a predetermined voltage by applying a probe to a test terminal, for example, an open test, a disconnection test, and a sampling switch of a plurality of data lines are input. It is configured such that an electrical characteristic test such as a leak test can be performed for each data line or for a group of a plurality of data lines.

【0004】他方、上述の周辺回路のうち、プリチャー
ジ回路は特に、コントラスト比の向上、データ線の電位
レベルの安定、表示画面上のラインむらの低減等を目的
として、データ線に対し、データ線駆動回路から供給さ
れる画像信号に先行するタイミングで、プリチャージ信
号を供給することにより、画像信号をデータ線に書き込
む際の負荷を軽減する回路である。特に液晶を交流駆動
するために通常行われるデータ線の電圧極性を所定周期
で反転して駆動する、例えば走査線毎に液晶に印加する
電圧を反転する、1H反転駆動方式においては、プリチ
ャージ信号をデータ線に予め書き込んでおけば、画像信
号をデータ線に書き込む際に必要な電気量を顕著に少な
くできる。例えば、特開平7−295520号公報に、
このようなプリチャージ回路の一例が開示されている。
また、サンプリング回路は、高周波数の画像信号を各デ
ータ線に所定のタイミングで安定的に走査信号と同期し
て供給するために、画像信号をサンプリングする回路で
ある。
On the other hand, among the above-mentioned peripheral circuits, a precharge circuit is provided with a data line for the purpose of improving a contrast ratio, stabilizing a potential level of a data line, and reducing line unevenness on a display screen. This is a circuit that supplies a precharge signal at a timing preceding an image signal supplied from a line drive circuit, thereby reducing a load when an image signal is written to a data line. In particular, in a 1H inversion driving method in which a voltage polarity applied to a liquid crystal is inverted for each scanning line by inverting a voltage polarity of a data line, which is usually performed for alternating current driving of a liquid crystal, at a predetermined cycle. Is written to the data line in advance, the amount of electricity required when writing the image signal to the data line can be significantly reduced. For example, in JP-A-7-295520,
An example of such a precharge circuit is disclosed.
The sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with a scanning signal.

【0005】ここで、上述のように周辺回路を基板上に
備えた液晶装置の基板サイズが同じであれば、マトリク
ス状に配置された複数の画素部により規定される画面表
示領域、即ち液晶装置上で実際に液晶の配向状態の変化
により画像が表示される領域は、表示装置の基本的要請
として大きい程よいとされている。従って、上述した検
査回路やプリチャージ回路を含めて周辺回路は、画面表
示領域の周囲に位置する基板の狭く細長い周辺部分に設
けられるのが一般的である。
Here, if the substrate size of the liquid crystal device provided with the peripheral circuit on the substrate as described above is the same, a screen display area defined by a plurality of pixel portions arranged in a matrix, that is, the liquid crystal device As described above, it is considered that the larger the area in which an image is actually displayed due to the change in the alignment state of the liquid crystal, the larger the basic requirement of the display device. Therefore, the peripheral circuits including the inspection circuit and the precharge circuit described above are generally provided in a narrow and narrow peripheral portion of the substrate located around the screen display area.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た検査回路とプリチャージ回路との両方をアクティブマ
トリクス基板の周辺部分に設けようとすると、これらの
回路を構成するTFTの形成領域の確保や配線の引き回
しなどが困難になるという問題点が生じる。即ち、走査
線駆動回路やデータ線駆動回路に加えてサンプリング回
路、プリチャージ回路、検査回路等までも前述の狭く細
長い周辺部分に設けると、特定の仕様に沿うようにこれ
らの周辺回路を設計することが困難になるという問題点
がある。
However, if both the inspection circuit and the precharge circuit described above are to be provided in the peripheral portion of the active matrix substrate, it is necessary to secure a region for forming a TFT constituting these circuits and to provide wiring. There is a problem that it is difficult to route the data. That is, in addition to the scanning line drive circuit and the data line drive circuit, the sampling circuit, the precharge circuit, the inspection circuit, and the like are provided in the above-described narrow and elongated peripheral portion. There is a problem that it becomes difficult.

【0007】特に検査回路を設ける場合に必要となる検
査用端子については、プローブを立てること等との関係
から、端子部の面積が例えば100μm×100μm程
度にもなる。即ち、液晶装置の組み立て前に行われる検
査のために、このような基板面上の貴重な領域が占めら
れてしまうという問題点がある。加えて、このように基
板面上に設けられた検査用端子は、通常Al(アルミニ
ウム)等の金属薄膜などからなり、検査後の不使用時に
もそのまま残されるため、製品化された後に腐食して液
晶装置を不良化させたり、表示画像の品質を低下させか
ねないという問題点もある。
[0007] In particular, for a test terminal required when a test circuit is provided, the area of the terminal portion becomes, for example, about 100 μm × 100 μm due to the stand up of a probe and the like. That is, there is a problem that such a valuable area on the substrate surface is occupied by the inspection performed before assembling the liquid crystal device. In addition, the inspection terminals thus provided on the substrate surface are usually made of a metal thin film such as Al (aluminum), and are left as they are when not in use after inspection. There is also a problem that the liquid crystal device may be deteriorated or the quality of a displayed image may be deteriorated.

【0008】本発明は上述した問題点に鑑みなされたも
のであり、基板上における比較的狭い領域を用いてプリ
チャージ機能と検査機能とを実現する液晶装置用のアク
ティブマトリクス基板、これを用いた液晶装置及び電子
機器並びに該アクティブマトリクス基板の検査方法を提
供することを課題とする。
The present invention has been made in view of the above-described problems, and has an active matrix substrate for a liquid crystal device which realizes a precharge function and an inspection function using a relatively small area on a substrate. It is an object to provide a liquid crystal device, an electronic device, and a method for inspecting the active matrix substrate.

【0009】[0009]

【課題を解決するための手段】請求項1に記載のアクテ
ィブマトリクス基板は上記課題を解決するために、一対
の基板間に液晶が挟持されてなる液晶装置を構成するた
めのアクティブマトリクス基板であって、前記一対の基
板のうちの一方の基板上に、相交差する複数の走査線及
び複数のデータ線と、前記複数の走査線に走査信号を供
給する走査線駆動回路と、前記複数のデータ線の一端側
に設けられており、前記複数のデータ線に画像信号を供
給する画像信号供給手段と、マトリクス状に設けられて
おり、前記複数の走査線及び前記複数のデータ線を介し
て供給される前記走査信号及び前記画像信号に基づいて
夫々能動駆動される複数の画素部と、前記複数のデータ
線の他端側に設けられており、検査時に少なくとも前記
複数のデータ線に検査信号を夫々供給すると共に通常動
作時に所定電圧レベルのプリチャージ信号を前記画像信
号に先行して前記複数のデータ線に夫々供給する検査兼
プリチャージ回路とを備えたことを特徴とする。
According to a first aspect of the present invention, there is provided an active matrix substrate for forming a liquid crystal device in which a liquid crystal is sandwiched between a pair of substrates. A plurality of scanning lines and a plurality of data lines intersecting each other on one of the pair of substrates, a scanning line driving circuit for supplying a scanning signal to the plurality of scanning lines, and the plurality of data lines. An image signal supply unit that is provided at one end of a line and supplies an image signal to the plurality of data lines; and an image signal supply unit that is provided in a matrix and is supplied through the plurality of scanning lines and the plurality of data lines. A plurality of pixel units each of which is actively driven based on the scanning signal and the image signal, and which are provided on the other end side of the plurality of data lines, and which are connected to at least the plurality of data lines during inspection. Characterized by comprising an inspection and precharge circuit respectively supplied to the plurality of data lines prior to the pre-charge signal having a predetermined voltage level to the image signal in the normal operation with a No. scanning signal respectively supplied.

【0010】請求項1に記載のアクティブマトリクス基
板によれば、複数のデータ線に画像信号を供給する画像
信号供給手段は、複数のデータ線の一端側に設けられて
おり、検査兼プリチャージ回路は、複数のデータ線の他
端側に設けられている。ここで、検査時には、少なくと
も複数のデータ線に、所定種類の電気特性検査を行うた
めの検査信号が、検査兼プリチャージ回路により夫々供
給される。従って、検査兼プリチャージ回路と画像信号
供給手段とを用いて、両者間に夫々位置する各データ線
やこれに接続された画素部に対する開放又は断線検査や
短絡検査などの所定種類の電気特性検査を行うことが出
来る。
According to the first aspect of the present invention, the image signal supply means for supplying an image signal to the plurality of data lines is provided at one end of the plurality of data lines, and the inspection and precharge circuit is provided. Is provided on the other end side of the plurality of data lines. Here, at the time of inspection, an inspection signal for performing a predetermined type of electrical characteristic inspection is supplied to at least a plurality of data lines by an inspection / precharge circuit. Therefore, by using the inspection / precharge circuit and the image signal supply means, a predetermined type of electrical characteristic inspection such as an open or disconnection inspection or a short circuit inspection is performed on each data line located between them and the pixel portion connected thereto. Can be performed.

【0011】他方、通常動作時には、所定電圧レベルの
プリチャージ信号が、画像信号供給手段から供給される
画像信号に先行して、検査兼プリチャージ回路により複
数のデータ線に夫々供給される。そして、画像信号が複
数のデータ線に画像信号供給手段により供給される。即
ち、検査兼プリチャージ回路により、各データ線につい
てのプリチャージが行われ、プリチャージされた各デー
タ線に対する画像信号の供給が画像信号供給手段により
良好に行われることになる。
On the other hand, during normal operation, a precharge signal of a predetermined voltage level is supplied to a plurality of data lines by an inspection / precharge circuit prior to the image signal supplied from the image signal supply means. Then, the image signal is supplied to the plurality of data lines by the image signal supply unit. That is, the inspection and precharge circuit performs the precharge for each data line, and the image signal supply to the precharged data line is favorably performed by the image signal supply unit.

【0012】以上のように、検査兼プリチャージ回路
は、液晶装置への組み立て工程前やスクライブ工程前な
どに実施される検査の際には検査機能を持ち、液晶装置
への組み立て後の通常動作の際にはプリチャージ機能を
持つので、従来のように検査回路とプリチャージ回路と
を別々に基板の周辺部分に設ける場合と比較して、これ
ら二つの機能を実現するために必要な基板上領域が顕著
に小さくて済む。
As described above, the inspection and precharge circuit has an inspection function at the time of inspection performed before the assembling step to the liquid crystal device or before the scribing step, and performs the normal operation after the assembling to the liquid crystal device. In this case, the pre-charge function is provided, so that the inspection circuit and the pre-charge circuit are separately provided in the peripheral portion of the substrate as in the related art. The area can be significantly smaller.

【0013】請求項2に記載のアクティブマトリクス基
板は請求項1に記載のアクティブマトリクス基板におい
て、前記検査兼プリチャージ回路は、プリチャージ信号
線を介して入力されるプリチャージ信号をプリチャージ
回路駆動信号に応じて夫々スイッチング出力して前記検
査信号又は前記プリチャージ信号として前記複数のデー
タ線に夫々供給する複数のプリチャージスイッチを含ん
で構成されており、前記画像信号供給手段は、画像信号
線を介して入力される画像信号をサンプリング回路駆動
信号に応じて夫々サンプリングして前記画像信号として
前記複数のデータ線に夫々供給する複数のサンプリング
スイッチを持つサンプリング回路と、前記サンプリング
回路駆動信号を前記複数のサンプリングスイッチに夫々
供給するデータ線駆動回路とを含んで構成されているこ
とを特徴とする。
According to a second aspect of the present invention, in the active matrix substrate according to the first aspect, the inspection and precharge circuit drives a precharge signal input via a precharge signal line to a precharge circuit. A plurality of precharge switches which are respectively switched and output in accordance with signals and supplied to the plurality of data lines as the inspection signal or the precharge signal, respectively, and the image signal supply means comprises an image signal line. A sampling circuit having a plurality of sampling switches, each of which samples an image signal input thereto via a sampling circuit drive signal and supplies the image signal to the plurality of data lines as the image signal; and Data lines that supply each to multiple sampling switches Characterized in that it is configured to include a dynamic circuit.

【0014】請求項2に記載のアクティブマトリクス基
板によれば、サンプリング回路における複数のサンプリ
ングスイッチは、画像信号線を介して入力される画像信
号をサンプリング回路駆動信号に応じて夫々サンプリン
グするように構成されており、データ線駆動回路は、サ
ンプリング回路駆動信号を複数のサンプリングスイッチ
に夫々供給するように構成されている。ここで、検査時
には、プリチャージ回路において、プリチャージ信号線
を介して入力されるプリチャージ信号は夫々、プリチャ
ージ回路駆動信号に応じて、複数のプリチャージスイッ
チによりスイッチング出力されて、検査信号として複数
のデータ線に夫々供給される。従って、プリチャージス
イッチ、サンプリングスイッチ及びデータ線駆動回路を
用いて、複数のプリチャージスイッチと複数のサンプリ
ングスイッチとの間に夫々位置する各データ線に対する
所定種類の電気特性検査を行うことが出来る。
According to the second aspect of the present invention, the plurality of sampling switches in the sampling circuit are configured to sample the image signals input via the image signal lines in accordance with the sampling circuit drive signals. The data line drive circuit is configured to supply a sampling circuit drive signal to each of the plurality of sampling switches. Here, at the time of inspection, in the precharge circuit, the precharge signals input via the precharge signal lines are respectively switched and output by a plurality of precharge switches according to the precharge circuit drive signal, and are used as inspection signals. Each is supplied to a plurality of data lines. Therefore, a predetermined type of electrical characteristic test can be performed on each data line located between the plurality of precharge switches and the plurality of sampling switches using the precharge switch, the sampling switch, and the data line driving circuit.

【0015】他方、通常動作時には、プリチャージ回路
において、プリチャージ信号線を介して入力されるプリ
チャージ信号は夫々、プリチャージ回路駆動信号に応じ
て、複数のプリチャージスイッチによりスイッチング出
力されて、プリチャージ信号として複数のデータ線に夫
々供給される。そして、画像信号供給手段において、サ
ンプリング回路駆動信号が複数のサンプリングスイッチ
にデータ線駆動回路により夫々供給されると、画像信号
線を介して入力される画像信号は、サンプリング回路駆
動信号に応じて、複数のサンプリングスイッチにより夫
々サンプリングされて、画像信号として複数のデータ線
に夫々供給される。即ち、検査兼プリチャージ回路によ
り各データ線についてのプリチャージが行われ、プリチ
ャージされた各データ線に対する画像信号の供給が画像
信号供給手段により良好に行われることになる。
On the other hand, during normal operation, in the precharge circuit, the precharge signals input via the precharge signal lines are respectively switched and output by a plurality of precharge switches in accordance with the precharge circuit drive signal, Each is supplied to a plurality of data lines as a precharge signal. Then, in the image signal supply means, when the sampling circuit drive signal is supplied to each of the plurality of sampling switches by the data line drive circuit, the image signal input via the image signal line is changed according to the sampling circuit drive signal. The signals are respectively sampled by a plurality of sampling switches and supplied to a plurality of data lines as image signals. That is, the precharging of each data line is performed by the inspection and precharging circuit, and the supply of the image signal to each precharged data line is favorably performed by the image signal supply unit.

【0016】請求項3に記載のアクティブマトリクス基
板は請求項2に記載のアクティブマトリクス基板におい
て、前記複数のプリチャージスイッチは夫々、前記デー
タ線がソース電極に接続され、前記プリチャージ信号線
がドレイン電極に接続され、前記プリチャージ回路駆動
信号線がゲート電極に接続された薄膜トランジスタから
なることを特徴とする。
According to a third aspect of the present invention, in the active matrix substrate according to the second aspect, each of the plurality of precharge switches has the data line connected to a source electrode and the precharge signal line connected to a drain. The precharge circuit drive signal line is connected to an electrode, and the precharge circuit drive signal line is formed of a thin film transistor connected to a gate electrode.

【0017】請求項3に記載のアクティブマトリクス基
板によれば、複数のプリチャージスイッチをなす薄膜ト
ランジスタは夫々、プリチャージ回路駆動信号線を介し
てゲート電極にプリチャージ回路駆動信号が供給される
とオン状態となり、プリチャージ信号線を介してドレイ
ン電極に供給されるプリチャージ信号を、ソース電極か
らデータ線に対して、検査時には検査信号として、或い
は通常動作時にはプリチャージ信号として供給する。
According to the third aspect of the present invention, the thin film transistors forming the plurality of precharge switches are turned on when the precharge circuit drive signal is supplied to the gate electrode via the precharge circuit drive signal line. In this state, a precharge signal supplied to the drain electrode via the precharge signal line is supplied from the source electrode to the data line as an inspection signal during inspection or as a precharge signal during normal operation.

【0018】従って、検査時には、これらの薄膜トラン
ジスタのスイッチング動作を利用して、これらの薄膜ト
ランジスタと複数のサンプリングスイッチとの間に夫々
位置する各データ線に対する所定種類の電気特性検査を
行うことが出来る。また通常動作時には、これらの薄膜
トランジスタのスイッチング動作を利用して、各データ
線についてのプリチャージが行われ、プリチャージされ
た各データ線に対する画像信号の供給が画像信号供給手
段により良好に行われることになる。
Therefore, at the time of inspection, a predetermined type of electrical characteristic inspection can be performed on each data line located between these thin film transistors and a plurality of sampling switches by utilizing the switching operation of these thin film transistors. Also, during normal operation, the precharging of each data line is performed by using the switching operation of these thin film transistors, and the supply of the image signal to each precharged data line is favorably performed by the image signal supply means. become.

【0019】請求項4に記載のアクティブマトリクス基
板は請求項3に記載のアクティブマトリクス基板におい
て、前記薄膜トランジスタは、Nチャネル型トランジス
タ、Pチャネル型トランジスタ及び相補型トランジスタ
のうちの一つからなることを特徴とする。
According to a fourth aspect of the present invention, in the active matrix substrate according to the third aspect, the thin film transistor comprises one of an N-channel transistor, a P-channel transistor, and a complementary transistor. Features.

【0020】請求項4に記載のアクティブマトリクス基
板によれば、Nチャネル型トランジスタ、Pチャネル型
トランジスタ、即ち片チャネルのTFTや、Nチャネル
型トランジスタ及びPチャネル型トランジスタで構成す
る相補型トランジスタからなるプリチャージスイッチの
スイッチング動作を利用して、検査時には所定種類の電
気特性検査を確実に行え、通常動作時にはプリチャージ
を確実に行える。
According to the fourth aspect of the present invention, the active matrix substrate includes an N-channel transistor and a P-channel transistor, that is, a single-channel TFT, and a complementary transistor including an N-channel transistor and a P-channel transistor. Utilizing the switching operation of the precharge switch, a predetermined type of electrical characteristic test can be reliably performed at the time of inspection, and the precharge can be reliably performed at the time of normal operation.

【0021】請求項5に記載のアクティブマトリクス基
板は請求項2から4のいずれか一項に記載のアクティブ
マトリクス基板において、前記データ線駆動回路は、各
段から転送信号を順次出力する1系列のシフトレジスタ
と、該シフトレジスタにおける相隣接する二つの段から
相前後して出力される前記転送信号が時間的に相互に重
ならないように前記転送信号の時間長さを制限した後に
前記サンプリング回路駆動信号として出力する波形制御
回路とを備えたことを特徴とする。
According to a fifth aspect of the present invention, in the active matrix substrate according to any one of the second to fourth aspects, the data line driving circuit comprises a series of ones for sequentially outputting transfer signals from each stage. A shift register and the sampling circuit driving circuit after limiting the time length of the transfer signal so that the transfer signals output one after another from two adjacent stages in the shift register do not overlap each other in time. And a waveform control circuit that outputs a signal.

【0022】請求項5に記載のアクティブマトリクス基
板によれば、1系列のシフトレジスタの各段から転送信
号を順次出力されると、該シフトレジスタから相前後し
て出力される転送信号が時間的に相互に重ならないよう
に、波形制御回路により、転送信号の時間長さが制限さ
れた後、サンプリング回路駆動信号として出力される。
従って、相前後する転送信号における時間的な重なりに
対応したサンプリングスイッチの動作に起因して、画像
信号、検査信号やプリチャージ信号が複数のデータ線に
跨って供給されてしまう事態を未然に防げる。そして、
このように構成すれば、検査兼プリチャージ回路に供給
するプリチャージ信号やプリチャージ回路駆動信号は夫
々、前述の如き1H反転駆動を行わない場合であれば1
系列で済み、前述の1H反転駆動を行う場合でもプリチ
ャージ信号を2系列にすれば(プリチャージ回路駆動信
号は1系列のままで)足りる。従って、複数系列のシフ
トレジスタから出力される複数系列の転送信号に基づい
てデータ線駆動回路によりサンプリングスイッチを駆動
する場合と比較して、検査兼プリチャージ回路に係る、
プリチャージ信号やプリチャージ回路駆動信号用の入出
力配線や入出力端子の数を大幅に減らすことが出来る。
According to the active matrix substrate of the present invention, when the transfer signals are sequentially output from each stage of the one-line shift register, the transfer signals successively output from the shift register are temporally shifted. After the time length of the transfer signal is limited by the waveform control circuit so that they do not overlap with each other, the transfer signal is output as a sampling circuit drive signal.
Therefore, it is possible to prevent a situation in which the image signal, the inspection signal, and the precharge signal are supplied across a plurality of data lines due to the operation of the sampling switch corresponding to the temporal overlap between the successive transfer signals. . And
With this configuration, the precharge signal and the precharge circuit drive signal supplied to the inspection and precharge circuit are respectively 1 if the 1H inversion drive is not performed as described above.
In the case of performing the above-described 1H inversion driving, it is sufficient to use two series of precharge signals (the precharge circuit drive signal remains one series). Therefore, compared with the case where the sampling switch is driven by the data line driving circuit based on the plurality of series of transfer signals output from the plurality of series of shift registers,
The number of input / output wirings and input / output terminals for precharge signals and precharge circuit drive signals can be significantly reduced.

【0023】請求項6に記載のアクティブマトリクス基
板は請求項1から5のいずれか一項に記載のアクティブ
マトリクス基板において、前記複数の画素部は夫々、能
動駆動用の薄膜トランジスタを含んで構成されており、
前記検査兼プリチャージ回路は、前記画素部の薄膜トラ
ンジスタと同じ膜から同時に形成された薄膜トランジス
タを含んで構成されていることを特徴とする。
According to a sixth aspect of the present invention, in the active matrix substrate according to any one of the first to fifth aspects, each of the plurality of pixel units includes a thin film transistor for active driving. Yes,
The inspection and precharge circuit includes a thin film transistor simultaneously formed from the same film as the thin film transistor in the pixel portion.

【0024】請求項6に記載のアクティブマトリクス基
板によれば、画素部における薄膜トランジスタと検査兼
プリチャージ回路における薄膜トランジスタとは、同じ
膜から同時に形成されているので、これらの薄膜トラン
ジスタの製造は、比較的容易であり、装置全体の低コス
ト化を図れる。
According to the active matrix substrate of the present invention, the thin film transistor in the pixel portion and the thin film transistor in the inspection and precharge circuit are formed simultaneously from the same film. It is easy, and the cost of the entire apparatus can be reduced.

【0025】請求項7に記載の液晶装置は、請求項1か
ら6のいずれか一項に記載のアクティブマトリクス基板
と、前記一対の基板のうちの他方の基板と、前記液晶と
を備えたことを特徴とする。
A liquid crystal device according to a seventh aspect includes the active matrix substrate according to any one of the first to sixth aspects, the other of the pair of substrates, and the liquid crystal. It is characterized by.

【0026】請求項7に記載の液晶装置によれば、上述
した本発明のアクティブマトリクス基板を備えて構成さ
れており、組み立て工程前における各種の電気特性検査
が確実に行われているために、信頼性が高い。また、検
査回路や検査回路専用の入出力配線や入出力端子などが
存在しないため、プリチャージ回路、サンプリング回
路、データ線駆動回路、走査線駆動回路等の通常動作を
行うための周辺回路が余裕を持って形成できる。
According to the liquid crystal device of the present invention, since the liquid crystal device is provided with the above-described active matrix substrate of the present invention, and various electrical characteristics tests are performed without fail before the assembling process, High reliability. In addition, since there is no test circuit or input / output wiring and input / output terminals dedicated to the test circuit, peripheral circuits for performing normal operations such as a precharge circuit, a sampling circuit, a data line drive circuit, and a scan line drive circuit have a margin. Can be formed.

【0027】請求項8に記載の液晶装置は、請求項7に
記載の液晶装置において、前記複数の画素部により規定
される画面表示領域の周囲において前記一対の基板を貼
り合わせて前記液晶を包囲するシール部材と、前記シー
ル部材と前記画面表示領域との間において前記画面表示
領域の輪郭に沿って前記他方の基板に形成された遮光性
の周辺見切りとを更に備えており、前記検査兼プリチャ
ージ回路及び前記検査兼プリチャージ回路の入出力配線
のうちの少なくとも一方が前記周辺見切りに対向する位
置に設けられたことを特徴とする。
According to an eighth aspect of the present invention, in the liquid crystal device according to the seventh aspect, the pair of substrates are attached to each other around a screen display area defined by the plurality of pixel portions to surround the liquid crystal. A sealing member to be formed, and a light-shielding peripheral parting formed on the other substrate along a contour of the screen display area between the seal member and the screen display area. At least one of a charge circuit and an input / output wiring of the inspection / precharge circuit is provided at a position facing the peripheral parting.

【0028】請求項8に記載の液晶装置によれば、遮光
性の周辺見切りは、他方の基板(即ち、対向基板)上で
シール部材と画面表示領域との間において画面表示領域
の輪郭に沿って、第2基板に形成されている。そして、
検査兼プリチャージ回路及びその入出力配線のうちの少
なくとも一方が、周辺見切りに対向する位置(以下、
“周辺見切り下”という)において一方の基板に設けら
れている。ここで、検査兼プリチャージ回路は、通常動
作時には基本的に交流駆動の回路である。このため、シ
ール部材により包囲され両基板間に挟持された液晶に面
する一方の基板部分に、検査兼プリチャージ回路やその
入出力配線を設けても、直流電圧印加による液晶の劣化
という問題は生じない。そして、このように周辺見切り
下に、検査兼プリチャージ回路やその入出力配線を設け
ることで、例えば、走査線駆動回路やデータ線駆動回路
を狭く細長い基板の周辺部分に余裕を持って形成するこ
とができる。
According to the liquid crystal device of the eighth aspect, the light-shielding peripheral parting is provided along the contour of the screen display area between the seal member and the screen display area on the other substrate (ie, the opposite substrate). And is formed on the second substrate. And
A position where at least one of the inspection and precharge circuit and its input / output wiring faces the peripheral parting
(Referred to as “periphery parting down”) on one substrate. Here, the inspection and precharge circuit is basically an AC drive circuit during normal operation. For this reason, even if an inspection / precharge circuit and its input / output wiring are provided on one substrate portion facing the liquid crystal surrounded by the seal member and sandwiched between the two substrates, the problem of deterioration of the liquid crystal due to the application of the DC voltage is still present. Does not occur. By providing the inspection and precharge circuit and its input / output wiring below the peripheral part, for example, the scanning line driving circuit and the data line driving circuit are formed with a margin in the peripheral portion of the narrow and elongated substrate. be able to.

【0029】請求項9に記載の電子機器は、請求項8に
記載の液晶装置を備えたことを特徴とする。
According to a ninth aspect of the present invention, there is provided an electronic apparatus including the liquid crystal device according to the eighth aspect.

【0030】請求項9に記載の電子機器によれば、上述
した本発明の液晶装置を備えて構成されるため、小型化
が図られており高品位動作が可能であり、しかも信頼性
が高い。
According to the ninth aspect of the present invention, since the electronic apparatus is provided with the above-described liquid crystal device of the present invention, miniaturization is achieved, high-quality operation is possible, and reliability is high. .

【0031】請求項10に記載のアクティブマトリクス
基板の検査方法は、請求項2から6に記載のアクティブ
マトリクス基板を検査する検査方法であって、(i)前記
データ線駆動回路を通常動作させると共に前記複数のプ
リチャージスイッチ全てをオン状態としつつ、前記プリ
チャージ信号線に所定電圧を印加して前記画像信号線に
流れる電流を測定することにより、或いは、(ii)前記デ
ータ線駆動回路を通常動作させると共に前記プリチャー
ジ回路駆動信号により同時に駆動される複数のプリチャ
ージスイッチ全てをオン状態としつつ、前記画像信号線
に所定電圧を印加して前記プリチャージ信号線に流れる
電流を測定することにより、前記複数のデータ線の開放
又は断線検査を行うことを特徴とする。
According to a tenth aspect of the present invention, there is provided an active matrix substrate inspection method for inspecting an active matrix substrate according to any one of the second to sixth aspects, wherein (i) the data line driving circuit operates normally. By applying a predetermined voltage to the precharge signal line and measuring a current flowing through the image signal line while turning on all of the plurality of precharge switches, or (ii) normally operating the data line drive circuit. By operating a plurality of precharge switches simultaneously driven by the precharge circuit drive signal and applying a predetermined voltage to the image signal line and measuring a current flowing through the precharge signal line, And performing an open or disconnection inspection of the plurality of data lines.

【0032】請求項10に記載のアクティブマトリクス
基板の検査方法によれば、(i)データ線駆動回路を通常
動作させると共に複数のプリチャージスイッチ全てをオ
ン状態としつつ、プリチャージ信号線に所定電圧を印加
する。すると、プリチャージ信号線に印加された所定電
圧は、オン状態とされたプリチャージスイッチを介して
各データ線に印加される。そして、サンプリングスイッ
チがデータ線単位又は複数のデータ線からなるグループ
単位でオンされているので、各データ線と各画像信号線
とが導通状態とされた時点で、画像信号線に電流が流れ
る。そこで、この画像信号線に流れる電流を測定して、
データ線やこれに接続された画素部が正常状態にある場
合に得られる基準電流と比較すれば、データ線単位又は
複数のデータ線からなるグループ単位で、データ線の開
放又は断線を検査できる。
According to the method for inspecting an active matrix substrate according to the tenth aspect, (i) the normal operation of the data line driving circuit and the turning on of all of the plurality of precharge switches, while the predetermined voltage is applied to the precharge signal line. Is applied. Then, the predetermined voltage applied to the precharge signal line is applied to each data line via the precharge switch that is turned on. Since the sampling switches are turned on in units of data lines or in groups of a plurality of data lines, a current flows through the image signal lines when each data line and each image signal line are brought into a conductive state. Therefore, by measuring the current flowing through this image signal line,
By comparing with a reference current obtained when the data line and the pixel unit connected to the data line are in a normal state, it is possible to inspect whether the data line is open or disconnected in units of data line or group of a plurality of data lines.

【0033】或いは、(ii)データ線駆動回路を通常動作
させると共にプリチャージ回路駆動信号により同時に駆
動される複数のプリチャージスイッチ全てをオン状態と
しつつ、画像信号線に所定電圧を印加する。すると、画
像信号線に印加された所定電圧は、サンプリングスイッ
チによりサンプリングされて、各データ線に印加され
る。そして、プリチャージスイッチがオンされているた
め各データ線とプリチャージ信号線とが導通状態とされ
ているので、各データ線に印加された電圧により、プリ
チャージ信号線に電流が流れる。そこで、このプリチャ
ージ信号線に流れる電流を測定して、データ線等が正常
状態にある場合に得られる基準電流と比較すれば、デー
タ線単位又は複数のデータ線からなるグループ単位で、
データ線の開放又は断線を検査できる。
Alternatively, (ii) a predetermined voltage is applied to the image signal line while the data line drive circuit is operated normally and all the plurality of precharge switches driven simultaneously by the precharge circuit drive signal are turned on. Then, the predetermined voltage applied to the image signal line is sampled by the sampling switch and applied to each data line. Since the precharge switch is turned on, each data line and the precharge signal line are in a conductive state, and a current flows through the precharge signal line by the voltage applied to each data line. Therefore, by measuring the current flowing through the precharge signal line and comparing it with a reference current obtained when the data lines and the like are in a normal state, the data line unit or the group unit including a plurality of data lines can be used.
Opening or disconnection of the data line can be checked.

【0034】請求項11に記載のアクティブマトリクス
基板の検査方法は、請求項2から6に記載のアクティブ
マトリクス基板を検査する検査方法であって、(i)前記
サンプリングスイッチ全てをオン状態とすると共に前記
複数のプリチャージスイッチ全てをオフ状態としつつ、
相隣接するデータ線に電気的接続される画像信号線の間
に所定電圧を印加して該相隣接するデータ線に電気的接
続される画像信号線間に流れる電流を測定することによ
り、或いは、(ii)前記サンプリングスイッチ全てをオフ
状態とすると共に前記複数のプリチャージスイッチ全て
をオン状態としつつ、相隣接するデータ線に電気的接続
されるプリチャージ信号線の間に所定電圧を印加して該
相隣接するデータ線に電気的接続されるプリチャージ信
号線間に流れる電流を測定することにより、前記複数の
データ線の短絡検査を行うことを特徴とする。
An active matrix substrate inspection method according to claim 11 is the inspection method for inspecting an active matrix substrate according to claims 2 to 6, wherein (i) all of the sampling switches are turned on. While turning off all of the plurality of precharge switches,
By applying a predetermined voltage between image signal lines electrically connected to adjacent data lines and measuring a current flowing between image signal lines electrically connected to the adjacent data lines, or (ii) applying a predetermined voltage between precharge signal lines electrically connected to adjacent data lines while turning off all the sampling switches and turning on all of the plurality of precharge switches; A short-circuit test of the plurality of data lines is performed by measuring a current flowing between precharge signal lines electrically connected to the adjacent data lines.

【0035】請求項11に記載のアクティブマトリクス
基板の検査方法によれば、(i)サンプリングスイッチ全
てをオン状態とすると共に複数のプリチャージスイッチ
全てをオフ状態としつつ、相隣接するデータ線に電気的
接続される画像信号線の間に所定電圧を印加する。する
と、サンプリングスイッチを介して画像信号線からデー
タ線に所定電圧が印加されるが、プリチャージスイッチ
が全てオフされているため、相隣接するデータ線は相互
にほぼ絶縁されており画像信号線間には電流は流れない
筈である。そこで、この状態で、相隣接するデータ線に
電気的接続される画像信号線間に流れる電流を測定し
て、データ線等が正常状態にある場合に得られる(ほぼ
零に近い)基準電流と比較すれば、データ線単位又は複
数のデータ線からなるグループ単位で、データ線の短絡
を検査できる。
According to the method for inspecting an active matrix substrate according to the eleventh aspect, (i) while all the sampling switches are turned on and all of the plurality of precharge switches are turned off, an electric signal is applied to adjacent data lines. A predetermined voltage is applied between the image signal lines to be electrically connected. Then, a predetermined voltage is applied from the image signal line to the data line via the sampling switch. However, since all the precharge switches are turned off, the adjacent data lines are substantially insulated from each other, and the distance between the image signal lines is reduced. No current should flow through. In this state, a current flowing between image signal lines electrically connected to adjacent data lines is measured in this state, and a reference current (nearly zero) obtained when the data lines and the like are in a normal state is determined. By comparison, short-circuiting of data lines can be inspected in data line units or in groups formed of a plurality of data lines.

【0036】或いは、(ii)サンプリングスイッチ全てを
オフ状態とすると共に複数のプリチャージスイッチ全て
をオン状態としつつ、相隣接するデータ線に電気的接続
されるプリチャージ信号線の間に所定電圧を印加する。
すると、プリチャージスイッチを介してプリチャージ信
号線からデータ線に所定電圧が印加されるが、サンプリ
ングスイッチが全てオフされているため、相隣接するデ
ータ線は相互にほぼ絶縁されておりプリチャージ信号線
間には電流は流れない筈である。そこで、この状態で、
相隣接するデータ線に電気的接続されるプリチャージ信
号線間に流れる電流を測定して、データ線が正常状態に
ある場合に得られる(ほぼ零に近い)基準電流と比較す
れば、データ線単位又は複数のデータ線からなるグルー
プ単位で、データ線の短絡を検査できる。
Alternatively, (ii) a predetermined voltage is applied between precharge signal lines electrically connected to adjacent data lines while all sampling switches are turned off and all the plurality of precharge switches are turned on. Apply.
Then, a predetermined voltage is applied from the precharge signal line to the data line via the precharge switch. However, since the sampling switches are all turned off, adjacent data lines are almost insulated from each other, and the precharge signal No current should flow between the lines. So, in this state,
By measuring a current flowing between precharge signal lines electrically connected to adjacent data lines and comparing it with a reference current (nearly zero) obtained when the data line is in a normal state, the data line The short circuit of the data line can be inspected in units or in groups of a plurality of data lines.

【0037】請求項12に記載のアクティブマトリクス
基板の検査方法は、請求項2から6に記載のアクティブ
マトリクス基板を検査する検査方法であって、(i)前記
サンプリングスイッチ全てをオフ状態とすると共に前記
複数のプリチャージスイッチ全てをオン状態としつつ、
前記プリチャージ信号線に所定電圧を印加して前記画像
信号線に流れる電流を測定することにより、或いは、(i
i)前記サンプリングスイッチ全てをオフ状態とすると共
に前記プリチャージ回路駆動信号により同時に駆動され
る複数のプリチャージスイッチ全てをオン状態としつ
つ、前記画像信号線に所定電圧を印加して前記プリチャ
ージ信号線に流れる電流を測定することにより、前記サ
ンプリングスイッチのリーク検査を行うことを特徴とす
る。
According to a twelfth aspect of the present invention, there is provided an inspection method for inspecting an active matrix substrate according to any one of the second to sixth aspects, wherein (i) all of the sampling switches are turned off. While turning on all the plurality of precharge switches,
By applying a predetermined voltage to the precharge signal line and measuring a current flowing through the image signal line, or (i.
i) applying a predetermined voltage to the image signal line while turning off all of the sampling switches and turning on all of a plurality of precharge switches simultaneously driven by the precharge circuit drive signal; A leakage test of the sampling switch is performed by measuring a current flowing through the line.

【0038】請求項12に記載のアクティブマトリクス
基板の検査方法によれば、(i)サンプリングスイッチ全
てをオフ状態とすると共に複数のプリチャージスイッチ
全てをオン状態としつつ、プリチャージ信号線に所定電
圧を印加する。すると、プリチャージスイッチを介して
プリチャージ信号線からデータ線に所定電圧が印加され
るが、サンプリングスイッチが全てオフされているた
め、データ線の所定電圧によりデータ線から画像信号線
に電流が流れない筈である。そこで、この状態で、画像
信号線に流れる電流を測定して、サンプリングスイッチ
が正常状態にある場合に得られる(ほぼ零に近い)基準
電流と比較すれば、データ線単位又は複数のデータ線か
らなるグループ単位で、サンプリングスイッチのリーク
を検査できる。
According to the method for inspecting an active matrix substrate according to the twelfth aspect, (i) all the sampling switches are turned off and all of the plurality of precharge switches are turned on, and a predetermined voltage is applied to the precharge signal line. Is applied. Then, a predetermined voltage is applied from the precharge signal line to the data line via the precharge switch. However, since all the sampling switches are turned off, a current flows from the data line to the image signal line by the predetermined voltage of the data line. There shouldn't be. In this state, the current flowing through the image signal line is measured and compared with a reference current (nearly zero) obtained when the sampling switch is in a normal state. Leakage of the sampling switch can be inspected for each group.

【0039】或いは、(ii)サンプリングスイッチ全てを
オフ状態とすると共にプリチャージ回路駆動信号により
同時に駆動される複数のプリチャージスイッチ全てをオ
ン状態としつつ、画像信号線に所定電圧を印加する。す
ると、サンプリングスイッチが全てオフされているた
め、画像信号線の所定電圧によりデータ線及びプリチャ
ージスイッチを介してプリチャージ信号線に電流が流れ
ない筈である。そこで、この状態で、プリチャージ信号
線に流れる電流を測定して、サンプリングスイッチが正
常状態にある場合に得られる(ほぼ零に近い)基準電流
と比較すれば、データ線単位又は複数のデータ線からな
るグループ単位で、サンプリングスイッチのリークを検
査できる。
Alternatively, (ii) a predetermined voltage is applied to the image signal line while all the sampling switches are turned off and all the plurality of precharge switches driven simultaneously by the precharge circuit drive signal are turned on. Then, since the sampling switches are all turned off, no current should flow through the precharge signal line via the data line and the precharge switch due to the predetermined voltage of the image signal line. In this state, the current flowing through the precharge signal line is measured and compared with a reference current (nearly zero) obtained when the sampling switch is in a normal state. The leak of the sampling switch can be inspected for each group consisting of.

【0040】請求項13に記載のアクティブマトリクス
基板の検査方法は、請求項2から6に記載のアクティブ
マトリクス基板を検査する検査方法であって、(i)前記
サンプリングスイッチ全てをオン状態とすると共に前記
複数のプリチャージスイッチ全てをオフ状態としつつ、
前記プリチャージ信号線に所定電圧を印加して前記画像
信号線に流れる電流を測定することにより、或いは、(i
i)前記サンプリングスイッチ全てをオン状態とすると共
に前記複数のプリチャージスイッチ全てをオフ状態とし
つつ、前記画像信号線に所定電圧を印加して前記プリチ
ャージ信号線に流れる電流を測定することにより、前記
プリチャージスイッチのリーク検査を行うことを特徴と
する。
According to a thirteenth aspect of the present invention, there is provided an inspection method for inspecting an active matrix substrate according to any one of the second to sixth aspects, wherein (i) all of the sampling switches are turned on. While turning off all of the plurality of precharge switches,
By applying a predetermined voltage to the precharge signal line and measuring a current flowing through the image signal line, or (i.
i) By applying a predetermined voltage to the image signal line and measuring a current flowing through the precharge signal line while turning on all the sampling switches and turning off all of the plurality of precharge switches, A leak test of the precharge switch is performed.

【0041】請求項13に記載のアクティブマトリクス
基板の検査方法によれば、(i)サンプリングスイッチ全
てをオン状態とすると共に複数のプリチャージスイッチ
全てをオフ状態としつつ、プリチャージ信号線に所定電
圧を印加する。すると、プリチャージスイッチが全てオ
フされているため、プリチャージ信号線の所定電圧によ
りデータ線及びサンプリングスイッチを介して画像信号
線に電流が流れない筈である。そこで、この状態で、画
像信号線に流れる電流を測定して、プリチャージスイッ
チが正常状態にある場合に得られる(ほぼ零に近い)基
準電流と比較すれば、データ線単位又は複数のデータ線
からなるグループ単位で、プリチャージスイッチのリー
クを検査できる。
According to the method for inspecting an active matrix substrate according to the thirteenth aspect, (i) all the sampling switches are turned on and all of the plurality of precharge switches are turned off while a predetermined voltage is applied to the precharge signal line. Is applied. Then, since all the precharge switches are turned off, no current should flow through the image signal lines via the data lines and the sampling switches due to the predetermined voltage of the precharge signal lines. Therefore, in this state, the current flowing through the image signal line is measured and compared with a reference current (nearly zero) obtained when the precharge switch is in a normal state. The leak of the precharge switch can be inspected in a group unit consisting of:

【0042】或いは、(ii)サンプリングスイッチ全てを
オン状態とすると共に複数のプリチャージスイッチ全て
をオフ状態としつつ、画像信号線に所定電圧を印加す
る。すると、サンプリングスイッチを介して画像信号線
からデータ線に所定電圧が印加されるが、プリチャージ
スイッチが全てオフされているため、データ線の所定電
圧によりデータ線からプリチャージ信号線に電流が流れ
ない筈である。そこで、この状態で、プリチャージ信号
線に流れる電流を測定して、プリチャージスイッチが正
常状態にある場合に得られる(ほぼ零に近い)基準電流
と比較すれば、データ線単位又は複数のデータ線からな
るグループ単位で、プリチャージスイッチのリークを検
査できる。
Alternatively, (ii) a predetermined voltage is applied to the image signal line while all the sampling switches are turned on and all the plurality of precharge switches are turned off. Then, a predetermined voltage is applied from the image signal line to the data line via the sampling switch, but since all the precharge switches are turned off, a current flows from the data line to the precharge signal line by the predetermined voltage of the data line. There shouldn't be. In this state, the current flowing through the precharge signal line is measured and compared with a reference current (nearly zero) obtained when the precharge switch is in a normal state. Leakage of the precharge switch can be inspected for each group of lines.

【0043】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0044】[0044]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0045】(アクティブマトリクス基板の構成)本発
明のアクティブマトリクス基板の実施の形態の構成につ
いて図1から図3に基づいて説明する。
(Configuration of Active Matrix Substrate) The configuration of an embodiment of the active matrix substrate of the present invention will be described with reference to FIGS.

【0046】先ず、アクティブマトリクス基板全体の回
路構成について、図1を参照して説明する。図1は、ア
クティブマトリクス基板に設けられた各種配線、周辺回
路等の等価回路図である。
First, the circuit configuration of the entire active matrix substrate will be described with reference to FIG. FIG. 1 is an equivalent circuit diagram of various wirings, peripheral circuits, and the like provided on an active matrix substrate.

【0047】図1において、アクティブマトリクス基板
は、例えば石英基板、ハードガラス、シリコン基板等か
らなるTFTアレイ基板1を備えている。TFTアレイ
基板1上には、マトリクス状に設けられた複数の画素電
極11と、X方向に複数配列されており夫々がY方向に
沿って伸びるデータ線35と、Y方向に複数配列されて
おり夫々がX方向に沿って伸びる走査線31と、各デー
タ線35と画素電極11との間に夫々介在すると共に該
間における導通状態及び非導通状態を、走査線31を介
して夫々供給される走査信号Y1、Y2、…、Ymに応
じて夫々制御するスイッチング素子の一例としての複数
のTFT30とが形成されている。またTFTアレイ基
板1上には、蓄積容量70のための配線である容量線3
1’が、走査線31に沿ってほぼ平行に形成されてお
り、画素電極11に蓄積容量70が付加されるようにす
る。これにより、寄生容量が原因で生じるフリッカ等の
表示品位の劣化を防ぐことができる。尚、蓄積容量70
を形成するのに、前段の走査線31を蓄積容量形成のた
めの電極として用いてもよい。このような構成を採れ
ば、容量線31’を設ける必要がないため、画素開口率
を向上させることができ、明るい液晶装置を提供するこ
とができる。ところで、データ線35に書込まれる画像
信号S1、S2、…、Snは、この順に線順次に供給し
ても良いし、相隣接する複数のデータ線35同士に対し
てグループ毎に供給するようにしても良い。このよう
に、相隣接する複数のデータ線35を同時に駆動し、画
像信号の位相をずらすことで、データ線駆動回路の駆動
周波数を低減することが可能となり、回路の信頼性や低
消費電力化が実現できる。
In FIG. 1, the active matrix substrate includes a TFT array substrate 1 made of, for example, a quartz substrate, hard glass, a silicon substrate, or the like. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data lines 35 arranged in the X direction, each extending in the Y direction, and a plurality of data lines 35 arranged in the Y direction. Each of the scanning lines 31 extending along the X direction and each of the data lines 35 and the pixel electrode 11 are interposed between the scanning lines 31 and the conductive state and the non-conductive state therebetween are supplied via the scanning lines 31. A plurality of TFTs 30 are formed as an example of a switching element that controls each according to the scanning signals Y1, Y2,..., Ym. Further, on the TFT array substrate 1, a capacitance line 3 which is a wiring for a storage capacitor 70 is provided.
1 ′ are formed substantially parallel along the scanning line 31 so that the storage capacitor 70 is added to the pixel electrode 11. This can prevent display quality degradation such as flicker caused by parasitic capacitance. The storage capacity 70
May be used as an electrode for forming a storage capacitor. With such a configuration, since it is not necessary to provide the capacitor line 31 ', the pixel aperture ratio can be improved, and a bright liquid crystal device can be provided. By the way, the image signals S1, S2,..., Sn written to the data lines 35 may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 35 in groups. You may do it. In this manner, by driving a plurality of adjacent data lines 35 at the same time and shifting the phase of the image signal, the driving frequency of the data line driving circuit can be reduced, and the reliability and power consumption of the circuit can be reduced. Can be realized.

【0048】TFTアレイ基板1上には更に、液晶装置
200(後述する)に組み立てられる前段階における検
査時に、データ線35やこれに接続された画素部のTF
T30等の開放又は断線検査、短絡検査などの各種の電
気的検査を行う検査機能と、液晶装置200の通常動作
時に複数のデータ線35に所定電圧レベルのプリチャー
ジ信号NRSを画像信号S1、S2、…、Snに先行し
て夫々供給するプリチャージ機能との両機能を備えた検
査兼プリチャージ回路201と、画像信号S1、S2、
…、Snをサンプリングして複数のデータ線35に夫々
供給するサンプリング回路301と、データ線駆動回路
101と、走査線駆動回路104とが形成されている。
On the TFT array substrate 1, a data line 35 and a TF of a pixel portion connected to the data line 35 at the time of inspection before being assembled into a liquid crystal device 200 (described later) are further provided.
An inspection function for performing various electrical inspections such as an open or disconnection inspection and a short circuit inspection of T30 and the like, and a precharge signal NRS of a predetermined voltage level is applied to a plurality of data lines 35 during normal operation of the liquid crystal device 200 by image signals S1 and S2. ,..., Sn, the inspection and precharge circuit 201 having both functions of supplying a precharge function prior to the image signals S1, S2,.
.., A sampling circuit 301 that samples Sn and supplies each to the plurality of data lines 35, a data line driving circuit 101, and a scanning line driving circuit 104 are formed.

【0049】走査線駆動回路104は、外部制御回路か
ら供給される電源、基準クロックCLY及びその反転ク
ロック等に基づいて、所定タイミングで走査線31(ゲ
ート電極線)に走査信号Y1、Y2、…、Ymをパルス
的に線順次で印加する。
The scanning line driving circuit 104 applies scanning signals Y1, Y2,. , Ym are applied in a pulsed manner in a line-sequential manner.

【0050】データ線駆動回路101は、外部制御回路
から供給される電源、基準クロックCLX及びその反転
クロック等に基づいて、走査線駆動回路104が走査信
号Y1、Y2、…、Ymを印加するタイミングに合わせ
て、画像信号線304夫々について、データ線35毎に
サンプリング回路駆動信号SH1、SH2、…、SHn
をサンプリング回路301にサンプリング回路駆動信号
線306を介して所定タイミングで供給する。
The data line drive circuit 101 applies a timing at which the scan line drive circuit 104 applies the scan signals Y1, Y2,... ., SHn for each of the image signal lines 304 for each of the data lines 35.
Is supplied to the sampling circuit 301 via the sampling circuit drive signal line 306 at a predetermined timing.

【0051】検査兼プリチャージ回路201は、スイッ
チング素子として、例えばTFT202を各データ線3
5毎に備えており、プリチャージ信号線204がTFT
202のドレイン又はソース電極に接続されており、プ
リチャージ回路駆動信号線206がTFT202のゲー
ト電極に接続されている。そして、通常動作時には、プ
リチャージ信号線204を介して、外部電源からプリチ
ャージ信号NRSを書き込むために必要な所定電圧の電
源が供給され、プリチャージ回路駆動信号線206を介
して、各データ線35について画像信号S1、S2、
…、Snに先行するタイミングでプリチャージ信号NR
Sを書き込むように、外部制御回路からプリチャージ回
路駆動信号NRGが供給される。検査兼プリチャージ回
路201は、好ましくは中間階調レベルの画像信号S
1、S2、…、Snに相当するプリチャージ信号NRS
(画像補助信号)を供給する。また、検査兼プリチャー
ジ回路201は、検査時には、後述のように所定種類の
電気的検査を実施すべく検査用の電圧をデータ線35に
印加したり、検査用の電流を流すことが可能なように構
成されている。
The inspection / precharge circuit 201 includes, for example, a TFT 202 as a switching element and a data line 3
5 and a precharge signal line 204 is connected to the TFT
The precharge circuit drive signal line 206 is connected to the drain or source electrode of the TFT 202 and the gate electrode of the TFT 202. During normal operation, power of a predetermined voltage required for writing the precharge signal NRS is supplied from an external power supply via the precharge signal line 204, and each data line is supplied via the precharge circuit drive signal line 206. 35, the image signals S1, S2,
.., At the timing preceding Sn
A precharge circuit drive signal NRG is supplied from an external control circuit so as to write S. The inspection and precharge circuit 201 preferably has an image signal S of an intermediate gradation level.
The precharge signal NRS corresponding to 1, S2,..., Sn
(Image auxiliary signal). In addition, at the time of inspection, the inspection and precharge circuit 201 can apply an inspection voltage to the data line 35 or flow an inspection current to perform a predetermined type of electrical inspection as described later. It is configured as follows.

【0052】サンプリング回路301は、TFT302
を各データ線35毎に備えており、画像信号線304が
TFT302のソース電極に接続されており、サンプリ
ング回路駆動信号線306がTFT302のゲート電極
に接続されている。そして、画像信号線304を介し
て、画像信号S1、S2、…、Snが入力されると、こ
れらをサンプリングする。即ち、サンプリング回路駆動
信号線306を介してデータ線駆動回路101からサン
プリング回路駆動信号SH1、SH2、…、SHnが入
力されると、画像信号線304夫々について画像信号S
1、S2、…、Snをデータ線35に順次印加する。
The sampling circuit 301 includes a TFT 302
Are provided for each data line 35, the image signal line 304 is connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. When the image signals S1, S2,..., Sn are input via the image signal line 304, these are sampled. That is, when the sampling circuit driving signals SH1, SH2,..., SHn are input from the data line driving circuit 101 via the sampling circuit driving signal line 306, the image signals S
1, S2,..., Sn are sequentially applied to the data line 35.

【0053】このように本実施の形態では、データ線3
5を一本毎に選択するように構成されているが、データ
線35を複数本毎にまとめて同時選択するように構成し
てもよい。例えば、サンプリング回路301を構成する
TFT302の書き込み特性及び画像信号の周波数に応
じて、複数相(例えば、3相、6相、12相、…)に相
展開された画像信号S1、S2、…、Snを画像信号線
304から供給して、これらをグループ毎に同時にサン
プリングするように構成してもよい。この際、少なくと
も相展開数だけ画像信号線304が必要なことは言うま
でもない。
As described above, in the present embodiment, the data line 3
5 are selected for each line, but the data lines 35 may be collectively selected for a plurality of lines at the same time. For example, the image signals S1, S2,... Expanded into a plurality of phases (for example, three phases, six phases, twelve phases,. Sn may be supplied from the image signal line 304 and may be simultaneously sampled for each group. At this time, it is needless to say that the image signal lines 304 are required at least for the number of phase developments.

【0054】次に、検査兼プリチャージ回路201及び
サンプリング回路301を構成するTFT202及び3
02の具体的な回路構成について図2及び図3を参照し
て夫々説明する。尚、図2は、検査兼プリチャージ回路
201のTFT202を構成する各種のTFTを示す回
路図であり、図3は、サンプリング回路301のTFT
302を構成する各種のTFTを示す回路図である。
Next, the TFTs 202 and 3 constituting the inspection / precharge circuit 201 and the sampling circuit 301
02 will be described with reference to FIGS. 2 and 3 respectively. FIG. 2 is a circuit diagram showing various TFTs constituting the TFT 202 of the inspection and precharge circuit 201, and FIG.
FIG. 3 is a circuit diagram showing various TFTs constituting a TFT.

【0055】図2(1)に示すようにプリチャージ回路
201のTFT202(図1参照)は、Nチャネル型T
FT202aから構成されてもよいし、図2(2)に示
すようにPチャネル型TFT202bから構成されても
よいし、図2(3)に示すようにNチャネル型TFT及
びPチャネル型TFTから成る相補型TFT202cか
ら構成されてもよい。なお、図2(1)から図2(3)
において、図1に示したプリチャージ回路駆動信号線2
06を介して入力されるプリチャージ回路駆動信号20
6a、206bは、ゲート電圧として各TFT202a
〜202cに入力される。同じく図1に示したプリチャ
ージ信号線204を介して入力されるプリチャージ信号
NRSは、ソース電圧として各TFT202a〜202
cに入力される。Nチャネル型TFT202aにゲート
電圧として印加されるプリチャージ回路駆動信号206
aと、Pチャネル型TFT202bにゲート電圧として
印加されるプリチャージ回路駆動信号206bとは、相
互に反転信号である。従って、プリチャージ回路201
を相補型TFT202cで構成する場合には、プリチャ
ージ回路駆動信号線206が少なくとも2本以上必要と
なる。このようにプリチャージ回路駆動信号線206が
2本以上になる場合、画面表示領域の一方の側に集中し
て配線してもよいし、プリチャージ信号線204と組み
合わせて、画面表示領域の両側から配線してもよい。或
いは、例えば、各々の或いは複数の相隣接する相補型T
FT202cの手前でプリチャージ回路駆動信号206
aをインバータにより反転させて、プリチャージ回路駆
動信号206bを形成してもよい。
As shown in FIG. 2A, the TFT 202 (see FIG. 1) of the precharge circuit 201 is an N-channel type TFT.
It may be composed of an FT 202a, may be composed of a P-channel TFT 202b as shown in FIG. 2 (2), or may be composed of an N-channel TFT and a P-channel TFT as shown in FIG. 2 (3). It may be composed of a complementary TFT 202c. Note that FIG. 2 (1) to FIG. 2 (3)
In FIG. 1, the precharge circuit drive signal line 2 shown in FIG.
Precharge circuit drive signal 20 input through
6a and 206b are each a TFT 202a as a gate voltage.
To 202c. The precharge signal NRS input via the precharge signal line 204 also shown in FIG.
c. Precharge circuit drive signal 206 applied as gate voltage to N-channel TFT 202a
a and the precharge circuit drive signal 206b applied as a gate voltage to the P-channel type TFT 202b are mutually inverted signals. Therefore, the precharge circuit 201
Is composed of complementary TFTs 202c, at least two or more precharge circuit drive signal lines 206 are required. When the number of the precharge circuit drive signal lines 206 is two or more as described above, wiring may be concentrated on one side of the screen display area, or in combination with the precharge signal line 204, on both sides of the screen display area. May be wired. Alternatively, for example, each or a plurality of adjacent complementary T
The precharge circuit drive signal 206 before the FT 202c
a may be inverted by an inverter to form a precharge circuit drive signal 206b.

【0056】図3(1)に示すようにサンプリング回路
301のTFT302(図1参照)は、Nチャネル型T
FT302aから構成されてもよいし、図3(2)に示
すようにPチャネル型TFT302bから構成されても
よいし、図3(3)に示すように相補型TFT302c
から構成されてもよい。なお、図3(1)から図3
(3)において、図1に示した画像信号線304を介し
て入力される画像信号VIDは、ソース電圧として各T
FT302a〜302cに入力される。同じく図1に示
したデータ線駆動回路101からサンプリング回路駆動
信号線306を介して入力されるサンプリング回路駆動
信号306a、306bは、ゲート電圧として各TFT
302a〜302cに入力される。また、サンプリング
回路301においても、前述のプリチャージ回路201
の場合と同様に、Nチャネル型TFT302aにゲート
電圧として印加されるサンプリング回路駆動信号306
aと、Pチャネル型TFT302bにゲート電圧として
印加されるサンプリング回路駆動信号306bとは、相
互に反転信号である。従って、サンプリング回路301
を相補型TFT302cで構成する場合には、サンプリ
ング回路駆動信号306a、306b用のサンプリング
回路駆動信号線306が少なくとも2本以上必要とな
る。
As shown in FIG. 3A, the TFT 302 (see FIG. 1) of the sampling circuit 301 is an N-channel type TFT.
It may be composed of an FT 302a, a P-channel TFT 302b as shown in FIG. 3B, or a complementary TFT 302c as shown in FIG.
May be configured. It should be noted that FIG.
In (3), the image signal VID input via the image signal line 304 shown in FIG.
Input to FTs 302a to 302c. Similarly, sampling circuit drive signals 306a and 306b input from the data line drive circuit 101 shown in FIG. 1 via the sampling circuit drive signal line 306 are used as gate voltages for each TFT.
302a to 302c. Also, in the sampling circuit 301, the precharge circuit 201 described above is used.
As in the case of (1), the sampling circuit drive signal 306 applied as a gate voltage to the N-channel TFT 302a
a and a sampling circuit drive signal 306b applied as a gate voltage to the P-channel TFT 302b are mutually inverted signals. Therefore, the sampling circuit 301
Is composed of complementary TFTs 302c, at least two or more sampling circuit drive signal lines 306 for the sampling circuit drive signals 306a and 306b are required.

【0057】次に、液晶装置200に備えられた検査兼
プリチャージ回路201の構成及び動作について更に詳
細に説明する。
Next, the configuration and operation of the inspection and precharge circuit 201 provided in the liquid crystal device 200 will be described in more detail.

【0058】(検査兼プリチャージ回路のプリチャージ
機能)先ず、図4を参照して、液晶装置200の通常動
作時における検査兼プリチャージ回路201によるプリ
チャージ機能について説明する。尚、図4は、検査兼プ
リチャージ回路の通常動作時における各種信号のタイミ
ングチャートである。
(Precharge Function of Inspection and Precharge Circuit) First, the precharge function of the inspection and precharge circuit 201 during normal operation of the liquid crystal device 200 will be described with reference to FIG. FIG. 4 is a timing chart of various signals during a normal operation of the inspection and precharge circuit.

【0059】図4に示すように、データ線駆動回路10
1が有するシフトレジスタには、一画素当りの選択時間
t1(ドット周波数)を規定するクロック信号(CL
X)が水平走査の基準として入力されるが、転送スター
ト信号(DX)が入力されると、このシフトレジスタか
ら転送信号X1、X2、…が順次供給される。各水平走
査期間において、このような転送スタート信号(DX)
の入力に先行するタイミングで、プリチャージ回路駆動
信号(NRG)が供給される。より具体的には、垂直走
査の基準とされるクロック信号(CLY)がハイレベル
となると共に画像信号(VID)が信号の電圧中心値
(VID中心)を基準として極性反転した後、この極性
反転からプリチャージをするまでのマージンである時間
t3経過後に、プリチャージ回路駆動信号(NRG)
は、ハイレベルとされる。他方、プリチャージ信号(N
RS)は、画像信号(VID)の反転に対応して、水平
帰線期間で画像信号(VID)と同極性の所定レベルと
される。従って、プリチャージ回路駆動信号(NRG)
がハイレベルとされる時間t2において、プリチャージ
が行われる。そして、水平帰線期間が終了して有効表示
期間が始まる時点よりも時間t4だけ前に、即ち、プリ
チャージが終了してから画像信号が書き込まれるまでの
マージンを時間t4として、プリチャージ回路駆動信号
(NRG)は、ローレベルとされる。以上のように、検
査兼プリチャージ回路201は、各水平帰線期間におい
て、プリチャージ信号(NRS)を画像信号に先行して
複数のデータ線35に供給する。
As shown in FIG. 4, the data line driving circuit 10
1 includes a clock signal (CL) that defines a selection time t1 (dot frequency) per pixel.
X) is input as a reference for horizontal scanning. When a transfer start signal (DX) is input, transfer signals X1, X2,... Are sequentially supplied from this shift register. In each horizontal scanning period, such a transfer start signal (DX)
The precharge circuit drive signal (NRG) is supplied at a timing prior to the input of. More specifically, the clock signal (CLY), which is the reference for vertical scanning, goes high and the image signal (VID) reverses its polarity with reference to the voltage center value (VID center) of the signal. After a lapse of time t3, which is a margin from the start to the precharge, the precharge circuit drive signal (NRG)
Is set to a high level. On the other hand, the precharge signal (N
RS) is set to a predetermined level having the same polarity as the image signal (VID) during the horizontal retrace period in response to the inversion of the image signal (VID). Therefore, the precharge circuit drive signal (NRG)
Is at a high level, precharge is performed. Then, a time t4 before the end of the horizontal retrace period and the start of the effective display period, that is, a margin from the end of precharge to the time when an image signal is written is set as time t4, and the precharge circuit drive is performed. The signal (NRG) is at a low level. As described above, the inspection and precharge circuit 201 supplies the precharge signal (NRS) to the plurality of data lines 35 prior to the image signal in each horizontal blanking period.

【0060】(検査兼プリチャージ回路の検査機能)次
に、図5から図8を参照して、検査兼プリチャージ回路
201の検査機能について説明する。尚、図5(a)
は、データ線の開放検査を行っている状態における、デ
ータ線駆動回路101の一構成例及び検査兼プリチャー
ジ回路201の回路図であり、図5(b)は、そのタイ
ミングチャートである。図6は、データ線の短絡検査を
行っている状態における、データ線駆動回路101の一
構成例及び検査兼プリチャージ回路201の回路図であ
る。図7は、データ線駆動回路101の他の構成例及び
検査兼プリチャージ回路201の回路図である。図8
(a)は、当該他の構成例が備えたシフトレジスタの一
系列部分の回路図であり、図8(b)は、そのタイミン
グチャートである。
(Test Function of Test and Precharge Circuit) Next, the test function of the test and precharge circuit 201 will be described with reference to FIGS. FIG. 5 (a)
FIG. 5 is a circuit diagram of a configuration example of the data line driving circuit 101 and the inspection and precharge circuit 201 in a state where the data line open inspection is being performed, and FIG. 5B is a timing chart thereof. FIG. 6 is a circuit diagram of an example of the configuration of the data line driving circuit 101 and the inspection and precharge circuit 201 in a state where a short circuit inspection of the data line is being performed. FIG. 7 is a circuit diagram of another configuration example of the data line driving circuit 101 and the inspection and precharge circuit 201. FIG.
FIG. 8A is a circuit diagram of a part of a shift register included in the other configuration example, and FIG. 8B is a timing chart thereof.

【0061】本実施の形態では特に、図1に示したよう
にデータ線駆動回路101及びサンプリング回路301
は、複数のデータ線35の一端側に設けられており、検
査兼プリチャージ回路201は、複数のデータ線の他端
側に設けられている。また、図5から図7では、データ
線の中央に位置する画素領域を省略し、データ線の一端
側の回路構成と他端側の回路構成とを示している。そし
て、検査時には、検査兼プリチャージ回路201に含ま
れるTFT202は夫々、プリチャージ回路駆動信号線
206を介してゲート電極にプリチャージ回路駆動信号
(NRG)が供給されるとオン状態となり、プリチャー
ジ信号線204を介してドレイン電極に供給されるプリ
チャージ信号(NRS)を、ソース電極からデータ線3
5に対して、検査時には検査信号として供給する。或い
は、プリチャージ信号線204を介して流れる電流が検
査電流として測定される。
In this embodiment, in particular, as shown in FIG. 1, the data line driving circuit 101 and the sampling circuit 301
Is provided at one end of the plurality of data lines 35, and the inspection and precharge circuit 201 is provided at the other end of the plurality of data lines. 5 to 7, a pixel region located at the center of the data line is omitted, and a circuit configuration at one end and a circuit configuration at the other end of the data line are shown. Then, at the time of inspection, the TFTs 202 included in the inspection and precharge circuit 201 are turned on when a precharge circuit drive signal (NRG) is supplied to the gate electrode via the precharge circuit drive signal line 206, respectively. A precharge signal (NRS) supplied to the drain electrode via the signal line 204 is transmitted from the source electrode to the data line 3.
5 is supplied as an inspection signal at the time of inspection. Alternatively, a current flowing through the precharge signal line 204 is measured as a test current.

【0062】従って、検査兼プリチャージ回路201の
TFT202のスイッチング動作を利用して、これらの
TFT202とサンプリング回路301のTFT302
との間に夫々位置する各データ線35やこれに接続され
た画素部のTFT等に対する所定種類の電気特性検査を
以下に説明するように行うことが出来る。
Therefore, by utilizing the switching operation of the TFTs 202 of the inspection and precharge circuit 201, these TFTs 202 and the TFTs 302 of the sampling circuit 301 are used.
A predetermined type of electrical characteristic test can be performed on each data line 35 positioned between the data lines 35 and the TFTs of the pixel portion connected to the data lines 35 as described below.

【0063】尚、本実施の形態では、6相展開された画
像信号VID1〜VID6に対応して画像信号線304
が6本並列に設けられている場合について説明するが、
相展開数や画像信号線304の本数は、これに限られる
ものではない。
In the present embodiment, the image signal lines 304 corresponding to the image signals VID1 to VID6 expanded in six phases are provided.
Are described in the case where six are provided in parallel,
The number of phase expansions and the number of image signal lines 304 are not limited to these.

【0064】(1)第1の検査方法 先ず、データ線駆動回路101が、図5及び図6に示す
ように、各段から転送信号を順次出力する1系列のシフ
トレジスタ303と、シフトレジスタ303における相
隣接する二つの段から相前後して出力される転送信号が
時間的に相互に重ならないように転送信号の時間長さを
制限した後に、サンプリング回路駆動信号Qn(n=
1、2、3、…)として出力する波形制御回路307を
備えた場合について説明する。
(1) First Inspection Method First, as shown in FIG. 5 and FIG. 6, the data line driving circuit 101 includes a one-line shift register 303 for sequentially outputting transfer signals from each stage, and a shift register 303. After limiting the time length of the transfer signals so that the transfer signals output immediately before and after from the two adjacent stages do not overlap each other in time, the sampling circuit drive signal Qn (n =
1, 2, 3,...) Will be described.

【0065】この場合、図5(b)に示したタイミング
で、シフトレジスタ303は、スタート信号DXが入力
されると、クロック信号CLX及びその反転信号に同期
して順次転送信号を出力する。そして、図5(a)にお
いて、波形制御回路307では、一方で、イネーブル信
号ENB1と奇数段から出力される転送信号との非論理
積をNAND回路によりとり更にバッファ回路308に
より波形を整形し、他方で、イネーブル信号ENB2と
偶数段から出力される転送信号との非論理積をNAND
回路によりとり更にバッファ回路308により波形を整
形して、時間的に相互に重ならないサンプリング回路駆
動信号Qn(n=1、2、3、…)を順次出力する。こ
のようにデータ線駆動回路101を構成すると、相前後
する転送信号における時間的な重なりに対応して画像信
号及び検査信号やプリチャージ信号(NRS)が複数の
データ線35に跨って供給されてしまう事態を未然に防
げる。そして、このように構成すれば、検査兼プリチャ
ージ回路201に供給するプリチャージ信号(NRS)
やプリチャージ回路駆動信号(NRG)は夫々、前述の
如き1H反転駆動を行わない場合であれば1系列で足り
る。また、前述の1H反転駆動を行う場合でもプリチャ
ージ信号(NRS)を2系列にすれば(プリチャージ回
路駆動信号(NRG)は1系列のままで)足りる。従っ
て、後述する複数系列のシフトレジスタから出力される
複数系列の転送信号に基づいてデータ線駆動回路により
サンプリング回路を駆動する場合(図7参照)と比較し
て、検査兼プリチャージ回路201に係る、プリチャー
ジ信号やプリチャージ回路駆動信号用の入出力配線や入
出力端子の数を大幅に減らすことが出来る。尚、図2
(3)に示したように相補型TFTからTFT202を
構成する場合には、プリチャージ回路駆動信号NRGと
その反転信号を各TFT202の二つのゲートに入力す
る必要がある。この場合、プリチャージ回路駆動信号N
RGとその反転信号とは、2本のプリチャージ回路駆動
信号線206を介して供給してもよいし、液晶装置20
0の内部で、プリチャージ回路駆動信号NRGから反転
信号を生成するようにしてもよい。
In this case, when the start signal DX is input at the timing shown in FIG. 5B, the shift register 303 sequentially outputs a transfer signal in synchronization with the clock signal CLX and its inverted signal. In FIG. 5A, on the other hand, the waveform control circuit 307 takes the non-logical product of the enable signal ENB1 and the transfer signal output from the odd-numbered stage by a NAND circuit, and further shapes the waveform by the buffer circuit 308. On the other hand, the NAND of the enable signal ENB2 and the transfer signal output from the even-numbered stage is NAND
The waveforms are shaped by the circuit and further by the buffer circuit 308, and sampling circuit drive signals Qn (n = 1, 2, 3,...) Which do not overlap with each other in time are sequentially output. When the data line driving circuit 101 is configured in this manner, the image signal, the inspection signal, and the precharge signal (NRS) are supplied across the plurality of data lines 35 in response to the temporal overlap between the successive transfer signals. You can prevent it from happening. With this configuration, the precharge signal (NRS) supplied to the inspection and precharge circuit 201
If the 1H inversion drive is not performed as described above, one series is sufficient for each of the precharge circuit drive signal (NRG) and the precharge circuit drive signal (NRG). Further, even in the case of performing the above-described 1H inversion drive, it is sufficient to form the precharge signal (NRS) in two series (the precharge circuit drive signal (NRG) remains in one series). Accordingly, compared with the case where the sampling circuit is driven by the data line driving circuit based on a plurality of series of transfer signals output from a plurality of series of shift registers described later (see FIG. 7), the inspection and precharge circuit 201 is related. In addition, the number of input / output wirings and input / output terminals for precharge signals and precharge circuit drive signals can be significantly reduced. FIG.
When the TFT 202 is composed of complementary TFTs as shown in (3), it is necessary to input the precharge circuit drive signal NRG and its inverted signal to two gates of each TFT 202. In this case, the precharge circuit drive signal N
The RG and its inverted signal may be supplied via two precharge circuit drive signal lines 206 or the liquid crystal device 20.
0, an inverted signal may be generated from the precharge circuit drive signal NRG.

【0066】本実施の形態では、1系列のシフトレジス
タ303及び波形制御回路307を用いているので、画
像信号線304における電流を測定して以下に説明する
検査をデータ線35毎に行う(即ち、データ線の単位で
不良箇所を発見する)ために、プリチャージ回路駆動信
号(NRG)やプリチャージ信号(NRS)の系列数を
次式を満たすように設定する。
In the present embodiment, since one series of shift register 303 and waveform control circuit 307 are used, the current described below is measured on image signal line 304 and the following inspection is performed for each data line 35 (ie, for each data line 35). In order to find a defective portion in units of data lines), the number of sequences of the precharge circuit drive signal (NRG) and the precharge signal (NRS) is set so as to satisfy the following equation.

【0067】「 画像信号系列数≧ シフトレジスタ
の系列数 × 同時にオンするデータ線数」 或いは、画像信号線304における電流測定の代わり
に、後述の第2の検査方法と同様にプリチャージ信号線
204における電流測定により検査をデータ線毎に行う
のであれば、プリチャージ回路駆動信号(NRG)やプ
リチャージ信号(NRS)の系列数を次式を満たすよう
に設定する。
“Number of image signal series ≧ number of shift register series × number of data lines to be turned on at the same time”. If the inspection is performed for each data line by the current measurement in, the number of sequences of the precharge circuit drive signal (NRG) and the precharge signal (NRS) is set to satisfy the following equation.

【0068】「 プリチャージ信号の系列数 × プ
リチャージ回路駆動信号の系列数≧ シフトレジスタの
系列数 × 同時にオンするデータ線数」 尚、これらの式を満たさない場合でも、複数のデータ線
からなるグループ単位での検査(不良箇所の発見)は可
能であり、単純に製造ラインにおいて不良品を発見して
組立工程等の次工程に回さない目的は達成される。但
し、不良箇所の分析は、その後の製造技術における不良
品率の改善に大変役立つので、本実施の形態のようにデ
ータ線の単位で不良箇所を発見することは非常に重要で
ある。
“Number of precharge signal series × number of precharge circuit drive signal series ≧ number of shift register series × number of data lines to be turned on at the same time” Even if these formulas are not satisfied, a plurality of data lines are required. Inspection (finding of defective parts) is possible in group units, and the purpose of simply finding defective products on the production line and not transferring it to the next process such as the assembly process is achieved. However, since the analysis of the defective portion is very useful for improving the defective product rate in the subsequent manufacturing technology, it is very important to find the defective portion in data line units as in the present embodiment.

【0069】(1−1)データ線の開放又は断線検査 この場合、図5(a)に示すように、データ線駆動回路
101及び走査線駆動回路104を通常動作させる。そ
して、プリチャージ回路202における複数のTFT2
02全てをオン状態としつつ(即ち、プリチャージ回路
駆動信号(NRG)をハイレベルとしつつ)、プリチャ
ージ信号線204に例えば5Vといった所定電圧を持つ
プリチャージ信号(NRS)を印加する。すると、プリ
チャージ信号線204に印加された所定電圧は、オン状
態とされたTFT202を介して各データ線35に印加
される。そして、各データ線35に印加された電圧によ
り、サンプリング回路301における複数のTFT30
1がサンプリング回路駆動信号Sn(n=1、2、…)
により順次オンされることにより各データ線35と各画
像信号線304とが導通状態とされた時点で、画像信号
線304に電流が流れる。そこで、この画像信号線30
4に流れる電流を測定して、データ線35やこれに接続
された画素部のTFT30等が正常状態にある場合に得
られる基準電流Iと比較する。そして、測定電流が基準
電流I±εの範囲(ε:許容或いは誤差範囲)に入って
いれば、各データ線35には、開放又は断線がないと判
定できる。逆にこの範囲に入っていなければ各データ線
35には、開放又は断線があると判定できる。
(1-1) Inspection of Opening or Disconnection of Data Line In this case, as shown in FIG. 5A, the data line driving circuit 101 and the scanning line driving circuit 104 are operated normally. The plurality of TFTs 2 in the precharge circuit 202
A precharge signal (NRS) having a predetermined voltage of, for example, 5 V is applied to the precharge signal line 204 while turning on all 02 (that is, keeping the precharge circuit drive signal (NRG) at a high level). Then, the predetermined voltage applied to the precharge signal line 204 is applied to each data line 35 via the TFT 202 turned on. Then, the plurality of TFTs 30 in the sampling circuit 301 are generated by the voltage applied to each data line 35.
1 is a sampling circuit drive signal Sn (n = 1, 2,...)
, The current flows through the image signal line 304 when each data line 35 and each image signal line 304 are turned on. Therefore, this image signal line 30
4 is measured and compared with a reference current I obtained when the data line 35 and the TFT 30 of the pixel portion connected to the data line 35 are in a normal state. If the measured current falls within the range of the reference current I ± ε (ε: tolerance or error range), it can be determined that each data line 35 has no opening or disconnection. Conversely, if it is not within this range, it can be determined that each data line 35 is open or disconnected.

【0070】尚、この例では、画像信号線304の総数
が偶数であるので、これらに順にH(ハイレベル)、L
(ローレベル)、H、L、H、Lのように交互にレベル
の異なる電圧を印加すれば一回で、検査が可能である。
仮に、画像信号線304の総数が奇数であれば、これら
にH、H、L、H、H、L、H、H、L、…のようにレ
ベルの異なる電圧を一回印加した後、L、L、H、L、
L、H、L、L、H、…のようにレベルの異なる電圧を
もう一回印加すれば、合計2回の電圧印加により同内容
の検査が可能となる。
In this example, since the total number of image signal lines 304 is even, H (high level) and L
(Low level), H, L, H, and L are applied alternately to different levels of voltage, so that inspection can be performed only once.
If the total number of the image signal lines 304 is an odd number, a voltage having a different level such as H, H, L, H, H, L, H, H, L,. , L, H, L,
If another voltage having a different level such as L, H, L, L, H,... Is applied once, the same content can be inspected by applying the voltage twice.

【0071】(1−2)データ線の短絡検査 この場合、先ず走査線駆動回路104の動作を停止させ
る。そして、図6に示すように、サンプリング回路30
1のTFT302全てをオン状態とする(即ち、シフト
レジスタ303のスタート信号DXをハイレベルとす
る)と共にプリチャージ回路201のTFT202全て
をオフ状態としつつ(即ち、プリチャージ回路駆動信号
(NRG)をローレベルとしつつ)、相隣接する画像信
号線304間に所定電圧を印加する。具体的には、画像
信号VID1、3、5に対応する画像信号線304に例
えば、15Vのハイレベル電圧を印加すると共に画像信
号VID2、4、6に対応する画像信号線304に例え
ば、0Vのローレベル電圧を印加する。すると、TFT
302を介して画像信号線304からデータ線35に所
定電圧が印加されるが、TFT202が全てオフされて
いるため、相隣接するデータ線35は相互にほぼ絶縁さ
れておりこれらの相隣接する画像信号線304間には電
流は流れない筈である。そこで、この状態で、相隣接す
る画像信号線304間に流れる電流を測定して、データ
線35等が正常状態にある場合に得られる(ほぼ零に近
い)基準電流±iと比較する。そして、測定電流が基準
電流±iの範囲に入っていれば、各データ線35には、
短絡がないと判定できる。逆にこの範囲に入っていなけ
れば各データ線35には、短絡があると判定できる。
(1-2) Inspection of short circuit of data line In this case, first, the operation of the scanning line driving circuit 104 is stopped. Then, as shown in FIG.
All the one TFTs 302 are turned on (ie, the start signal DX of the shift register 303 is set to the high level), and all the TFTs 202 of the precharge circuit 201 are turned off (ie, the precharge circuit drive signal (NRG) is turned on). While maintaining the low level, a predetermined voltage is applied between the adjacent image signal lines 304. Specifically, for example, a high-level voltage of 15 V is applied to the image signal lines 304 corresponding to the image signals VID1, 3, and 5, and 0 V is applied to the image signal lines 304 corresponding to the image signals VID2, 4, and 6. Apply low level voltage. Then, TFT
A predetermined voltage is applied from the image signal line 304 to the data line 35 via the line 302, but since the TFTs 202 are all turned off, the adjacent data lines 35 are substantially insulated from each other, and No current should flow between the signal lines 304. In this state, the current flowing between the adjacent image signal lines 304 is measured and compared with a reference current ± i (nearly zero) obtained when the data lines 35 and the like are in a normal state. If the measured current falls within the range of the reference current ± i, each data line 35
It can be determined that there is no short circuit. Conversely, if it is not within this range, it can be determined that each data line 35 has a short circuit.

【0072】(1−3)サンプリング回路のTFTのリ
ーク検査 この場合、先ず走査線駆動回路104の動作を停止させ
る。そして、図6において、サンプリング回路301の
TFT302全てをオフ状態とする(即ち、シフトレジ
スタ303のスタート信号DXをローレベルとする)と
共にプリチャージ回路201のTFT202全てをオン
状態としつつ(即ち、プリチャージ回路駆動信号(NR
G)をハイレベルとしつつ)、プリチャージ信号線20
4に、例えば12Vといった所定電圧を印加する。する
と、TFT202を介してプリチャージ信号線204か
らデータ線35に所定電圧が印加されるが、サンプリン
グ回路301のTFT302スイッチが全てオフされて
いるため、データ線35の所定電圧によりデータ線35
から画像信号線304に電流が流れない筈である。そこ
で、この状態で、画像信号線304に流れる電流を測定
して、サンプリング回路301のTFT302等が正常
状態にある場合に得られる(ほぼ零に近い)基準電流±
iと比較する。そして、測定電流が基準電流±iの範囲
に入っていれば、各TFT302には、リークがないと
判定できる。逆にこの範囲に入っていなければ各TFT
302には、リークがあると判定できる。
(1-3) Inspection of TFT Leakage in Sampling Circuit In this case, first, the operation of the scanning line driving circuit 104 is stopped. In FIG. 6, all the TFTs 302 of the sampling circuit 301 are turned off (that is, the start signal DX of the shift register 303 is set to a low level), and all the TFTs 202 of the precharge circuit 201 are turned on (that is, the precharge circuit 201 is turned on). Charge circuit drive signal (NR
G) is set to the high level) and the precharge signal line 20
4 is applied with a predetermined voltage, for example, 12V. Then, a predetermined voltage is applied from the precharge signal line 204 to the data line 35 via the TFT 202. However, since all the switches of the TFT 302 of the sampling circuit 301 are turned off, the predetermined voltage of the data line 35 is applied to the data line 35.
Therefore, no current should flow through the image signal line 304. Therefore, in this state, the current flowing through the image signal line 304 is measured, and the reference current ± (nearly zero) obtained when the TFT 302 or the like of the sampling circuit 301 is in a normal state.
Compare with i. If the measured current falls within the range of the reference current ± i, it can be determined that there is no leak in each TFT 302. Conversely, if not within this range, each TFT
In 302, it can be determined that there is a leak.

【0073】(1−4)プリチャージ回路のTFTのリ
ーク検査 この場合、先ず走査線駆動回路104の動作を停止させ
る。そして、図6において、サンプリング回路301の
TFT302全てをオン状態とする(即ち、シフトレジ
スタのスタート信号DXをハイレベルとする)と共にプ
リチャージ回路201のTFT202全てをオフ状態と
しつつ(即ち、プリチャージ回路駆動信号(NRG)を
ローレベルとしつつ)、プリチャージ信号線204に、
例えば12Vといった所定電圧を印加する。すると、T
FT202が全てオフされているため、プリチャージ信
号線204の所定電圧によりデータ線35及びサンプリ
ング回路301のTFT302を介して画像信号線30
4に電流が流れない筈である。そこで、この状態で、画
像信号線304に流れる電流を測定して、プリチャージ
回路201のTFT202等が正常状態にある場合に得
られる(ほぼ零に近い)基準電流±iと比較する。そし
て、測定電流が基準電流±iの範囲に入っていれば、各
TFT202には、リークがないと判定できる。逆にこ
の範囲に入っていなければ各TFT202には、リーク
があると判定できる。
(1-4) Inspection of TFT Leak in Precharge Circuit In this case, first, the operation of the scanning line driving circuit 104 is stopped. In FIG. 6, all the TFTs 302 of the sampling circuit 301 are turned on (that is, the start signal DX of the shift register is set to the high level), and all the TFTs 202 of the precharge circuit 201 are turned off (that is, precharged). While the circuit drive signal (NRG) is at low level), the precharge signal line 204
For example, a predetermined voltage such as 12 V is applied. Then T
Since all of the FTs 202 are turned off, the image signal lines 30 via the data lines 35 and the TFTs 302 of the sampling circuit 301 by a predetermined voltage of the precharge signal lines 204.
No current should flow through 4. Therefore, in this state, the current flowing through the image signal line 304 is measured and compared with a reference current ± i (nearly zero) obtained when the TFT 202 or the like of the precharge circuit 201 is in a normal state. If the measured current is within the range of the reference current ± i, it can be determined that there is no leak in each TFT 202. Conversely, if it is not within this range, it can be determined that each TFT 202 has a leak.

【0074】(2)第2の検査方法 次に、データ線駆動回路101が、図7に示すように、
例えば各段から転送信号を順次出力する4系列8相のシ
フトレジスタ303’を備えた場合(即ち、図5及び図
6に示したような波形制御回路307を備えない場合)
における検査方法について説明する。
(2) Second Inspection Method Next, as shown in FIG.
For example, a case where a four-system eight-phase shift register 303 'that sequentially outputs a transfer signal from each stage is provided (that is, a case where the waveform control circuit 307 shown in FIGS. 5 and 6 is not provided)
Will be described.

【0075】図7において、シフトレジスタ303’の
各系列は、スタート信号DXが入力されると、クロック
信号CLX1及びその反転信号、クロック信号CLX2
及びその反転信号、クロック信号CLX3及びその反転
信号、クロック信号CLX4及びその反転信号に同期し
て夫々、順次転送信号(即ち、サンプリング回路駆動信
号Q1、Q2、…)を出力する。
In FIG. 7, when a start signal DX is input, each series of the shift register 303 'receives a clock signal CLX1, its inverted signal, and a clock signal CLX2.
, And sequentially outputs transfer signals (ie, sampling circuit drive signals Q1, Q2,...) In synchronization with the clock signal CLX3 and its inverted signal, and the clock signal CLX4 and its inverted signal.

【0076】この場合におけるシフトレジスタの1系列
(サンプリング回路駆動信号Q1、Q5、Q9…を出力
する系列)を構成する回路部分を抜き出して図8(a)
に示し、そのタイミングチャートを図8(b)に示す。
図8(b)に示したように、シフトレジスタ303’の
各系列において相隣接する二つの段から相前後して出力
される転送信号(即ち、サンプリング回路駆動信号Q
1、Q5、Q9、…)は、時間的に相互に重なる。ま
た、他の系列についても同様に、相隣接する二つの段か
ら相前後して出力される転送信号(即ち、サンプリング
回路駆動信号Q2、Q6、Q10、…)は、時間的に相
互に重なり、転送信号(即ち、サンプリング回路駆動信
号Q3、Q7、Q11、…)は、時間的に相互に重な
り、転送信号(即ち、サンプリング回路駆動信号Q2、
Q6、Q10、…)は、時間的に相互に重なる。
In this case, a circuit portion forming one system of the shift register (system for outputting sampling circuit drive signals Q1, Q5, Q9...) Is extracted and FIG.
The timing chart is shown in FIG. 8B.
As shown in FIG. 8B, transfer signals (that is, sampling circuit drive signals Q) output from two stages adjacent to each other in each sequence of the shift register 303 ′ are successively output.
1, Q5, Q9,...) Overlap one another temporally. Similarly, transfer signals (that is, sampling circuit drive signals Q2, Q6, Q10,...) Output immediately before and after two adjacent stages overlap with each other in other streams, and overlap with each other in time. The transfer signals (that is, the sampling circuit drive signals Q3, Q7, Q11,...) Overlap each other in time, and the transfer signals (that is, the sampling circuit drive signals Q2,
Q6, Q10,...) Overlap with each other in time.

【0077】従って、データ線駆動回路101がこのよ
うに構成された場合には、6相展開された画像信号線3
04を利用して同時にオンするデータ線35の数を制限
することにより、図8(b)に示したように相互に重な
るサンプリング回路駆動信号Qiにより同一の画像信号
線304に接続されたサンプリング回路301のTFT
302を同時に駆動しない構成が採られる。
Therefore, when the data line driving circuit 101 is configured as described above, the image signal lines 3 which have been
By limiting the number of data lines 35 that are simultaneously turned on using the signal lines 04, the sampling circuits connected to the same image signal line 304 by the sampling circuit drive signals Qi overlapping each other as shown in FIG. 301 TFT
A configuration is adopted in which the two motors 302 are not simultaneously driven.

【0078】第2の検査方法では、複数系列のシフトレ
ジスタ303’を用いているので、プリチャージ信号線
204における電流を測定して以下に説明する検査をデ
ータ線35毎に行う(即ち、データ線の単位で不良箇所
を発見する)ために、プリチャージ回路駆動信号(NR
G)やプリチャージ信号(NRS)の系列数を次式を満
たすように設定する。
In the second inspection method, since a plurality of series of shift registers 303 'are used, the current described in the precharge signal line 204 is measured, and the inspection described below is performed for each data line 35 (that is, the data line 35). The precharge circuit drive signal (NR
G) and the number of sequences of the precharge signal (NRS) are set so as to satisfy the following equation.

【0079】「 プリチャージ信号の系列数 ×(プ
リチャージ回路駆動信号の系列数×2)≧(シフトレジ
スタの系列数×2)× 同時にオンするデータ線数」 従って、図7に示した構成例では、プリチャージ回路駆
動信号(NRG)は2系列(NRG1及びNRG2)と
され、プリチャージ信号(NRS)は4系列(NRS
1、NRS2、NRS3及びNRS4)とされる。
“Number of precharge signal series × (number of precharge circuit drive signal series × 2) ≧ (number of shift register series × 2) × number of simultaneously turned on data lines” In the example, the precharge circuit drive signal (NRG) has two lines (NRG1 and NRG2), and the precharge signal (NRS) has four lines (NRS).
1, NRS2, NRS3 and NRS4).

【0080】尚、上記式を満たさない場合でも、或い
は、前述した第1の検査方法と同様に画像信号線304
における電流を測定することによっても、複数のデータ
線からなるグループ単位での検査(不良箇所の発見)は
可能であり、単純に製造ラインにおいて不良品を発見し
て組立工程等の次工程に回さない目的は達成される。
Even when the above expression is not satisfied, or as in the case of the first inspection method described above, the image signal line 304
Inspection of a group consisting of a plurality of data lines (detection of a defective portion) is also possible by measuring the current in the semiconductor device. Not purpose is achieved.

【0081】このように複数系列のシフトレジスタ30
3’を用いる場合には、前述の1系列のシフトレジスタ
303を用いた場合(図5及び図6参照)と比較する
と、プリチャージ信号(NRS)やプリチャージ回路駆
動信号(NRG)用の入出力配線や入出力端子の数は多
いが、なお検査回路とプリチャージ回路とを兼用するこ
とによる従来の技術に対する本実施の形態における長所
が失われるものではない。
As described above, a plurality of shift registers 30
When 3 ′ is used, the input for the precharge signal (NRS) and the precharge circuit drive signal (NRG) is compared with the case where the above-described one-series shift register 303 is used (see FIGS. 5 and 6). Although the number of output wirings and input / output terminals is large, the advantage of the present embodiment over the prior art by using both the inspection circuit and the precharge circuit is not lost.

【0082】(2−1)データ線の開放又は断線検査 この場合、図7において、データ線駆動回路101及び
走査線駆動回路104を通常動作させる。
(2-1) Opening or disconnection inspection of data lines In this case, in FIG. 7, the data line driving circuit 101 and the scanning line driving circuit 104 are operated normally.

【0083】そして、先ず、プリチャージ回路202に
おけるNRG1系列の複数のTFT202をオン状態と
し(即ち、プリチャージ回路駆動信号(NRG1)をハ
イレベルとし)且つ、NRG2系列の複数のTFT20
2をオフ状態としつつ(即ち、プリチャージ回路駆動信
号(NRG2)をローレベルとしつつ)、画像信号線3
04に例えば5Vといった所定電圧を印加する。する
と、画像信号線304に印加された所定電圧は、サンプ
リング回路301における複数のTFT301がサンプ
リング回路駆動信号Sn(n=1、2、…)により順次
オンされることにより各データ線35と各画像信号線3
04とが導通状態とされた時点で、NRG1系列に対応
するプリチャージ信号線204に電流が流れる。そこ
で、このプリチャージ信号線204に流れる電流を測定
して、データ線35等が正常状態にある場合に得られる
基準電流と比較することにより、NRG1系列に対応す
る各データ線35における開放又は断線の有無を判定で
きる。
First, the plurality of NRG1 series TFTs 202 in the precharge circuit 202 are turned on (that is, the precharge circuit drive signal (NRG1) is set to a high level) and the plurality of NRG2 series TFTs 20 are turned on.
2 while the image signal line 3 is in the off state (ie, while the precharge circuit drive signal (NRG2) is at a low level).
For example, a predetermined voltage such as 5 V is applied to the signal line 04. Then, the predetermined voltage applied to the image signal line 304 is applied to each data line 35 and each image by sequentially turning on the plurality of TFTs 301 in the sampling circuit 301 by the sampling circuit drive signal Sn (n = 1, 2,...). Signal line 3
At the time when the circuit 04 is turned on, a current flows through the precharge signal line 204 corresponding to the NRG1 series. Therefore, the current flowing through the precharge signal line 204 is measured and compared with a reference current obtained when the data lines 35 and the like are in a normal state, thereby opening or disconnecting each data line 35 corresponding to the NRG1 series. Can be determined.

【0084】次に、プリチャージ回路202におけるN
RG2系列の複数のTFT202をオフ状態とし(即
ち、プリチャージ回路駆動信号(NRG1)をローレベ
ルとし)且つ、NRG2系列の複数のTFT202をオ
ン状態としつつ(即ち、プリチャージ回路駆動信号(N
RG2)をハイレベルとしつつ)、画像信号線304に
例えば5Vといった所定電圧を印加して、上述のNRG
1系列の場合と同様に、NRG2系列に対応する各デー
タ線35における開放又は断線の有無を判定できる。
Next, N in the precharge circuit 202
The plurality of TFTs 202 of the RG2 series are turned off (that is, the precharge circuit drive signal (NRG1) is set to low level), and the plurality of TFTs 202 of the NRG2 series are turned on (that is, the precharge circuit drive signal (N
While keeping RG2) at a high level), a predetermined voltage such as 5 V is applied to the image signal line 304, and the above-described NRG is applied.
As in the case of one series, it is possible to determine whether or not each data line 35 corresponding to the NRG2 series is open or disconnected.

【0085】(2−2)データ線の短絡検査 この場合、先ず走査線駆動回路104の動作を停止させ
る。そして、図7において、サンプリング回路301の
TFT302全てをオフ状態とする(即ち、シフトレジ
スタのスタート信号DXをローレベルとする)と共にプ
リチャージ回路201のTFT202全てをオン状態と
しつつ(即ち、プリチャージ回路駆動信号(NRG1及
びNRG2)をハイレベルとしつつ)、相隣接するプリ
チャージ信号線間に所定電圧を印加する。具体的には、
プリチャージ信号NRS1及びNRS3に対応するプリ
チャージ信号線204を、例えば12Vのハイレベルに
すると共にプリチャージ信号NRS2及びNRS4に対
応するプリチャージ信号線204を例えば0Vのローレ
ベルにする。すると、TFT202を介してプリチャー
ジ信号線204からデータ線35に所定電圧が印加され
るが、TFT302が全てオフされているため、相隣接
するデータ線35は相互にほぼ絶縁されておりこれらの
相隣接するプリチャージ信号線204間には電流は流れ
ない筈である。そこで、この状態で、相隣接するプリチ
ャージ信号線204間に流れる電流を測定して、データ
線35等が正常状態にある場合に得られる(ほぼ零に近
い)基準電流と比較することにより、各データ線35に
おける短絡の有無を判定できる。
(2-2) Inspection of Short-circuit of Data Line In this case, first, the operation of the scanning line driving circuit 104 is stopped. In FIG. 7, all the TFTs 302 of the sampling circuit 301 are turned off (that is, the start signal DX of the shift register is set to a low level), and all the TFTs 202 of the precharge circuit 201 are turned on (that is, the precharge is performed). A predetermined voltage is applied between adjacent precharge signal lines while the circuit drive signals (NRG1 and NRG2) are at a high level. In particular,
The precharge signal lines 204 corresponding to the precharge signals NRS1 and NRS3 are set to a high level of, for example, 12V, and the precharge signal lines 204 corresponding to the precharge signals NRS2 and NRS4 are set to a low level of, for example, 0V. Then, a predetermined voltage is applied from the precharge signal line 204 to the data line 35 via the TFT 202. However, since all the TFTs 302 are turned off, the adjacent data lines 35 are almost insulated from each other and No current should flow between adjacent precharge signal lines 204. Therefore, in this state, the current flowing between the adjacent precharge signal lines 204 is measured, and is compared with a reference current (nearly zero) obtained when the data lines 35 and the like are in a normal state. The presence or absence of a short circuit in each data line 35 can be determined.

【0086】(2−3)サンプリング回路のTFTのリ
ーク検査 この場合、先ず走査線駆動回路104の動作を停止さ
せ、図7において、サンプリング回路301のTFT3
02全てをオフ状態とする(即ち、シフトレジスタのス
タート信号DXをローレベルとする)。
(2-3) Inspection of TFT Leakage in Sampling Circuit In this case, first, the operation of the scanning line driving circuit 104 is stopped, and in FIG.
02 is turned off (that is, the start signal DX of the shift register is set to low level).

【0087】そして、先ず、プリチャージ回路202に
おけるNRG1系列の複数のTFT202をオン状態と
し(即ち、プリチャージ回路駆動信号(NRG1)をハ
イレベルとし)且つ、NRG2系列の複数のTFT20
2をオフ状態としつつ(即ち、プリチャージ回路駆動信
号(NRG2)をローレベルとしつつ)、画像信号線3
04に例えば12Vといった所定電圧を印加する。する
と、画像信号線304に印加された所定電圧は、サンプ
リング回路301のTFT302スイッチが全てオフさ
れているため、データ線35及びTFT202を介して
プリチャージ信号線204に電流が流れない筈である。
そこで、この状態で、プリチャージ信号線204に流れ
る電流を測定して、サンプリング回路301のTFT3
02等が正常状態にある場合に得られる(ほぼ零に近
い)基準電流と比較することにより、NRG1系列に対
応するサンプリング回路301の各TFT302におけ
るリークの有無を判定できる。
First, a plurality of NRG1 series TFTs 202 in the precharge circuit 202 are turned on (that is, the precharge circuit drive signal (NRG1) is set to a high level), and a plurality of NRG2 series TFTs 20 are turned on.
2 while the image signal line 3 is in the off state (ie, while the precharge circuit drive signal (NRG2) is at a low level).
For example, a predetermined voltage such as 12 V is applied to the signal line 04. Then, as for the predetermined voltage applied to the image signal line 304, no current should flow to the precharge signal line 204 via the data line 35 and the TFT 202 because all the switches of the TFT 302 of the sampling circuit 301 are turned off.
Therefore, in this state, the current flowing through the precharge signal line 204 is measured, and the TFT3 of the sampling circuit 301 is measured.
By comparing with a reference current obtained when 02 or the like is in a normal state (nearly zero), it is possible to determine whether or not each TFT 302 of the sampling circuit 301 corresponding to the NRG1 series has a leak.

【0088】次に、プリチャージ回路202におけるN
RG2系列の複数のTFT202をオフ状態とし(即
ち、プリチャージ回路駆動信号(NRG1)をローレベ
ルとし)且つ、NRG2系列の複数のTFT202をオ
ン状態としつつ(即ち、プリチャージ回路駆動信号(N
RG2)をハイレベルとしつつ)、画像信号線304に
例えば12Vといった所定電圧を印加して、上述のNR
G1系列の場合と同様に、NRG2系列に対応するサン
プリング回路301の各TFT302におけるリークの
有無を判定できる。
Next, N in the precharge circuit 202
The plurality of TFTs 202 of the RG2 series are turned off (that is, the precharge circuit drive signal (NRG1) is set to low level), and the plurality of TFTs 202 of the NRG2 series are turned on (that is, the precharge circuit drive signal (N
While keeping RG2) at a high level), a predetermined voltage such as 12 V is applied to the image signal line 304, and the above-described NR
As in the case of the G1 series, it is possible to determine whether or not there is a leak in each TFT 302 of the sampling circuit 301 corresponding to the NRG2 series.

【0089】(2−4)プリチャージ回路のTFTのリ
ーク検査 この場合、先ず走査線駆動回路104の動作を停止させ
る。そして、図7において、サンプリング回路301の
TFT302全てをオン状態とする(即ち、シフトレジ
スタのスタート信号DXをハイレベルとする)と共にプ
リチャージ回路201のTFT202全てをオフ状態と
しつつ(即ち、プリチャージ回路駆動信号(NRG1及
びNRG2)をローレベルとしつつ)、画像信号線30
4に例えば12Vといった所定電圧を印加する。する
と、画像信号線304に印加された所定電圧は、プリチ
ャージ回路302のTFT202スイッチが全てオフさ
れているため、TFT302及びデータ線35を介して
プリチャージ信号線204に電流が流れない筈である。
そこで、この状態で、プリチャージ信号線204に流れ
る電流を測定して、プリチャージ回路201のTFT2
02等が正常状態にある場合に得られる(ほぼ零に近
い)基準電流と比較することにより、プリチャージ回路
201の各TFT202におけるリークの有無を判定で
きる。
(2-4) Inspection of TFT Leak in Precharge Circuit In this case, first, the operation of the scanning line drive circuit 104 is stopped. In FIG. 7, all the TFTs 302 of the sampling circuit 301 are turned on (that is, the start signal DX of the shift register is set to the high level), and all the TFTs 202 of the precharge circuit 201 are turned off (that is, the precharge is performed). While the circuit drive signals (NRG1 and NRG2) are at a low level, the image signal line 30
4 is applied with a predetermined voltage, for example, 12V. Then, as for the predetermined voltage applied to the image signal line 304, no current should flow to the precharge signal line 204 via the TFT 302 and the data line 35 because all the switches of the TFT 202 of the precharge circuit 302 are turned off. .
Therefore, in this state, the current flowing through the precharge signal line 204 is measured, and the TFT 2 of the precharge circuit 201 is measured.
By comparing with a reference current obtained when 02 or the like is in a normal state (nearly zero), it is possible to determine whether or not each TFT 202 of the precharge circuit 201 has a leak.

【0090】以上のように本実施の形態における検査兼
プリチャージ回路201は、液晶装置200への組み立
て工程前やスクライブ工程前などに実施される検査の際
には検査機能を持ち、液晶装置200への組み立て後の
通常動作の際にはプリチャージ機能を持つ。このため、
従来のように検査回路とプリチャージ回路とを別々に基
板の周辺部分に設ける場合と比較して、これら二つの機
能を実現するために必要な基板上の領域が顕著に小さく
て済む。特に、従来のように通常動作時には不要となる
検査用端子や検査用配線を専用に設ける必要がなく、プ
リチャージ用の入出力配線や入出力端子などを検査用に
兼用できるので、大変有利である。更に、従来のように
不要となった検査用端子が腐食して当該アクティブマト
リクス基板やこれを組み込んだ液晶装置に悪影響を及ぼ
したり、検査用回路や検査用配線の不良化が、当該アク
ティブマトリクス基板や液晶装置全体としての不良化に
繋がる可能性が低減されるため、二重に有利である。
As described above, the inspection and precharge circuit 201 in the present embodiment has an inspection function at the time of inspection performed before the assembling process into the liquid crystal device 200 or before the scribe process. It has a precharge function during normal operation after assembling. For this reason,
Compared with the conventional case where the inspection circuit and the precharge circuit are separately provided in the peripheral portion of the substrate, the area on the substrate required to realize these two functions can be significantly reduced. In particular, there is no need to provide dedicated test terminals and test wiring that are not required during normal operation as in the past, and input / output wiring and input / output terminals for precharging can be used for testing, which is very advantageous. is there. Furthermore, the inspection terminals that are no longer needed as in the related art are corroded and adversely affect the active matrix substrate and the liquid crystal device incorporating the same, and the inspection circuit and the inspection wiring are defective. And the possibility of leading to failure of the liquid crystal device as a whole is reduced, which is double advantage.

【0091】(液晶装置の全体構成)次に、以上説明し
た検査兼プリチャージ回路201を含むアクティブマト
リクス基板を備えた液晶装置の全体構成例を、図9及び
図10を参照して説明する。ここに、図9は、液晶装置
を対向基板の側から見た平面図であり、図10は、図9
のH−H’断面図である。
(Overall Configuration of Liquid Crystal Device) Next, an overall configuration example of a liquid crystal device provided with an active matrix substrate including the above-described inspection and precharge circuit 201 will be described with reference to FIGS. 9 and 10. FIG. Here, FIG. 9 is a plan view of the liquid crystal device viewed from the counter substrate side, and FIG.
HH ′ sectional view of FIG.

【0092】図9及び図10において、TFTアレイ基
板1の上には、複数の画素電極11により規定される画
面表示領域(即ち、実際に液晶層50の配向状態変化に
より画像が表示される液晶装置の領域)の周囲において
両基板を貼り合わせて液晶層50を包囲するシール部材
の一例としての光硬化性樹脂からなるシール材52が、
画面表示領域に沿って設けられている。そして、対向基
板2上における画面表示領域とシール材52との間に
は、遮光性の周辺見切り53が設けられている。
9 and 10, on the TFT array substrate 1, a screen display area defined by a plurality of pixel electrodes 11 (that is, a liquid crystal on which an image is actually displayed due to a change in the alignment state of the liquid crystal layer 50). A sealing material 52 made of a photocurable resin as an example of a sealing member that surrounds the liquid crystal layer 50 by bonding the two substrates together around the (device region)
It is provided along the screen display area. A light-shielding peripheral partition 53 is provided between the screen display area on the counter substrate 2 and the sealing material 52.

【0093】周辺見切り53は、後に画面表示領域に対
応して開口が開けられた遮光性のケースにTFTアレイ
基板1が入れられた場合に、画面表示領域が製造誤差等
によりケースの開口の縁に隠れてしまわないように、即
ち、例えばTFTアレイ基板1のケースに対する数百μ
m程度のずれを許容するように、画面表示領域の周囲に
500μm以上の幅を持つ帯状の遮光性材料から形成さ
れたものである。このような遮光性の周辺見切り53
は、例えば、Cr(クロム)、Ni(ニッケル)、Al
(アルミニウム)等の金属材料を用いたスパッタリン
グ、フォトリソグラフィ及びエッチングにより対向基板
2に形成される。或いは、カーボンやTi(チタン)を
フォトレジストに分散した樹脂ブラックなどの材料から
形成される。
When the TFT array substrate 1 is put in a light-shielding case having an opening corresponding to the screen display area later, the peripheral display 53 may have an edge of the opening of the case due to a manufacturing error or the like. That is, for example, several hundred μm for the case of the TFT array substrate 1.
It is formed of a band-shaped light-shielding material having a width of 500 μm or more around the screen display area so as to allow a deviation of about m. Such light-shielding peripheral parting 53
Is, for example, Cr (chromium), Ni (nickel), Al
The counter substrate 2 is formed by sputtering, photolithography, and etching using a metal material such as (aluminum). Alternatively, it is formed from a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.

【0094】シール材52の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路101及び実装端
子102が設けられており、画面表示領域の左右の2辺
に沿って走査線駆動回路104が画面表示領域の両側に
設けられている。更に画面表示領域の上辺には、画面表
示領域の両側に設けられた走査線駆動回路104間をつ
なぐための複数の配線105が設けられている。また、
対向基板2のコーナー部の少なくとも1箇所において、
TFTアレイ基板1と対向基板2との間で電気的導通を
とるための導通材からなる銀点106が設けられてい
る。そして、シール材52とほぼ同じ輪郭を持つ対向基
板2が当該シール材52によりTFTアレイ基板1に固
着されている。
The data line driving circuit 101 and the mounting terminals 102 are provided along the lower side of the screen display area in the area outside the sealing material 52, and the scanning line driving circuit is provided along the two left and right sides of the screen display area. Circuits 104 are provided on both sides of the screen display area. Further, a plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the screen display area are provided on an upper side of the screen display area. Also,
At least one of the corners of the opposing substrate 2
A silver point 106 made of a conductive material for providing electrical continuity between the TFT array substrate 1 and the counter substrate 2 is provided. The opposite substrate 2 having substantially the same contour as the sealing material 52 is fixed to the TFT array substrate 1 by the sealing material 52.

【0095】本実施の形態では特に、検査兼プリチャー
ジ回路201及びサンプリング回路301は、対向基板
2に形成された遮光性の周辺見切り53に対向する位置
においてTFTアレイ基板1上に設けられており、デー
タ線駆動回路101及び走査線駆動回路104は、液晶
層50に面しないTFTアレイ基板1の狭く細長い周辺
部分上に設けられている。
In this embodiment, particularly, the inspection / precharge circuit 201 and the sampling circuit 301 are provided on the TFT array substrate 1 at a position facing the light-shielding peripheral partition 53 formed on the opposite substrate 2. The data line driving circuit 101 and the scanning line driving circuit 104 are provided on a narrow and elongated peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50.

【0096】検査兼プリチャージ回路201及びサンプ
リング回路301は、通常動作時には、基本的に交流駆
動の回路である。このため、シール材52により包囲さ
れ両基板間に挟持された液晶層50に面するTFTアレ
イ基板1部分にこれらの検査兼プリチャージ回路201
及びサンプリング回路301を設けても、直流電圧印加
による液晶層50の劣化という問題は生じない。これに
対して、データ線駆動回路101及び走査線駆動回路1
04は、液晶層50に面することのないTFTアレイ基
板1の周辺部分に設けられている。従って、液晶層50
に、特に直流駆動されるデータ線駆動回路101や走査
線駆動回路104からの直流電圧成分が、漏れ込んで印
加されることを未然に防止できる。
The inspection / precharge circuit 201 and the sampling circuit 301 are basically AC driven circuits during normal operation. Therefore, these inspection and precharge circuits 201 are provided in the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between the two substrates.
Even if the sampling circuit 301 is provided, the problem of deterioration of the liquid crystal layer 50 due to application of a DC voltage does not occur. On the other hand, the data line driving circuit 101 and the scanning line driving circuit 1
Reference numeral 04 denotes a peripheral portion of the TFT array substrate 1 that does not face the liquid crystal layer 50. Therefore, the liquid crystal layer 50
In particular, it is possible to prevent DC voltage components from the data line driving circuit 101 and the scanning line driving circuit 104, which are DC driven, from leaking and being applied.

【0097】そして、このように周辺見切り53下に、
検査兼プリチャージ回路201及びサンプリング回路3
01を設けることで、走査線駆動回路104やデータ線
駆動回路101をTFTアレイ基板1の周辺部分に余裕
を持って形成することができ、特定の仕様に沿うように
これらの周辺回路を設計することが容易になる。
Then, below the peripheral parting 53,
Inspection and precharge circuit 201 and sampling circuit 3
By providing 01, the scanning line driving circuit 104 and the data line driving circuit 101 can be formed with a margin in the peripheral portion of the TFT array substrate 1, and these peripheral circuits are designed to meet specific specifications. It becomes easier.

【0098】本実施の形態では更に、プリチャージ信号
線204及びプリチャージ回路駆動信号線206(図1
参照)についても、周辺見切り53に対向する位置にお
いてTFTアレイ基板1に設けられている。この場合、
検査兼プリチャージ回路201は、通常動作時には、基
本的に交流駆動の回路であるため、液晶層50に面する
TFTアレイ基板1部分にこのようなプリチャージ信号
線204とプリチャージ回路駆動信号線206とを設け
ても、直流電圧印加による液晶の劣化という問題は生じ
ない。そして、このように周辺見切り53下に、2種類
の入出力配線を設ければ、液晶装置における有効表示面
積の減少を招くことはない。
In this embodiment, a precharge signal line 204 and a precharge circuit drive signal line 206 (FIG. 1)
) Is provided on the TFT array substrate 1 at a position facing the peripheral partition 53. in this case,
Since the inspection and precharge circuit 201 is basically an AC drive circuit during normal operation, such a precharge signal line 204 and a precharge circuit drive signal line are provided on the TFT array substrate 1 facing the liquid crystal layer 50. However, the problem of deterioration of the liquid crystal due to the application of the DC voltage does not occur. If two types of input / output wirings are provided below the peripheral partition 53, the effective display area of the liquid crystal device is not reduced.

【0099】(液晶装置の細部構成)次に、液晶装置の
各画素部等の具体的構成について図11から図14を参
照して説明する。ここに、図11は、液晶装置の相隣接
する画素部の平面図であり、図12は、液晶装置の検査
兼プリチャージ回路を構成するTFTの平面図である。
また、図13は、図11のA−A’断面及び図12のB
−B’断面を示す断面図であり、図14は、図11のC
−C’断面を示しており、液晶装置の周辺見切り下に配
線されたプリチャージ信号線に沿った断面図である。
尚、図13及び図14においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材
毎に縮尺を異ならしめてある。
(Detailed Configuration of Liquid Crystal Device) Next, a specific configuration of each pixel portion and the like of the liquid crystal device will be described with reference to FIGS. Here, FIG. 11 is a plan view of a pixel portion adjacent to the liquid crystal device, and FIG. 12 is a plan view of a TFT constituting an inspection / precharge circuit of the liquid crystal device.
FIG. 13 is a sectional view taken along line AA ′ of FIG. 11 and FIG.
FIG. 14 is a cross-sectional view showing a cross section taken along line -B ′, and FIG.
FIG. 3B is a cross-sectional view taken along a precharge signal line wired under the periphery of the liquid crystal device, showing a cross section taken along line −C ′.
In FIGS. 13 and 14, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.

【0100】図11の平面図に示すように、画面表示領
域内において、複数の画素電極11は、TFTアレイ基
板1上にマトリクス状に配列され、各画素電極11に隣
接してTFT30(破線で囲った領域)が設けられてお
り、また画素電極11の縦横の境界に夫々沿ってデータ
線35並びに走査線31及び容量線31’が設けられて
いる。データ線35は、コンタクトホール37を介して
半導体層32のソース領域と電気的接続されており、半
導体層32のチャネル領域(図11の右下がり斜線部)
において走査線31の一部であるゲート電極により制御
される。半導体層32のドレイン領域はコンタクトホー
ル38を介して画素電極11と電気的接続されている。
また、画素電極11に蓄積容量を付加するために、容量
線31’を配設する。蓄積容量は、半導体層32のドレ
イン領域から延設された第1蓄積容量電極32’と前記
容量線(第2蓄積容量電極)31’との間の層間絶縁層
(例えば後述するゲート絶縁層)を誘電体として形成す
る。尚、容量線31’を走査線と同一工程でポリシリコ
ン膜等により形成する場合は、データ線と同一工程で形
成されるAl等の低抵抗金属や金属シリサイドからなる
定電位線501とコンタクトホール502を介して電気
的接続すると良い。このような構成を採ることにより、
容量線31’の低抵抗化が実現できる。また、図11に
示すように定電位線501は画面表示領域の周辺に設け
られる周辺回路に供給される電源等から延設し、周辺見
切り53の領域に配線するようにすれば、専用の外部入
力端子を設ける必要がなくなり、更に周辺見切り53と
いった従来デッドスペースであった領域に配線を形成す
ることにより、液晶装置の小型化が実現できる。
As shown in the plan view of FIG. 11, in the screen display area, a plurality of pixel electrodes 11 are arranged in a matrix on the TFT array substrate 1, and a TFT 30 (shown by a broken line) is adjacent to each pixel electrode 11. (Enclosed region), and a data line 35, a scanning line 31, and a capacitance line 31 'are provided along the vertical and horizontal boundaries of the pixel electrode 11, respectively. The data line 35 is electrically connected to the source region of the semiconductor layer 32 via the contact hole 37, and the channel region of the semiconductor layer 32 (the hatched portion in the lower right portion of FIG. 11).
Is controlled by a gate electrode which is a part of the scanning line 31. The drain region of the semiconductor layer 32 is electrically connected to the pixel electrode 11 via the contact hole 38.
In order to add a storage capacitor to the pixel electrode 11, a capacitor line 31 'is provided. The storage capacitor is an interlayer insulating layer (for example, a gate insulating layer described later) between a first storage capacitor electrode 32 ′ extending from the drain region of the semiconductor layer 32 and the capacitor line (second storage capacitor electrode) 31 ′. Is formed as a dielectric. When the capacitance line 31 'is formed of a polysilicon film or the like in the same step as the scanning line, a constant potential line 501 made of a low-resistance metal such as Al or a metal silicide formed in the same step as the data line and the contact hole are used. It is preferable to make an electrical connection through 502. By adopting such a configuration,
The resistance of the capacitance line 31 'can be reduced. In addition, as shown in FIG. 11, the constant potential line 501 extends from a power supply or the like supplied to a peripheral circuit provided around the screen display area, and is wired in the area of the peripheral parting 53. It is not necessary to provide an input terminal, and furthermore, by forming a wiring in an area such as the peripheral partition 53 which has been a dead space in the related art, the size of the liquid crystal device can be reduced.

【0101】また、図12の平面図に示すように、検査
兼プリチャージ回路201においては、プリチャージ信
号線204、プリチャージ回路駆動信号線206及びデ
ータ線35が平行に配置されている。プリチャージ信号
線204は、各コンタクトホール37”を介して各TF
T202のソース領域に電気的接続されており、データ
線35は各コンタクトホール38”を介して各TFT2
02のドレイン領域に電気的接続されている。また、プ
リチャージ回路駆動信号線206はTFT202のゲー
ト電極として、これらのソース領域とドレイン領域とを
結ぶチャネル部分にゲート絶縁膜を介して対向配置され
ている。
As shown in the plan view of FIG. 12, in the inspection / precharge circuit 201, a precharge signal line 204, a precharge circuit drive signal line 206, and a data line 35 are arranged in parallel. The precharge signal line 204 is connected to each TF through each contact hole 37 ″.
The data line 35 is electrically connected to the source region of T202, and the data line 35 is connected to each TFT 2 through each contact hole 38 ″.
02 is electrically connected to the drain region. The precharge circuit drive signal line 206 is disposed as a gate electrode of the TFT 202 in a channel portion connecting the source region and the drain region, with a gate insulating film interposed therebetween.

【0102】図13の断面図における図11のA−A’
断面部分に示すように、液晶装置は画素部において、T
FTアレイ基板1並びにその上に積層された第1層間絶
縁層41、半導体層32、ゲート絶縁層33、走査線3
1(ゲート電極)、第2層間絶縁層42、データ線35
(ソース電極)、第3層間絶縁層43、画素電極11及
び配向膜12を備えており、画素毎にTFT30が設け
られている。また、液晶装置は画素部において、例えば
ガラス基板から成る対向基板2並びにその上に積層され
た共通電極21、配向膜22及び遮光膜23を備えてお
り、更に、これらの両基板間に挟持された液晶層50を
備えている。
AA ′ of FIG. 11 in the sectional view of FIG.
As shown in the cross section, the liquid crystal device has T
FT array substrate 1 and first interlayer insulating layer 41, semiconductor layer 32, gate insulating layer 33, and scanning line 3 laminated thereon
1 (gate electrode), second interlayer insulating layer 42, data line 35
(Source electrode), a third interlayer insulating layer 43, a pixel electrode 11, and an alignment film 12, and a TFT 30 is provided for each pixel. Further, the liquid crystal device includes, in the pixel portion, a counter substrate 2 made of, for example, a glass substrate, and a common electrode 21, an alignment film 22, and a light-shielding film 23 laminated thereon, and further sandwiched between these two substrates. Liquid crystal layer 50.

【0103】第1層間絶縁層41、第2層間絶縁層42
及び第3層間絶縁層43は夫々、NSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる。画素電極11は例え
ば、ITO膜(インジウム・ティン・オキサイド膜)な
どの透明導電性薄膜やAl等の反射率の高い不透明な材
料からなる。配向膜12及び22は、例えばポリイミド
薄膜などの有機薄膜からなる。共通電極21は、ITO
膜等からなり、対向基板2の全面に渡って形成されてい
る。遮光膜23は、TFT30に対向する所定領域に設
けられており、前述の周辺見切り53同様に金属材料や
樹脂ブラックなどから形成され、TFT30の半導体層
32に対する遮光の他に、コントラストの向上、色材の
混色防止などの機能を有する。液晶層50は、TFTア
レイ基板1と対向基板2との間において、シール材52
(図9及び図10参照)により囲まれた空間に液晶が真
空吸引等により封入されることにより形成され、例えば
一種又は数種類のネマティック液晶を混合した液晶から
なる。シール材52は、例えば光硬化性樹脂や熱硬化性
樹脂からなる接着剤であり、両基板間の距離を所定値と
するためのスペーサが混入されている。
First interlayer insulating layer 41, second interlayer insulating layer 42
And the third interlayer insulating layer 43 is NSG, PSG, BS, respectively.
G, BPSG or other silicate glass film, silicon nitride film, silicon oxide film, or the like. The pixel electrode 11 is made of, for example, a transparent conductive thin film such as an ITO film (indium tin oxide film) or an opaque material having a high reflectance such as Al. The alignment films 12 and 22 are made of, for example, an organic thin film such as a polyimide thin film. The common electrode 21 is made of ITO
It is made of a film or the like and is formed over the entire surface of the counter substrate 2. The light-shielding film 23 is provided in a predetermined region facing the TFT 30 and is made of a metal material or resin black as in the case of the peripheral partition 53 described above. It has the function of preventing color mixing of materials. The liquid crystal layer 50 includes a sealing material 52 between the TFT array substrate 1 and the opposing substrate 2.
The liquid crystal is formed by enclosing the liquid crystal in a space surrounded by (see FIGS. 9 and 10) by vacuum suction or the like, and is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The seal material 52 is an adhesive made of, for example, a photo-curable resin or a thermo-curable resin, and includes a spacer for setting a distance between the two substrates to a predetermined value.

【0104】TFT30は、走査線31(ゲート電
極)、走査線31からの電界によりチャネルが形成され
る半導体層32、走査線31と半導体層32とを絶縁す
るゲート絶縁層33、半導体層32に形成されたソース
領域34、データ線35(ソース電極)、及び半導体層
32に形成されたドレイン領域36を備えている。ドレ
イン領域36には、複数の画素電極11のうちの対応す
る一つが接続されている。ソース領域34及びドレイン
領域36は後述のように、半導体層32に対し、N型又
はP型のチャネルを形成するかに応じて所定濃度のN型
用又はP型用のドーパントをドープすることにより形成
されている。
The TFT 30 includes a scan line 31 (gate electrode), a semiconductor layer 32 in which a channel is formed by an electric field from the scan line 31, a gate insulating layer 33 that insulates the scan line 31 from the semiconductor layer 32, and a semiconductor layer 32. It has a source region 34 formed, a data line 35 (source electrode), and a drain region 36 formed in the semiconductor layer 32. A corresponding one of the plurality of pixel electrodes 11 is connected to the drain region 36. As will be described later, the source region 34 and the drain region 36 are formed by doping the semiconductor layer 32 with a predetermined concentration of N-type or P-type dopant depending on whether an N-type or P-type channel is formed. Is formed.

【0105】TFT30を構成する半導体層32は、例
えば、下地としての第1層間絶縁層41上にa−Si
(アモルファスシリコン)膜を形成後、アニール処理を
施して約500〜2000Åの厚さに固相成長させるこ
とにより形成する。前記半導体層32は、Pチャネル型
のTFT30の場合には、Sb(アンチモン)、As
(砒素)、P(リン)などのV族元素のドーパントを用
いたイオン注入等によりドープする。また、Nチャネル
型のTFT30の場合には、B(ボロン)、Ga(ガリ
ウム)、In(インジウム)などのIII族元素のドーパ
ントを用いたイオン注入等によりドープすることによ
り、ソース領域34およびドレイン領域36を形成す
る。また、TFT30をLDD(Lightly Do
ped Drain Structure)構造を持つ
Nチャネル型のTFTとする場合、ソース領域34及び
ドレイン領域36のうちチャネル側に夫々隣接する一部
にP(リン)などのV族元素のドーパントにより低濃度
ドープ領域を形成し、同じくP(リン)などのV族元素
のドーパントにより高濃度ドープ領域を形成する。ま
た、Pチャネル型のTFT30とする場合、B(ボロ
ン)などのIII族元素のドーパントを用いてソース領域
34及びドレイン領域36を形成する。尚、TFT30
は、オフセット構造のTFTとしてもよいし、セルフア
ライン型のTFTとしてもよい。また、画素スイッチン
グ用のTFT30は、高速に書き込むことが可能なNチ
ャネル型TFTを用いることが多い。
The semiconductor layer 32 constituting the TFT 30 is formed, for example, by forming a-Si layer on the first interlayer insulating layer 41 as a base.
After the (amorphous silicon) film is formed, the film is formed by performing an annealing process and performing solid phase growth to a thickness of about 500 to 2000 °. The semiconductor layer 32 is made of Sb (antimony) or As in the case of a P-channel type TFT 30.
Doping is performed by ion implantation using a dopant of a group V element such as (arsenic) or P (phosphorus). In the case of the N-channel type TFT 30, the source region 34 and the drain region are formed by doping by ion implantation using a dopant of a group III element such as B (boron), Ga (gallium), and In (indium). A region 36 is formed. Further, the TFT 30 is replaced with an LDD (Lightly Do
In the case of an N-channel TFT having a Ped Drain Structure (ped drain structure) structure, a part of the source region 34 and the drain region 36 adjacent to the channel side is lightly doped with a dopant of a group V element such as P (phosphorus). Is formed, and a high-concentration doped region is formed with a dopant of a group V element such as P (phosphorus). In the case of forming a P-channel TFT 30, the source region 34 and the drain region 36 are formed using a dopant of a group III element such as B (boron). The TFT 30
May be a TFT having an offset structure or a self-aligned TFT. Further, as the pixel switching TFT 30, an N-channel TFT capable of writing at high speed is often used.

【0106】このように、本実施の形態の液晶装置は、
画素スイッチング用のTFT30を形成するTFTアレ
イ基板1上にPチャネル型TFT及びNチャネル型TF
Tがほぼ同一工程で形成することが可能なため、画面表
示領域の外側の周辺部に図9に示すようにデータ線駆動
回路101や走査線駆動回路104等の周辺回路を画素
と同一基板上に形成することができる。これにより、駆
動回路を外付けする必要がなくなり、コスト及び液晶装
置の小型化に大変有利になる。
As described above, the liquid crystal device of this embodiment mode
A P-channel TFT and an N-channel TF are formed on a TFT array substrate 1 on which a pixel switching TFT 30 is formed.
Since T can be formed in substantially the same process, peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 are provided on the same substrate as the pixels in the peripheral portion outside the screen display area as shown in FIG. Can be formed. This eliminates the need for an external drive circuit, which is very advantageous in terms of cost and size reduction of the liquid crystal device.

【0107】ゲート絶縁層33は、半導体層32を約9
00〜1300℃の温度により熱酸化することにより、
300〜1500Å程度の比較的薄い厚さの熱酸化膜を
形成して得る。或いは、熱による基板のそりを防ぐため
に、前記熱酸化膜上に酸化シリコン膜や窒化シリコン膜
を形成し、多層なゲート絶縁層33を形成しても良い。
The gate insulating layer 33 has a thickness of about 9
By performing thermal oxidation at a temperature of 00 to 1300 ° C,
It is obtained by forming a relatively thin thermal oxide film having a thickness of about 300 to 1500 °. Alternatively, in order to prevent the substrate from warping due to heat, a multi-layer gate insulating layer 33 may be formed by forming a silicon oxide film or a silicon nitride film on the thermal oxide film.

【0108】走査線31(ゲート電極)は、減圧CVD
法等によりポリシリコン膜を堆積した後、フォトリソグ
ラフィ工程、エッチング工程等により形成される。或い
は、W(タングステン)、Mo(モリブデン)、Ta
(タンタル)等の高融点金属膜や金属シリサイド膜等の
金属合金膜から形成されてもよい。この場合、走査線3
1(ゲート電極)を、遮光膜23が覆う領域の一部又は
全部に対応する遮光膜として配置すれば、金属膜や金属
シリサイド膜の持つ遮光性により、遮光膜23の一部又
は全部を省略することも可能となる。この場合特に、対
向基板2とTFTアレイ基板1との貼り合わせずれによ
る画素開口率の低下を防ぐことが出来る利点がある。
The scanning line 31 (gate electrode) is formed by low pressure CVD.
After a polysilicon film is deposited by a method or the like, it is formed by a photolithography process, an etching process, or the like. Alternatively, W (tungsten), Mo (molybdenum), Ta
It may be formed from a high melting point metal film such as (tantalum) or a metal alloy film such as a metal silicide film. In this case, scan line 3
If 1 (gate electrode) is arranged as a light-shielding film corresponding to part or all of the area covered by the light-shielding film 23, part or all of the light-shielding film 23 is omitted due to the light-shielding property of the metal film or the metal silicide film. It is also possible to do. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1.

【0109】データ線35(ソース電極)は、画素電極
11と同様にITO膜等の透明導電性薄膜から形成して
もよい。或いは、スパッタリング処理等により、約10
00〜5000Åの厚さに堆積されたAl(アルミニウ
ム)等の低抵抗金属や金属シリサイド等の金属合金膜か
ら形成してもよい。Al(アルミニウム)のような遮光
性の高い膜でデータ線35を形成すれば、データ線35
を対向基板上に設けられた遮光膜23の代用が可能とな
り、この場合にも、対向基板2とTFTアレイ基板1と
の貼り合わせずれによる画素開口率の低下を防ぐことが
出来る利点がある。
The data line 35 (source electrode) may be formed of a transparent conductive thin film such as an ITO film as in the case of the pixel electrode 11. Alternatively, about 10
It may be formed from a low-resistance metal such as Al (aluminum) or a metal alloy film such as a metal silicide deposited to a thickness of 00 to 5000 °. If the data lines 35 are formed of a film having a high light-shielding property such as Al (aluminum), the data lines 35
Can be used in place of the light-shielding film 23 provided on the opposing substrate, and in this case also, there is an advantage that a decrease in the pixel aperture ratio due to misalignment of the opposing substrate 2 and the TFT array substrate 1 can be prevented.

【0110】また、第2層間絶縁層42には、データ線
35と半導体層のソース領域34を電気的接続するため
のコンタクトホール37が開孔されている。更に、第2
相関絶縁層42及び第3層間絶縁層43には、半導体層
のドレイン領域36へのコンタクトホール38が開孔さ
れている。この半導体層のドレイン領域36へのコンタ
クトホール38を介して、画素電極11は半導体層のド
レイン領域36に電気的接続される。前述の画素電極1
1は、このように構成された第3層間絶縁層43の上面
に設けられている。
In the second interlayer insulating layer 42, a contact hole 37 for electrically connecting the data line 35 and the source region 34 of the semiconductor layer is opened. Furthermore, the second
A contact hole 38 to the drain region 36 of the semiconductor layer is formed in the correlation insulating layer 42 and the third interlayer insulating layer 43. The pixel electrode 11 is electrically connected to the drain region 36 of the semiconductor layer via a contact hole 38 to the drain region 36 of the semiconductor layer. The aforementioned pixel electrode 1
1 is provided on the upper surface of the third interlayer insulating layer 43 configured as described above.

【0111】画素電極11には、TFT30に隣接して
蓄積容量70が夫々付加されている。この蓄積容量70
は、より具体的には、半導体層32のドレイン領域36
から延設された第1蓄積容量電極32’、ゲート絶縁層
33と同一工程により形成される絶縁層33’、走査線
31と同一工程により形成される容量線31’(第2蓄
積容量電極)、第2及び第3層間絶縁層42及び43、
並びに第2及び第3層間絶縁層42及び43を介して容
量線31’に対向する画素電極11の一部から構成され
ている。このように蓄積容量70が設けられているた
め、デューティー比が小さくても高精細な表示が可能と
される。
A storage capacitor 70 is added to the pixel electrode 11 adjacent to the TFT 30. This storage capacity 70
More specifically, the drain region 36 of the semiconductor layer 32
, A first storage capacitor electrode 32 ′, an insulating layer 33 ′ formed in the same step as the gate insulating layer 33, and a capacitor line 31 ′ (second storage capacitor electrode) formed in the same step as the scanning line 31. , The second and third interlayer insulating layers 42 and 43,
The pixel electrode 11 includes a part of the pixel electrode 11 opposed to the capacitance line 31 ′ via the second and third interlayer insulating layers 42 and 43. Since the storage capacitor 70 is provided in this manner, high-definition display can be performed even when the duty ratio is small.

【0112】次に、図13の断面図における図12のB
−B’断面部分(図の左側)に示すように、液晶装置に
は、検査兼プリチャージ回路201のTFT202(図
1参照)がデータ線35毎に設けられている。このTF
T202は、より具体的には、半導体層32と同一工程
により形成される半導体層32”、ゲート絶縁層33と
同一工程により形成されるゲート絶縁層33”及び走査
線31と同一工程により形成されるプリチャージ回路駆
動信号線206を備えている。半導体層32”には、T
FT30の場合と同様に、チャネル領域を挟んでソース
領域34”及びドレイン領域36”が設けられ、第2層
間絶縁層42に開孔されたコンタクトホール37”及び
38”を夫々通じてドレイン領域36”にはデータ線3
5が接続され、ソース領域34”にはプリチャージ信号
線204が接続されている。そして、このような層構造
を持つTFT202は、対向基板2に設けられた遮光性
の周辺見切り53に対向する位置において、TFTアレ
イ基板1上に設けるようにするとよい。これにより、従
来デッドスペースであった周辺見切り53の領域を有効
利用することができるため、液晶装置の小型化が実現で
きる。
Next, FIG. 12B in the sectional view of FIG.
As shown in the -B 'section (left side in the figure), the liquid crystal device is provided with a TFT 202 (see FIG. 1) of the inspection and precharge circuit 201 for each data line 35. This TF
More specifically, T202 is formed in the same step as the semiconductor layer 32 ″ formed in the same step as the semiconductor layer 32, the gate insulating layer 33 ″ formed in the same step as the gate insulating layer 33, and the scanning line 31. A precharge circuit drive signal line 206 is provided. The semiconductor layer 32 ″ has T
Similarly to the case of the FT 30, the source region 34 "and the drain region 36" are provided with the channel region interposed therebetween, and the drain region 36 "is passed through the contact holes 37" and 38 "opened in the second interlayer insulating layer 42, respectively. "Is the data line 3
5, and a precharge signal line 204 is connected to the source region 34 ″. The TFT 202 having such a layer structure is opposed to the light-shielding peripheral partition 53 provided on the counter substrate 2. It is preferable that the liquid crystal device be provided at the position on the TFT array substrate 1. This makes it possible to effectively use the area of the peripheral partition 53, which has been a dead space in the related art, so that the size of the liquid crystal device can be reduced.

【0113】図14の断面図に示すように、周辺見切り
53に対向する位置において複数の走査線31上の第2
層間絶縁層42上部をプリチャージ信号線204やプリ
チャージ回路駆動信号線206が通過する。そして、こ
れらのプリチャージ信号線204及びプリチャージ回路
駆動信号線206は、その殆どの部分がデータ線35と
同一工程で形成されたAl等の金属薄膜で形成された低
抵抗な配線である。このように、周辺見切り53の領域
にプリチャージ信号線204及びプリチャージ回路駆動
信号線206を配線形成することにより、従来デッドス
ペースであった領域を有効利用することができるため、
液晶装置の小型化が実現できる。
As shown in the sectional view of FIG. 14, the second
The precharge signal line 204 and the precharge circuit drive signal line 206 pass over the interlayer insulating layer 42. Most of these precharge signal lines 204 and precharge circuit drive signal lines 206 are low-resistance wirings formed of a metal thin film of Al or the like formed in the same process as the data lines 35. As described above, by forming the precharge signal line 204 and the precharge circuit drive signal line 206 in the area of the peripheral parting 53, the area which has been a dead space can be effectively used.
The size of the liquid crystal device can be reduced.

【0114】尚、図11から図14には図示していない
が、サンプリング回路301のTFT302(図1参
照)は、検査兼プリチャージ回路201のTFT202
と同様に構成されており、対向基板2に設けられた遮光
性の周辺見切り53に対向する位置において、TFTア
レイ基板1上に設けるようにするとよい。これにより、
データ線駆動回路101の占有面積を拡大することがで
きるため、より多機能な液晶装置を実現することができ
る。或いは、液晶装置を小型化する際に有利であること
は、言うまでもない。
Although not shown in FIGS. 11 to 14, the TFT 302 (see FIG. 1) of the sampling circuit 301 is replaced with the TFT 202 of the inspection / precharge circuit 201.
It is preferable to provide the TFT array substrate 1 at a position facing the light-shielding peripheral partition 53 provided on the counter substrate 2. This allows
Since the area occupied by the data line driving circuit 101 can be increased, a multifunctional liquid crystal device can be realized. Alternatively, it is needless to say that this is advantageous in reducing the size of the liquid crystal device.

【0115】尚、図11から図14には示されていない
が、対向基板2の投射光が入射する側及びTFTアレイ
基板1の投射光が出射する側には夫々、例えば、TN
(ツイステッドネマティック)モード、 STN(スー
パーTN)モード、D−STN(ダブル−STN)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
また、対向基板2には適宜、RGBのカラーフィルタ、
ダイクロイックフィルタ、マイクロレンズ等を形成して
もよい。更に、TFTアレイ基板1に、特開平9−12
7497号公報、特公平3−52611号公報、特開平
3−125123号公報、特開平8−171101号公
報等に開示されているように、TFT30の下側にも、
例えば高融点金属からなる遮光層を設けてもよい。
Although not shown in FIG. 11 to FIG. 14, for example, TN
(Twisted nematic) mode, STN (super TN) mode, D-STN (double-STN) mode, and other operation modes, and normally white mode / normally black mode. A plate or the like is arranged in a predetermined direction.
In addition, an RGB color filter,
A dichroic filter, a micro lens, or the like may be formed. Further, the TFT array substrate 1 is provided with
7497, JP-B-3-52611, JP-A-3-125123, JP-A-8-171101, etc.
For example, a light-shielding layer made of a refractory metal may be provided.

【0116】本実施の形態の液晶装置は、各種の液晶材
料(液晶相)、動作モード、液晶配列、駆動方法等に適
用可能である。
The liquid crystal device of the present embodiment is applicable to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal arrangements, driving methods, and the like.

【0117】(電子機器)次に、以上詳細に説明した実
施の形態における液晶装置100を備えた電子機器の実
施の形態について図15から図18を参照して説明す
る。
(Electronic Apparatus) Next, an embodiment of an electronic apparatus including the liquid crystal device 100 according to the embodiment described in detail above will be described with reference to FIGS.

【0118】先ず図15に、液晶装置100及びその駆
動回路1004を備えた電子機器の概略構成を示す。
First, FIG. 15 shows a schematic configuration of an electronic apparatus provided with the liquid crystal device 100 and its driving circuit 1004.

【0119】図15において、電子機器は、表示情報出
力源1000、表示情報処理回路1002、駆動回路1
004、液晶装置100、クロック発生回路1008並
びに電源回路1010を備えて構成されている。表示情
報出力源1000は、ROM(Read Only Memory)、R
AM(Random Access Memory)、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路1008からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路1002に出力する。表示情報処理回
路1002は、増幅・極性反転回路、相展開回路、ロー
テーション回路、ガンマ補正回路、クランプ回路等の周
知の各種処理回路を含んで構成されており、クロック信
号に基づいて入力された表示情報からデジタル信号を順
次生成し、クロック信号CLKと共に駆動回路1004に
出力する。駆動回路1004は、液晶装置100を駆動
する。電源回路1010は、上述の各回路に所定電源を
供給する。尚、液晶装置100を構成するTFTアレイ
基板の上に、駆動回路1004を搭載してもよく、これ
に加えて表示情報処理回路1002を搭載してもよい。
In FIG. 15, the electronic equipment includes a display information output source 1000, a display information processing circuit 1002, and a drive circuit 1.
004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory),
It includes a memory such as an AM (Random Access Memory), an optical disk device, and a tuning circuit that tunes and outputs an image signal, and displays display information such as an image signal in a predetermined format based on a clock signal from a clock generation circuit 1008. Output to the information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. Digital signals are sequentially generated from the information and output to the driving circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate included in the liquid crystal device 100, and in addition, the display information processing circuit 1002 may be mounted.

【0120】次に図16から図18に、このように構成
された電子機器の具体例を夫々示す。
Next, FIGS. 16 to 18 show specific examples of the electronic apparatus thus configured.

【0121】図16において、電子機器の一例たる液晶
プロジェクタ1100は、上述した駆動回路1004が
TFTアレイ基板上に搭載された液晶装置100を含む
液晶モジュールを3個用意し、夫々RGB用のライトバ
ルブ100R、100G及び100Bとして用いたプロ
ジェクタとして構成されている。液晶プロジェクタ11
00では、メタルハライドランプ等の白色光源のランプ
ユニット1102から投射光が発せられると、3枚のミ
ラー1106及び2枚のダイクロイックミラー1108
によって、RGBの3原色に対応する光成分R、G、B
に分けられ、各色に対応するライトバルブ100R、1
00G及び100Bに夫々導かれる。この際特にB光
は、長い光路による光損失を防ぐために、入射レンズ1
122、リレーレンズ1123及び出射レンズ1124
からなるリレーレンズ系1121を介して導かれる。そ
して、ライトバルブ100R、100G及び100Bに
より夫々変調された3原色に対応する光成分は、ダイク
ロイックプリズム1112により再度合成された後、投
射レンズ1114を介してスクリーン1120にカラー
画像として投射される。
In FIG. 16, a liquid crystal projector 1100, which is an example of electronic equipment, prepares three liquid crystal modules each including the liquid crystal device 100 in which the above-described drive circuit 1004 is mounted on a TFT array substrate, and each of them has a light valve for RGB. It is configured as a projector used as 100R, 100G and 100B. LCD projector 11
In 00, when the projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108
Light components R, G, and B corresponding to the three primary colors RGB.
Light valves 100R, 1R corresponding to each color
00G and 100B respectively. At this time, in particular, the B light is applied to the incident lens 1 to prevent light loss due to a long optical path.
122, relay lens 1123 and emission lens 1124
And is guided through a relay lens system 1121 composed of Then, the light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B, respectively, are combined again by the dichroic prism 1112, and then projected as a color image on the screen 1120 via the projection lens 1114.

【0122】図17において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ(PC)1200は、上述した液晶装置100が
トップカバーケース内に備えられており、更にCPU、
メモリ、モデム等を収容すると共にキーボード1202
が組み込まれた本体1204を備えている。
In FIG. 17, a laptop personal computer (PC) 1200 for multimedia, which is another example of electronic equipment, includes the above-described liquid crystal device 100 in a top cover case, and further includes a CPU,
The keyboard 1202 accommodates a memory, a modem, and the like.
Is provided.

【0123】また図18に示すように、駆動回路100
4や表示情報処理回路1002を搭載しない液晶装置1
00の場合には、駆動回路1004や表示情報処理回路
1002を含むIC1324がポリイミドテープ132
2上に実装されたTCP(Tape Carrier Package)1
320に、TFTアレイ基板1の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置100として、生産、販売、使用等するこ
とも可能である。
Further, as shown in FIG.
Liquid crystal device 1 which does not include the display device 4 or the display information processing circuit 1002
In the case of 00, the IC 1324 including the drive circuit 1004 and the display information processing circuit 1002
TCP (Tape Carrier Package) 1 mounted on 2
The liquid crystal device 100 may be physically, electrically, and electrically connected to the TFT 320 via an anisotropic conductive film provided on a peripheral portion of the TFT array substrate 1 so that the liquid crystal device 100 can be manufactured, sold, used, and the like.

【0124】以上図16から図18を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション(EWS)、携帯電
話、テレビ電話、POS端末、タッチパネルを備えた装
置等などが図15に示した電子機器の例として挙げられ
る。
In addition to the electronic devices described with reference to FIGS. 16 to 18, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, an engineering machine, etc. A workstation (EWS), a mobile phone, a video phone, a POS terminal, a device with a touch panel, and the like are examples of the electronic device shown in FIG.

【0125】[0125]

【発明の効果】本発明のアクティブマトリクス基板によ
れば、検査兼プリチャージ回路は、液晶装置への組み立
て工程前やスクライブ工程前などに実施される検査の際
には検査機能を持ち、液晶装置への組み立て後の通常動
作の際にはプリチャージ機能を持つので、従来のように
検査回路とプリチャージ回路とを別々に基板の周辺部分
に設ける場合と比較して、これら二つの機能を実現する
ために必要な基板上領域が顕著に小さくて済む。特に、
従来のように通常動作時には不要となる検査用端子や検
査用配線を専用に設ける必要がなく、プリチャージ用の
入出力配線や入出力端子などを検査用に兼用できるの
で、大変有利である。
According to the active matrix substrate of the present invention, the inspection and precharge circuit has an inspection function at the time of inspection performed before the assembling step to the liquid crystal device or before the scribing step. In normal operation after assembling, these two functions are realized compared to the conventional case where the inspection circuit and precharge circuit are separately provided on the peripheral part of the board. The area on the substrate required to perform the process is significantly small. Especially,
Unlike the conventional case, it is not necessary to provide an inspection terminal or an inspection wiring which is unnecessary at the time of normal operation, and the input / output wiring and the input / output terminal for precharging can be used for the inspection, which is very advantageous.

【0126】本発明の液晶装置や電子機器によれば、各
種の電気特性検査が確実に行われているために信頼性が
高く、また周辺回路を余裕を持って高仕様に設計可能で
あり、信頼性の高い高品位動作を行える。更に装置全体
の小型化も可能である。
According to the liquid crystal device and the electronic apparatus of the present invention, various electrical characteristics tests are reliably performed, so that the reliability is high, and the peripheral circuits can be designed to a high specification with a margin. High-quality operation with high reliability can be performed. Further, the size of the entire apparatus can be reduced.

【0127】本発明のアクティブマトリクス基板の検査
方法によれば、比較的容易に、開放又は断線検査、短絡
検査等の各種の電気的検査を確実に行える。
According to the active matrix substrate inspection method of the present invention, various electrical inspections such as an open or disconnection inspection and a short circuit inspection can be performed relatively easily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるアクティブマトリクス基板の実施
の形態に設けられた各種配線、周辺回路等の等価回路図
である。
FIG. 1 is an equivalent circuit diagram of various wirings, peripheral circuits, and the like provided in an embodiment of an active matrix substrate according to the present invention.

【図2】アクティブマトリクス基板の実施の形態に設け
られた検査兼プリチャージ回路を構成するTFTの回路
図である。
FIG. 2 is a circuit diagram of a TFT constituting a test and precharge circuit provided in the embodiment of the active matrix substrate.

【図3】アクティブマトリクス基板の実施の形態に設け
られたサンプリング回路を構成するTFTの回路図であ
る。
FIG. 3 is a circuit diagram of a TFT included in a sampling circuit provided in the embodiment of the active matrix substrate.

【図4】アクティブマトリクス基板の実施の形態に設け
られた検査兼プリチャージ回路の通常動作時における各
種信号のタイミングチャートである。
FIG. 4 is a timing chart of various signals during a normal operation of the inspection and precharge circuit provided in the embodiment of the active matrix substrate.

【図5】アクティブマトリクス基板の実施の形態に設け
られたデータ線駆動回路の一構成例と検査兼プリチャー
ジ回路との回路図(図5(a))、及びそのデータ線開
放検査における各種信号のタイミングチャート(図5
(b))である。
FIG. 5 is a circuit diagram of a configuration example of a data line driving circuit and an inspection / precharge circuit provided in the embodiment of the active matrix substrate (FIG. 5A), and various signals in the data line opening inspection; Timing chart (FIG. 5)
(B)).

【図6】図5に示した回路のデータ線短絡検査における
状態を示した回路図である。
6 is a circuit diagram showing a state of the circuit shown in FIG. 5 in a data line short-circuit test.

【図7】アクティブマトリクス基板の実施の形態に設け
られたデータ線駆動回路の他の構成例と検査兼プリチャ
ージ回路との回路図である。
FIG. 7 is a circuit diagram of another configuration example of the data line driving circuit provided in the embodiment of the active matrix substrate and a test and precharge circuit.

【図8】図7のデータ線駆動回路の他の構成例に備えら
れたシフトレジスタの一系列に係る部分を抜粋して示す
回路図(図8(a))及びそのタイミングチャート(図
8(b))である。
8 is a circuit diagram (FIG. 8A) showing a part of a series of shift registers provided in another configuration example of the data line driving circuit in FIG. 7 and a timing chart thereof (FIG. b)).

【図9】本発明による液晶装置の実施の形態の全体構成
を示す平面図である。
FIG. 9 is a plan view showing an overall configuration of a liquid crystal device according to an embodiment of the present invention.

【図10】図9のH−H’断面図である。FIG. 10 is a sectional view taken along line H-H ′ of FIG. 9;

【図11】液晶装置の実施の形態における画素部の平面
図である。
FIG. 11 is a plan view of a pixel portion in an embodiment of a liquid crystal device.

【図12】液晶装置の実施の形態における検査兼プリチ
ャージ回路を構成するTFTの平面図である。
FIG. 12 is a plan view of a TFT constituting a test and precharge circuit in the embodiment of the liquid crystal device.

【図13】図11のA−A’断面及び図12のB−B’
断面を示す断面図である。
13 is a sectional view taken along the line AA ′ of FIG. 11 and a line BB ′ of FIG.
It is sectional drawing which shows a cross section.

【図14】図11のC−C’断面を示す断面図である。FIG. 14 is a sectional view showing a section taken along line C-C ′ of FIG. 11;

【図15】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。
FIG. 15 is a block diagram showing a schematic configuration of an embodiment of an electronic device according to the present invention.

【図16】電子機器の一例としての液晶プロジェクタを
示す断面図である。
FIG. 16 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.

【図17】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。
FIG. 17 is a front view showing a personal computer as another example of the electronic apparatus.

【図18】電子機器の他の例としてのTCPを用いた液
晶装置を示す斜視図である。
FIG. 18 is a perspective view illustrating a liquid crystal device using TCP as another example of the electronic apparatus.

【符号の説明】[Explanation of symbols]

1…TFTアレイ基板 2…対向基板 11…画素電極 30…TFT 50…液晶層 52…シール材 53…周辺見切り 70…蓄積容量 100…液晶装置 101…データ線駆動回路 104…走査線駆動回路 201…検査兼プリチャージ回路 202…TFT 204…プリチャージ信号線 206…プリチャージ回路駆動信号線 301…サンプリング回路 302…TFT 304…画像信号線 306…サンプリング回路駆動信号線 307…波形制御回路 DESCRIPTION OF SYMBOLS 1 ... TFT array substrate 2 ... Counter substrate 11 ... Pixel electrode 30 ... TFT 50 ... Liquid crystal layer 52 ... Sealing material 53 ... Peripheral partition 70 ... Storage capacitance 100 ... Liquid crystal device 101 ... Data line drive circuit 104 ... Scan line drive circuit 201 ... Inspection and precharge circuit 202 ... TFT 204 ... Precharge signal line 206 ... Precharge circuit drive signal line 301 ... Sampling circuit 302 ... TFT 304 ... Image signal line 306 ... Sampling circuit drive signal line 307 ... Waveform control circuit

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に液晶が挟持されてなる液
晶装置を構成するためのアクティブマトリクス基板であ
って、 前記一対の基板のうちの一方の基板上に、 相交差する複数の走査線及び複数のデータ線と、 前記複数の走査線に走査信号を供給する走査線駆動回路
と、 前記複数のデータ線の一端側に設けられており、前記複
数のデータ線に画像信号を供給する画像信号供給手段
と、 マトリクス状に設けられており、前記複数の走査線及び
前記複数のデータ線を介して供給される前記走査信号及
び前記画像信号に基づいて夫々能動駆動される複数の画
素部と、 前記複数のデータ線の他端側に設けられており、検査時
に少なくとも前記複数のデータ線に検査信号を夫々供給
すると共に通常動作時に所定電圧レベルのプリチャージ
信号を前記画像信号に先行して前記複数のデータ線に夫
々供給する検査兼プリチャージ回路とを備えたことを特
徴とするアクティブマトリクス基板。
1. An active matrix substrate for forming a liquid crystal device in which a liquid crystal is sandwiched between a pair of substrates, wherein a plurality of scanning lines intersecting each other are provided on one of the pair of substrates. A plurality of data lines; a scanning line driving circuit that supplies a scanning signal to the plurality of scanning lines; and an image that is provided at one end of the plurality of data lines and supplies an image signal to the plurality of data lines. Signal supply means, and a plurality of pixel units provided in a matrix and each of which is actively driven based on the scanning signal and the image signal supplied through the plurality of scanning lines and the plurality of data lines, respectively. Are provided on the other end sides of the plurality of data lines, respectively, to supply an inspection signal to at least the plurality of data lines at the time of inspection, and to output a precharge signal of a predetermined voltage level during normal operation. An active matrix substrate, comprising: an inspection / precharge circuit that supplies each of the plurality of data lines prior to an image signal.
【請求項2】 前記検査兼プリチャージ回路は、 プリチャージ信号線を介して入力されるプリチャージ信
号をプリチャージ回路駆動信号に応じて夫々スイッチン
グ出力して前記検査信号又は前記プリチャージ信号とし
て前記複数のデータ線に夫々供給する複数のプリチャー
ジスイッチを含んで構成されており、 前記画像信号供給手段は、 画像信号線を介して入力される画像信号をサンプリング
回路駆動信号に応じて夫々サンプリングして前記画像信
号として前記複数のデータ線に夫々供給する複数のサン
プリングスイッチを持つサンプリング回路と、 前記サンプリング回路駆動信号を前記複数のサンプリン
グスイッチに夫々供給するデータ線駆動回路とを含んで
構成されていることを特徴とする請求項1に記載のアク
ティブマトリクス基板。
2. The test and precharge circuit, which switches and outputs a precharge signal input via a precharge signal line according to a precharge circuit drive signal, and outputs the precharge signal as the test signal or the precharge signal. A plurality of precharge switches for supplying the data signals to a plurality of data lines, respectively, wherein the image signal supply means samples the image signals input via the image signal lines in accordance with the sampling circuit drive signals, A sampling circuit having a plurality of sampling switches for respectively supplying the plurality of data lines as the image signal; and a data line driving circuit for supplying the sampling circuit drive signal to each of the plurality of sampling switches. 2. The active matrix substrate according to claim 1, wherein
【請求項3】 前記複数のプリチャージスイッチは夫
々、前記データ線がソース電極に接続され、前記プリチ
ャージ信号線がドレイン電極に接続され、前記プリチャ
ージ回路駆動信号線がゲート電極に接続された薄膜トラ
ンジスタからなることを特徴とする請求項2に記載のア
クティブマトリクス基板。
3. The plurality of precharge switches each have the data line connected to a source electrode, the precharge signal line connected to a drain electrode, and the precharge circuit drive signal line connected to a gate electrode. 3. The active matrix substrate according to claim 2, comprising a thin film transistor.
【請求項4】 前記薄膜トランジスタは、Nチャネル型
トランジスタ、Pチャネル型トランジスタ及び相補型ト
ランジスタのうちの一つからなることを特徴とする請求
項3に記載のアクティブマトリクス基板。
4. The active matrix substrate according to claim 3, wherein said thin-film transistor comprises one of an N-channel transistor, a P-channel transistor, and a complementary transistor.
【請求項5】 前記データ線駆動回路は、 各段から転送信号を順次出力する1系列のシフトレジス
タと、 該シフトレジスタにおける相隣接する二つの段から相前
後して出力される前記転送信号が時間的に相互に重なら
ないように前記転送信号の時間長さを制限した後に前記
サンプリング回路駆動信号として出力する波形制御回路
とを備えたことを特徴とする請求項2から4のいずれか
一項に記載のアクティブマトリクス基板。
5. A data line driving circuit comprising: a series of shift registers for sequentially outputting a transfer signal from each stage; and a transfer signal output from two adjacent stages in the shift register immediately before and after the shift register. 5. The apparatus according to claim 2, further comprising: a waveform control circuit configured to limit a time length of the transfer signals so that the transfer signals do not overlap with each other in time, and output the signal as the sampling circuit drive signal. An active matrix substrate according to item 1.
【請求項6】 前記複数の画素部は夫々、能動駆動用の
薄膜トランジスタを含んで構成されており、 前記検査兼プリチャージ回路は、前記画素部の薄膜トラ
ンジスタと同じ膜から同時に形成された薄膜トランジス
タを含んで構成されていることを特徴とする請求項1か
ら5のいずれか一項に記載のアクティブマトリクス基
板。
6. The plurality of pixel units each include a thin film transistor for active driving, and the inspection and precharge circuit includes a thin film transistor formed simultaneously from the same film as the thin film transistor of the pixel unit. The active matrix substrate according to claim 1, wherein:
【請求項7】 請求項1から6のいずれか一項に記載の
アクティブマトリクス基板と、 前記一対の基板のうちの他方の基板と、 前記液晶とを備えたことを特徴とする液晶装置。
7. A liquid crystal device comprising: the active matrix substrate according to claim 1; the other substrate of the pair of substrates; and the liquid crystal.
【請求項8】 前記複数の画素部により規定される画面
表示領域の周囲において前記一対の基板を貼り合わせて
前記液晶を包囲するシール部材と、 前記シール部材と前記画面表示領域との間において前記
画面表示領域の輪郭に沿って前記他方の基板に形成され
た遮光性の周辺見切りとを更に備えており、 前記検査兼プリチャージ回路及び前記検査兼プリチャー
ジ回路の入出力配線のうちの少なくとも一方が前記周辺
見切りに対向する位置に設けられたことを特徴とする請
求項7に記載の液晶装置。
8. A seal member surrounding the liquid crystal by bonding the pair of substrates around a screen display area defined by the plurality of pixel units, and a seal member between the seal member and the screen display area. A light-shielding peripheral partition formed on the other substrate along a contour of a screen display area; and at least one of the inspection / precharge circuit and the input / output wiring of the inspection / precharge circuit. The liquid crystal device according to claim 7, wherein: is provided at a position facing the peripheral parting.
【請求項9】 請求項8に記載の液晶装置を備えたこと
を特徴とする電子機器。
9. An electronic apparatus comprising the liquid crystal device according to claim 8.
【請求項10】 請求項2から6に記載のアクティブマ
トリクス基板の検査方法であって、 (i)前記データ線駆動回路を通常動作させると共に前記
複数のプリチャージスイッチ全てをオン状態としつつ、
前記プリチャージ信号線に所定電圧を印加して前記画像
信号線に流れる電流を測定することにより、或いは、(i
i)前記データ線駆動回路を通常動作させると共に前記プ
リチャージ回路駆動信号により同時に駆動される複数の
プリチャージスイッチ全てをオン状態としつつ、前記画
像信号線に所定電圧を印加して前記プリチャージ信号線
に流れる電流を測定することにより、前記複数のデータ
線の開放又は断線検査を行うことを特徴とするアクティ
ブマトリクス基板の検査方法。
10. The method for inspecting an active matrix substrate according to claim 2, wherein (i) operating the data line drive circuit normally and turning on all of the plurality of precharge switches,
By applying a predetermined voltage to the precharge signal line and measuring a current flowing through the image signal line, or (i.
i) applying a predetermined voltage to the image signal line while normally operating the data line drive circuit and turning on all of a plurality of precharge switches simultaneously driven by the precharge circuit drive signal; An inspection method for an active matrix substrate, comprising: performing an open or disconnection inspection of the plurality of data lines by measuring a current flowing through the lines.
【請求項11】 請求項2から6に記載のアクティブマ
トリクス基板の検査方法であって、 (i)前記サンプリングスイッチ全てをオン状態とすると
共に前記複数のプリチャージスイッチ全てをオフ状態と
しつつ、相隣接するデータ線に電気的接続される画像信
号線の間に所定電圧を印加して該相隣接するデータ線に
電気的接続される画像信号線間に流れる電流を測定する
ことにより、或いは、(ii)前記サンプリングスイッチ全
てをオフ状態とすると共に前記複数のプリチャージスイ
ッチ全てをオン状態としつつ、相隣接するデータ線に電
気的接続されるプリチャージ信号線の間に所定電圧を印
加して該相隣接するデータ線に電気的接続されるプリチ
ャージ信号線間に流れる電流を測定することにより、前
記複数のデータ線の短絡検査を行うことを特徴とするア
クティブマトリクス基板の検査方法。
11. The method for inspecting an active matrix substrate according to claim 2, wherein (i) all of the sampling switches are turned on and all of the plurality of precharge switches are turned off. By applying a predetermined voltage between image signal lines electrically connected to adjacent data lines and measuring a current flowing between image signal lines electrically connected to the adjacent data lines, or ii) applying a predetermined voltage between precharge signal lines electrically connected to adjacent data lines while turning off all of the sampling switches and turning on all of the plurality of precharge switches; By measuring the current flowing between the precharge signal lines electrically connected to the adjacent data lines, it is possible to perform a short-circuit inspection of the plurality of data lines. Inspection method of the active matrix substrate having a butterfly.
【請求項12】 請求項2から6に記載のアクティブマ
トリクス基板の検査方法であって、 (i)前記サンプリングスイッチ全てをオフ状態とすると
共に前記複数のプリチャージスイッチ全てをオン状態と
しつつ、前記プリチャージ信号線に所定電圧を印加して
前記画像信号線に流れる電流を測定することにより、或
いは、(ii)前記サンプリングスイッチ全てをオフ状態と
すると共に前記プリチャージ回路駆動信号により同時に
駆動される複数のプリチャージスイッチ全てをオン状態
としつつ、前記画像信号線に所定電圧を印加して前記プ
リチャージ信号線に流れる電流を測定することにより、
前記サンプリングスイッチのリーク検査を行うことを特
徴とするアクティブマトリクス基板の検査方法。
12. The method for inspecting an active matrix substrate according to claim 2, wherein (i) turning off all of the sampling switches and turning on all of the plurality of precharge switches, By applying a predetermined voltage to a precharge signal line and measuring a current flowing in the image signal line, or (ii) turning off all the sampling switches and simultaneously driving by the precharge circuit drive signal By applying a predetermined voltage to the image signal line and measuring a current flowing through the precharge signal line while turning on all of the plurality of precharge switches,
An inspection method for an active matrix substrate, wherein a leakage inspection of the sampling switch is performed.
【請求項13】 請求項2から6に記載のアクティブマ
トリクス基板の検査方法であって、 (i)前記サンプリングスイッチ全てをオン状態とすると
共に前記複数のプリチャージスイッチ全てをオフ状態と
しつつ、前記プリチャージ信号線に所定電圧を印加して
前記画像信号線に流れる電流を測定することにより、或
いは、(ii)前記サンプリングスイッチ全てをオン状態と
すると共に前記複数のプリチャージスイッチ全てをオフ
状態としつつ、前記画像信号線に所定電圧を印加して前
記プリチャージ信号線に流れる電流を測定することによ
り、前記プリチャージスイッチのリーク検査を行うこと
を特徴とするアクティブマトリクス基板の検査方法。
13. The method of testing an active matrix substrate according to claim 2, wherein (i) turning on all of the sampling switches and turning off all of the plurality of precharge switches, By applying a predetermined voltage to a precharge signal line and measuring a current flowing through the image signal line, or (ii) turning on all the sampling switches and turning off all of the plurality of precharge switches In addition, a method for inspecting an active matrix substrate, wherein a leak test of the precharge switch is performed by applying a predetermined voltage to the image signal line and measuring a current flowing through the precharge signal line.
JP7633798A 1998-03-24 1998-03-24 Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate Expired - Lifetime JP3648976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7633798A JP3648976B2 (en) 1998-03-24 1998-03-24 Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7633798A JP3648976B2 (en) 1998-03-24 1998-03-24 Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004368856A Division JP3966326B2 (en) 2004-12-21 2004-12-21 Inspection method for active matrix substrate

Publications (2)

Publication Number Publication Date
JPH11271806A true JPH11271806A (en) 1999-10-08
JP3648976B2 JP3648976B2 (en) 2005-05-18

Family

ID=13602558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7633798A Expired - Lifetime JP3648976B2 (en) 1998-03-24 1998-03-24 Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate

Country Status (1)

Country Link
JP (1) JP3648976B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029296A (en) * 2001-07-13 2003-01-29 Toshiba Corp Array substrate and inspection method therefor, and liquid crystal display device
JP2003050182A (en) * 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd Testing method of image display panel member, image display panel member, image display panel, drive method of the image display panel, and image display
SG96662A1 (en) * 2000-12-07 2003-06-16 Seiko Epson Corp Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment
JP2005321658A (en) * 2004-05-10 2005-11-17 International Display Technology Kk Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
JP2007156127A (en) * 2005-12-06 2007-06-21 Seiko Epson Corp Method for inspecting electro-optical apparatus
KR100783706B1 (en) * 2001-11-07 2007-12-07 삼성전자주식회사 Liquid crystal display for electrical cutting and method for manufacturing thereof
JP2008083529A (en) * 2006-09-28 2008-04-10 Seiko Epson Corp Active matrix substrate, inspection method of active matrix substrate, and electro-optical device
JP2008083731A (en) * 2000-01-26 2008-04-10 Semiconductor Energy Lab Co Ltd Semiconductor device
SG148018A1 (en) * 2003-06-30 2008-12-31 Sony Corp Flat display apparatus and flat display apparatus testing method
JP2009198981A (en) * 2008-02-25 2009-09-03 Seiko Epson Corp Driving circuit of electrooptical device, driving method of electrooptical device, electrooptical device and electronic apparatus
US7969389B2 (en) 2001-12-13 2011-06-28 Seiko Epson Corporation Pixel circuit for a current-driven light emitting element
JP2020020967A (en) * 2018-08-01 2020-02-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
WO2020044546A1 (en) * 2018-08-31 2020-03-05 シャープ株式会社 Display device
CN113948023A (en) * 2020-07-17 2022-01-18 株式会社日本显示器 Array substrate inspection method, display device and inspection jig

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083731A (en) * 2000-01-26 2008-04-10 Semiconductor Energy Lab Co Ltd Semiconductor device
SG96662A1 (en) * 2000-12-07 2003-06-16 Seiko Epson Corp Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment
US6703856B2 (en) 2000-12-07 2004-03-09 Seiko Epson Corporation, Ltd. Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment
JP2003029296A (en) * 2001-07-13 2003-01-29 Toshiba Corp Array substrate and inspection method therefor, and liquid crystal display device
JP2003050182A (en) * 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd Testing method of image display panel member, image display panel member, image display panel, drive method of the image display panel, and image display
KR100783706B1 (en) * 2001-11-07 2007-12-07 삼성전자주식회사 Liquid crystal display for electrical cutting and method for manufacturing thereof
US7969389B2 (en) 2001-12-13 2011-06-28 Seiko Epson Corporation Pixel circuit for a current-driven light emitting element
KR101024621B1 (en) 2003-06-30 2011-03-25 소니 주식회사 A flat display apparatus and the test method of a flat display apparatus
SG148018A1 (en) * 2003-06-30 2008-12-31 Sony Corp Flat display apparatus and flat display apparatus testing method
US7639034B2 (en) 2003-06-30 2009-12-29 Sony Corporation Flat display apparatus and flat display apparatus testing method
JP2005321658A (en) * 2004-05-10 2005-11-17 International Display Technology Kk Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
JP2007156127A (en) * 2005-12-06 2007-06-21 Seiko Epson Corp Method for inspecting electro-optical apparatus
JP2008083529A (en) * 2006-09-28 2008-04-10 Seiko Epson Corp Active matrix substrate, inspection method of active matrix substrate, and electro-optical device
JP2009198981A (en) * 2008-02-25 2009-09-03 Seiko Epson Corp Driving circuit of electrooptical device, driving method of electrooptical device, electrooptical device and electronic apparatus
JP2020020967A (en) * 2018-08-01 2020-02-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US10825369B2 (en) 2018-08-01 2020-11-03 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11170676B2 (en) 2018-08-01 2021-11-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2020044546A1 (en) * 2018-08-31 2020-03-05 シャープ株式会社 Display device
CN113948023A (en) * 2020-07-17 2022-01-18 株式会社日本显示器 Array substrate inspection method, display device and inspection jig

Also Published As

Publication number Publication date
JP3648976B2 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3846057B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3791208B2 (en) Electro-optical device drive circuit
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JP3589005B2 (en) Electro-optical devices and electronic equipment
US20180373106A1 (en) Electro-optical device and electronic apparatus
JP3707472B2 (en) Electro-optical device and electronic apparatus
JPH11265162A (en) Electro-optical device and electronic equipment
JP3966326B2 (en) Inspection method for active matrix substrate
JP3669282B2 (en) Electro-optical device and electronic apparatus
JP3624703B2 (en) Electro-optical device and projection display device using the same
JP3792375B2 (en) Liquid crystal device and electronic device
JP4385967B2 (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus
JPH11160730A (en) Liquid crystal device and electronic equipment
JP3757646B2 (en) Electro-optical device drive circuit and electro-optical device
JP3804596B2 (en) Scan line driving circuit, electro-optical device and electronic apparatus using the same
JP3603902B2 (en) Liquid crystal device
JP3674618B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP3832495B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3671971B2 (en) Liquid crystal device and electronic device
JPH11202293A (en) Driving circuit for electro-optical device, electro-optical device and electronic equipment
JP5256938B2 (en) Electro-optical device and electronic apparatus
JP4406231B2 (en) Electro-optical device and electronic apparatus
JP3987450B2 (en) Liquid crystal device
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term